JP2005524977A - 半導体素子をその上に搭載する単結晶酸化物 - Google Patents

半導体素子をその上に搭載する単結晶酸化物 Download PDF

Info

Publication number
JP2005524977A
JP2005524977A JP2004502342A JP2004502342A JP2005524977A JP 2005524977 A JP2005524977 A JP 2005524977A JP 2004502342 A JP2004502342 A JP 2004502342A JP 2004502342 A JP2004502342 A JP 2004502342A JP 2005524977 A JP2005524977 A JP 2005524977A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
temperature
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004502342A
Other languages
English (en)
Inventor
リー、ハオ
ドルーパッド、ラビンドラナート
エス． マーシャル、ダン
ウェイ、イー
エム． フー、シャオ
リャン、ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005524977A publication Critical patent/JP2005524977A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

高品質単結晶金属酸化物層（７４）をシリコンウェハのような単結晶基板（７２）の上に成長させる。単結晶金属酸化物は、シリコン基板の上に成長させるが、この時の温度は、有害なシリコン基板酸化及びシリコン基板の同時酸化を防止する十分低い温度とする。１〜３単分子層の単結晶酸化物層を成長させた後、成長を中止し、そしてその層の結晶品質を高温アニールにより改善する。アニールの後、層の厚さは、低温成長を再開することにより厚くすることができる。アモルファス酸化シリコン層（７８）は、単結晶酸化物の厚さが数単分子層に達した後に、単結晶金属酸化物層とシリコン基板との間の境界に成長させることができる。

Description

本発明は概して半導体構造及び半導体素子、及びこれらの構造及び素子の形成方法に関し、特に半導体構造及び半導体素子、及び半導体構造、半導体素子及び集積回路の形成及び使用に関し、これらの半導体構造、半導体素子及び集積回路は単結晶材料層を含み、この単結晶材料層は、半導体材料、化合物半導体材料、及び／又は金属及び非金属のような他のタイプの材料から構成され、更には単結晶酸化物層を単結晶基板の上に成長させる方法、及びこのような酸化物層を含む半導体構造及び半導体素子を形成する方法に関する。
半導体素子は多くの場合、導電層、絶縁層及び半導体層から成る複数の層を含む。多くの場合、このような層の所望の特性は層の結晶性によって改善される。例えば、半導体層の電子移動度及びバンドギャップは、層の結晶性が良くなると改善される。同様に、導電層の自由電子濃度、及び絶縁層または誘電体層の電子電荷変位及び電子エネルギー回復可能性は、これらの層の結晶性が良くなると改善される。
多年に渡って、種々のモノリシック薄膜をシリコン（Ｓｉ）のような異質の基板の上に成長させる試みが為されてきた。しかしながら、モノリシック構造を構成する種々の層の最適な特性を実現するためには、高結晶品質の単結晶膜が望ましい。例えば、種々の単結晶層をゲルマニウム、シリコン及び他の絶縁物のような基板の上に成長させる試みが為されてきた。これらの試みは、母体結晶と成長結晶との間の格子不整合によって結果として得られる単結晶材料層が低結晶品質を示すので、大体が不首尾に終わっていた。
大面積の高品質単結晶材料薄膜が低コストで利用可能であるとすると、多種多様な半導体素子が低コストで製造することができる、またはそのような低コストの膜を使用して製造できるという利点が生じ、これにより、そのような低コストの膜を使用して形成される半導体素子は、単結晶材料のバルクウェハを基にしてそのような素子を製造する、または同じ材料のバルクウェハ上にそのような素子をそのような材料のエピタキシャル膜の形で製造するコストに比べて低いコストとなる。また、高品質単結晶材料薄膜をシリコンウェハのようなバルクウェハを基に形成する場合、シリコン及び高品質単結晶材料の両方の最良の特性の利点を生かした集積素子構造を実現することができる。
従って、高品質単結晶膜または高品質単結晶層を別の単結晶材料を覆う形で設けた半導体構造及びそのような構造を形成するプロセスに対する要求が生じる。また、高品質単結晶膜または高品質単結晶層を別の単結晶材料を覆う形で設けた異種半導体構造の形成方法に対する要求が生じる。換言すれば、高品質単結晶材料層に適合する単結晶基板の形成を可能にする要求が生じ、単結晶基板が高品質単結晶材料層に適合することにより、真の２次元成長が実現して、下地基板と同じ結晶方位を有する成長単結晶膜を有する高品質半導体構造、素子及び集積回路を形成することができる、または特に、単結晶基板を被覆する高品質ヘテロエピタキシャル単結晶酸化物層を形成することができる。
さらに、半導体、化合物半導体、絶縁、または金属材料のいずれかから成る成長単結晶膜を、単結晶酸化膜を被覆し、今度は単結晶酸化膜が単結晶基板を被覆する形で有する半導体構造の形成方法に対する要求が生じる。これらの要求を満たすために、高結晶品質の単結晶酸化物を単結晶半導体基板の上に成長させる方法に対する要求が更に生じる。
図１は本発明の一の実施形態による半導体構造２０の一部を模式的に断面で示している
。半導体構造２０は、単結晶基板２２、単結晶材料を含む調整バッファ層２４、及び単結晶材料層２６を含む。本明細書における「単結晶（ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ）」という用語は、半導体産業内で共通に使用される意味を有するものとする。この用語は、単結晶の材料またはほとんど単結晶に近い材料を指し、さらに転位などのような比較的少数の欠陥を有する材料を含む材料を指すものとし、これらの欠陥は、シリコンまたはゲルマニウム、またはシリコン及びゲルマニウムの混合物から成る基板、及び半導体産業で一般的に見られるこのような材料から成るエピタキシャル層に一般的に検出される。
本発明の一の実施形態によれば、構造２０はまた、基板２２と調整バッファ層２４との間にアモルファス中間層２８を含む。構造２０はまた、調整バッファ層と単結晶材料層２６との間にテンプレート層３０を含むことができる。以下に更に完全な形で説明されるように、テンプレート層は、単結晶材料層の成長が調整バッファ層上で始まり易いように作用する。アモルファス中間層は調整バッファ層の歪みを緩和する役割を果たし、そうすることによって、高結晶品質調整バッファ層が成長し易くなる。
基板２２は、本発明の一の実施形態によれば、単結晶半導体ウェハまたは化合物半導体ウェハであり、大口径であることが好ましい。ウェハは、例えば周期律表のＩＶ族元素から成る材料とすることができる。ＩＶ族半導体材料の例として、シリコン、ゲルマニウム、シリコン／ゲルマニウム混合物、シリコン／炭素混合物、シリコン／ゲルマニウム／炭素混合物などが挙げられる。好適には、基板２２はシリコンまたはゲルマニウム含有ウェハであり、最も好適には、半導体産業で使用される高品質単結晶シリコンウェハである。基板２２はまたエピタキシャル層（図示せず）を含み、これにより半導体素子の形成が容易になるが、これについては以下に更に完全な形で説明する。調整バッファ層２４は、下地基板の上にエピタキシャル成長する単結晶酸化物材料または単結晶窒化物材料であることが好ましい。本発明の一の実施形態によれば、アモルファス中間層２８は層２４の成長中に基板２２の上に成長するが、このアモルファス中間層は基板２２と、基板２２を酸化することにより成長する調整バッファ層との間の境界に成長する。アモルファス中間層は歪みを緩和するように作用し、この歪みはアモルファス中間層を設けない場合には単結晶調整バッファ層中に基板とバッファ層との格子定数の差の結果として生じる。本明細書で使用するように、格子定数とは、表面の平面で測定されるセルの原子の間の距離を指す。このような歪みがアモルファス中間層によって緩和されない場合には、この歪みによって調整バッファ層の単結晶構造に欠陥が生じる。調整バッファ層の結晶構造の欠陥によって今度は、高品質結晶構造を単結晶材料層２６において実現することが困難となるが、この場合、単結晶材料層は半導体材料、化合物半導体材料、単結晶酸化物層、または金属または非金属のような別のタイプの材料を含む。
調整バッファ層２４は単結晶酸化物材料または単結晶窒化物材料であることが好ましく、これらの材料は下地基板及び被覆材料層との結晶整合性の観点から選択される。例えば、材料は、基板、及び続いて成膜される単結晶材料層とほぼ一致する格子構造を有する酸化物または窒化物とすることができる。調整バッファ層に適する材料には、アルカリ土類金属のチタン酸塩、アルカリ土類金属のジルコン酸塩、アルカリ土類金属のハフニウム酸塩、アルカリ土類金属のタンタル酸塩、アルカリ土類金属のルテニウム酸塩、アルカリ土類金属のニオブ酸塩、アルカリ土類金属のバナジウム酸塩、アルカリ土類金属錫系ペロブスカイト、アルミン酸ランタン、酸化スカンジウムランタン、酸化ガドリニウム、他のペロブスカイト酸化物材料、及び他の単結晶金属酸化物などが含まれる。さらに、窒化ガリウム、窒化アルミニウム、及び窒化ホウ素のような種々の窒化物を調整バッファ層に使用することもできる。これらの材料のほとんどは絶縁物であるが、例えばルテニウム酸ストロンチウムは導電体である。一般的に、これらの材料は金属酸化物または金属窒化物であり、特にこれらの金属酸化物または金属窒化物は通常、必ずしも必要であるわけではないが、少なくとも２つの異なる金属元素を含む。幾つかの特定の用途では、金属酸化物また
は金属窒化物は、３つ以上の異なる金属元素を含む。
アモルファス中間層２８は基板２２の表面を酸化することにより形成される酸化物であることが好ましく、酸化シリコンから成ることが更に好ましい。層２８は、基板２２の格子定数と調整バッファ層２４の格子定数との間の不整合による歪みを緩和するのに十分な厚さを有する。代表的には、層２８は約０．５〜５ナノメートル（ｎｍ）の範囲の厚さを有する。以下に更に完全な形で説明するように、或る用途では、アモルファス層の厚さは、特に単結晶バッファ層の成長の初期段階の間は最小限にする必要がある。
単結晶材料層２６の材料は、特定の構造または用途に対して必要に応じて選択することができる。例えば、層２６の単結晶材料は化合物半導体を含み、この化合物半導体は、特定の半導体構造に対して必要に応じて、ＩＩＩＡ族及びＶＡ族元素（ＩＩＩ−Ｖ族半導体化合物）、ＩＩＩ−Ｖ族化合物混合物、ＩＩ（ＡまたはＢ）族及びＶＩＡ族元素（ＩＩ−ＶＩ族半導体化合物）、ＩＩ−ＶＩ族化合物混合物、ＩＶ族元素（ＩＶ族半導体）、及びＶＩ族化合物混合物のいずれかから選択することができる。例として、砒化ガリウム（ＧａＡｓ）、砒化インジウムガリウム（ＧａＩｎＡｓ）、砒化アルミニウムガリウム（ＧａＡｌＡｓ）、リン化インジウム（ＩｎＰ）、硫化カドミウム（ＣｄＳ）、テルル化水銀カドミウム（ＣｄＨｇＴｅ）、セレン化亜鉛（ＺｎＳｅ）、セレン化硫化亜鉛（ＺｕＳＳｅ）、セレン化鉛（ＰｂＳｅ）、テルル化鉛（ＰｂＴｅ）、セレン化硫化鉛（ＰｂＳＳｅ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーバイド（ＳｉＧｅＣ）などが挙げられる。しかしながら、単結晶材料層２６はまた、他の半導体材料、単結晶酸化物、金属、または非金属材料を含むことができ、これらの材料は半導体構造、半導体素子及び／又は集積回路の形成に使用される。
テンプレート３０としての適切な材料について以下に議論する。適切なテンプレート材料は調整バッファ層２４の表面の適切な部位に化学的に接着し、そして単結晶材料層２６のエピタキシャル成長の核形成サイトとなる。テンプレート層３０は、この層を使用する場合には、約１単分子層〜約１０単分子層の範囲の厚さを有する。ここで、ＳｒＴｉＯ３（チタン酸ストロンチウム）のようなペロブスカイト酸化物の単分子層は、成長方向に沿ったそのユニットセル長の厚さを有する酸化物のような層として定義される。Ｓｒ（ストロンチウム）単分子層のような、ペロフスカイト酸化物の構成成分の内の一つの成分の単分子層は、このような酸化物の単分子層に含まれる等価量のこのタイプの原子、この場合はＳｒ原子として定義される。テンプレートはまた、高品質２次元結晶成長を開始し易くする濡れ層を組み込むことができる。
図２は本発明の別の実施形態による半導体構造４０の一部を断面で示している。半導体構造４０は、追加バッファ層３２が調整バッファ層２４と単結晶材料層２６との間に配置されることを除いて前に記載した半導体構造２０と同様である。更に詳細には、追加バッファ層はテンプレート層３０と単結晶材料被覆層との間に位置する。単結晶材料層２６が半導体材料または半導体化合物材料を含む場合に半導体材料または半導体化合物材料から形成される追加バッファ層は、調整バッファ層の格子定数が十分なレベルで被覆単結晶半導体材料層または被覆単結晶化合物半導体材料層に整合しない場合に格子補償効果を発現するように作用する。
図１及び２に関連して上に記載した構造及び材料は、単結晶材料層を単結晶基板全体に成長させる構造を示している。幾つかの用途では、層２６のような単結晶材料層は、形成対象の素子の必要な部分を構成する。他の用途では、調整バッファ層は、電界効果トランジスタのゲート絶縁膜のような形成対象の素子の不可分の部分を構成する。このような他の用途では、単結晶調整バッファ層を被覆して形成される材料層は単結晶とする、または単結晶としないことができる。例えば、図３に示すように、半導体構造３１は、本発明の
別の実施形態に従って、単結晶半導体基板２２、アモルファス中間層２８、調整バッファ層２４、及び被覆層３３を含む。被覆層は単結晶とする、または単結晶としないことができる。例えば、半導体構造３１を電界効果トランジスタの形成に使用する場合、層３３はゲート電極形成に使用する多結晶シリコンとすることができる。このような実施形態における調整バッファ層２４を電界効果トランジスタのゲート誘電体として使用することができる。従ってこのような構造では、層２４は、本開示の他の箇所で使用される「調整バッファ」という用語が示す層、すなわち下地層の結晶格子定数及び被覆層の結晶格子定数と整合する単結晶層のような「調整バッファ」ではないが、一貫性を維持するために、基板２２を覆って成長する全ての単結晶層はこの用語により表現されるものとする。
図４は本発明の別の例示としての実施形態による半導体構造３４の一部を断面で示している。構造３４は、構造３４が調整バッファ層２４及びアモルファス境界層２８ではなくアモルファス層３６を含み、さらに追加単結晶層３８を含むことを除いて前に記載した構造２０と同様である。
以下に更に詳細に説明するように、アモルファス層３６は、まず調整バッファ層及びアモルファス境界層を上に記載した方法と同様の方法で形成することにより形成される。次に単結晶層３８が、単結晶調整バッファ層を覆うように形成される（エピタキシャル成長によって）。次に、調整バッファ層に任意選択の形でアニールプロセスを施して単結晶調整バッファ層の少なくとも一部をアモルファス層に変換する。このようにして形成されるアモルファス層３６は、調整バッファ層及び境界層の両方の材料を含み、これらのアモルファス層は融合する、または融合しない。従って、層３６は１つ又は２つのアモルファス層を含むことができる。基板２２と追加単結晶層２６（層３８の形成に続いて）との間にアモルファス層３６を形成することによって層２２と層３８との間の応力を緩和することができ、そして後続処理−−例えば、単結晶材料層２６の形成−−を行なうために、真に下地の構成を反映した基板を実現することができる。
図１〜３に関連する形で上に既に記載したプロセスは、単結晶材料層を単結晶基板を被覆して成長させるために十分な役割を果たす。しかしながら図３に関連して記載したプロセスで、単結晶調整バッファ層の少なくとも一部をアモルファス酸化物層に変換するプロセスは、このアモルファス酸化物層によって層２６の全ての歪みが緩和されるので単結晶材料層を成長させるのにより適したものとなり得る。
追加単結晶層３８は、単結晶材料層２６または追加バッファ層３２のいずれかと関連する形で本出願全体を通して記載される材料のいずれをも含むことができる。例えば、単結晶材料層２６が半導体材料または化合物半導体材料を含む場合、層３８は単結晶ＩＶ族材料、単結晶化合物半導体材料、または酸化物または窒化物を含む他の単結晶材料を含むことができる。
本発明の一の実施形態によれば、追加単結晶層３８は層３６形成中のアニールキャップとして、さらに後続の単結晶層２６形成用のテンプレートとして機能する。従って層３８は、層２６成長（少なくとも１つの単分子層）の適切なテンプレートとなるほどに十分に厚く、そして層３８がほとんど欠陥の無い単結晶材料層として形成されるほどに十分に薄いことが好ましい。
本発明の別の実施形態によれば、追加単結晶層３８は単結晶材料（例えば、単結晶層２６に関連して上に議論した材料）を含み、この材料は層３８内に素子が形成できるほどに十分に厚い。この場合、本発明による半導体構造は単結晶材料層２６を含まない。換言すれば、本実施形態による半導体構造は、一つの単結晶層のみをアモルファス酸化物層３６の上方に配置される形で含む。
次に示す非制限的で例示としての実施例は、本発明の種々の別の実施形態による構造２０，４０，３１及び３４に有用な材料の種々の組合せを示している。これらの実施例は単に例示であるので、本発明はこれらの例示としての実施例に制限されるものではない。
（実施例１）
本発明の一の実施形態によれば、単結晶基板２２はシリコン基板であり、通常（１００）の結晶方位を有する。シリコン基板は、例えば約２００〜３００ｍｍの径を有するシリコン基板とすることができ、この基板は相補型金属酸化物半導体（ＣＭＯＳ）集積回路を形成するために普通に使用される。本発明の本実施形態によれば、調整バッファ層２４はチタン酸バリウムストロンチウム（ＳｒＺＢａ１−ＺＴｉＯ３）単結晶層であり、この場合ｚは０〜１の範囲であり、そしてアモルファス中間層は、シリコン基板と調整バッファ層の境界に形成される酸化シリコン（ＳｉＯＸ）層である。ｚの値は、下地基板及びその後形成される層２６の該当する格子定数にほぼ整合する一つ以上の格子定数が得られるように選択される。結果として得られる単結晶酸化物の格子構造は、基板シリコン格子構造に対してほぼ４５度回転する。調整バッファ層は約２〜約１００ナノメートル（ｎｍ）の厚さを有することができ、そして約５ｎｍの厚さを有することが好ましい。一般的に、調整バッファ層は、単結晶材料層２６を基板から絶縁して所望の電気特性及び光特性が得られるように十分に厚く設けられることが望ましい。１００ｎｍよりも厚い層は普通、ほとんど利点をもたらさず、コストが不必要に増えるだけであるが、厚い層は必要に応じて形成することができる。酸化シリコンのアモルファス中間層は、約０．５〜５ｎｍの厚さを有することができ、好適には約１〜２ｎｍの厚さを有する。
本発明の本実施形態によれば、単結晶材料層２６は砒化ガリウム（ＧａＡｓ）または砒化ガリウムアルミニウム（ＡｌＧａＡｓ）から成る化合物半導体層であり、約１ｎｍ〜約１００マイクロメートル（μｍ）の厚さを有し、好ましくは約０．５μｍ〜１０μｍの厚さを有する。この厚さは一般的に、どのような用途に対して層を設けるのかに依存する。砒化ガリウムまたは砒化ガリウムアルミニウムを単結晶酸化物の上にエピタキシャル成長させる操作を容易にするために、酸化物層はテンプレート層でキャップする。テンプレート層は、化合物半導体層を構成する一つの元素を含むことが好ましく、この元素が、予めキャップされた酸化物層の表面と反応する。キャップ層はＳｒ−Ｏ，Ｔｉ−Ｏ，ストロンチウムまたはチタンから成る最大３単分子層であることが好ましい。テンプレート層は、Ｓｒ−Ｇａ，Ｔｉ−Ｇａ，Ｔｉ−Ａｓ，Ｔｉ−Ｏ−Ａｓ，Ｔｉ−Ｏ−Ｇａ，Ｓｒ−Ｏ−Ａｓ，Ｓｒ−Ｇａ−Ｏ，Ｓｒ−Ａｌ−Ｏ，またはＳｒ−Ａｌから成ることが好ましい。テンプレート層の厚さは、約０．５〜約１０単分子層であることが好ましく、約０．５〜３単分子層であることが好ましい。ＧａＡｓ層を上首尾に成長させるために、好適な実施例を通して、キャップの施されたＳｒ−Ｏ終端面の上に堆積させる約０．５〜３層のガリウム（Ｇａ）単分子層を示してきた。層２６の高品質２次元単結晶成長を容易にするために、テンプレート層はまた、濡れ層をその上面の上に有することができる。以下に更に完全な形で説明するように、濡れ層は、調整バッファ層の表面エネルギーを変えて被覆層の単結晶成長を助長する材料から形成される。濡れ層として適切な材料には、例えば金属、合金、及び立方晶構造を有する金属酸化物が挙げられる。このような材料の例として、ＮｉＡｌ，ＦｅＡｌ，ＣｏＡｌ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕ，Ａｇ，Ａｕ，Ｉｒ，Ｒｈ，Ｐｔ，Ｐｄ，Ｒｂ，Ｃｓ，ＣｏＯ，ＦｅＯ，Ｃｕ２Ｏ，Ｒｂ２Ｏ３，Ｃｓ２Ｏ３，及びＮｉＯが挙げられる。濡れ層の厚さは０．５〜５．０単分子層であることが好ましい。
（実施例２）
本発明の別の実施形態によれば、単結晶基板２２は上述のようにシリコン基板である。調整バッファ層は、ジルコン酸ストロンチウムまたはジルコン酸バリウム、或いはハフニウム酸ストロンチウムまたはハフニウム酸バリウムの単結晶酸化物であり、これらは立方
晶相または斜方晶相から構成され、シリコン基板と調整バッファ層との間の境界に酸化シリコンから成るアモルファス中間層が形成される。調整バッファ層は約２〜１００ｎｍの厚さを有することができ、好適には少なくとも４ｎｍの厚さを有し、これにより十分な結晶品質及び表面品質を確保することができ、そして調整バッファ層は単結晶ＳｒＺｒＯ３，ＢａＺｒＯ３，ＳｒＨｆＯ３，ＢａＳｎＯ３またはＢａＨｆＯ３から形成される。例えば調整バッファ層は、約７００℃の温度で成長するＢａＺｒＯ３から成る単結晶酸化物層とすることができる。結果として得られる単結晶酸化物の格子構造は、基板シリコン格子構造に対して４５度回転している。
これらのジルコン酸塩材料またはハフニウム酸塩材料から形成される調整バッファ層は単結晶材料層の成長に適しており、この単結晶材料層はインジウムリン（ＩｎＰ）系の化合物半導体材料を含む。この系では、化合物半導体材料は、例えばリン化インジウム（ＩｎＰ）、砒化ガリウムインジウム（ＩｎＧａＡｓ）、砒化インジウムアルミニウム（ＡｌＩｎＡｓ）、または砒化リン化インジウムガリウムアルミニウム（ＡｌＧａＩｎＡｓＰ）とすることができ、約１．０ｎｍ〜１０μｍの厚さを有する。この構造に適するテンプレートは、材料Ｍ−Ｎまたは材料Ｍ−Ｏ−Ｎの内の一つから成る約０．５〜１０単分子層、好ましくは約０．５〜２単分子層であり、この場合、ＭはＺｒ，Ｈｆ，Ｔｉ，Ｓｒ及びＢａの内の少なくとも一つから選択され、ＮはＡｓ，Ｐ，Ｇａ，Ａｌ及びＩｎの内の少なくとも一つから選択される。別の構成として、テンプレートは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、またはガリウム、アルミニウムまたはインジウムの組合せから成る０．５〜１０単分子層、好ましくはこれらの材料の内の一つの材料から成る０．５〜２単分子層を含むことができる。一例として、ジルコン酸バリウム調整バッファ層の場合、表面はジルコニウムから成る０．５〜２単分子層で終端し、この上に砒素から成る０．５〜２単分子層を堆積してＺｒ−Ａｓテンプレートを形成する。上の例の場合と同様に、テンプレート層が適切な濡れ層で完成するようにし、これによって次の層の２次元単結晶成長が容易になる。次に、インジウムリン系の化合物半導体材料から成る単結晶層をテンプレート層の上に成長させる。化合物半導体材料から成る、結果として得られる格子構造は、調整バッファ層格子構造に対してほぼ４５度回転し、そしてバッファ層と（１００）配向リン化インジウム（ＩｎＰ）との間の格子不整合を示すが、この格子不整合は２．５％未満、好適には約１．０％未満である。
（実施例３）
本発明の別の実施形態によれば、単結晶材料から成るエピタキシャル膜の成長に適する構造が提供され、この単結晶材料は、シリコン基板を被覆するＩＩ−ＶＩ族材料を含む。基板は上述のようにシリコンウェハであることが好ましい。適切な調整バッファ層材料は、約２〜１００ｎｍ、好ましくは約３〜１０ｎｍの厚さを有するチタン酸バリウムストロンチウム（ＳｒＸＢａ１−ＸＴｉＯ３）であり、この場合ｘは０〜１の範囲である。エピタキシャル成長により調整バッファ層を被覆する単結晶ＩＩ−ＶＩ族化合物半導体材料は、例えばセレン化亜鉛（ＺｎＳｅ）またはセレン化硫化亜鉛（ＺｎＳＳｅ）とすることができる。この材料系に適するテンプレートはその表面の上に、０．５〜１０単分子層の酸化亜鉛（Ｚｎ−Ｏ）、０．５〜２単分子層の過剰亜鉛をこの順に含み、その後亜鉛のセレン化を行なう。別の構成として、テンプレートは、例えば０．５〜１０単分子層の硫黄ストロンチウム（Ｓｒ−Ｓ）及びその上にセレン化硫化亜鉛を形成した構成とすることができる。再度、テンプレートは適切な濡れ層も含むことができる。
（実施例４）
本発明の本実施形態は図２に示す構造４０の実施例である。基板２２、調整バッファ層２４、及び単結晶材料層２６は実施例１に記載のものと同様とすることができる。また追加バッファ層３２は、調整バッファ層の結晶格子と単結晶材料の格子との間の不整合から生じる全ての歪みを緩和するように作用する。バッファ層３２は、歪補償型超格子構造の
、ゲルマニウムまたは砒化ガリウム（ＧａＡｓ）、砒化ガリウムアルミニウム（ＡｌＧａＡｓ）、リン化ガリウムインジウム（ＩｎＧａＰ）、リン化ガリウムアルミニウム（ＡｌＧａＰ）、砒化ガリウムインジウム（ＩｎＧａＡｓ）、リン化インジウムアルミニウム（ＡｌＩｎＰ）、リン化砒化ガリウム（ＧａＡｓＰ）、またはリン化ガリウムインジウム（ＩｎＧａＰ）から成る層とすることができる。本実施形態の一の態様によれば、バッファ層３２はＧａＡｓｘＰ１−ｘ超格子を含み、この場合、ｘの値は０〜１の範囲である。別の態様によれば、バッファ層３２はＩｎｙＧａ１−ｙＰ超格子を含み、この場合、ｙの値は０〜１の範囲である。ｘの値またはｙの値を変えることにより、場合によっては、格子定数を超格子の底面から最上面に渡って変化させて下地酸化物の格子定数、及び本実施例の場合は化合物半導体材料である被覆単結晶材料の格子定数をほぼ一致（すなわち有効に一致）させる。上に列挙したような他の化合物半導体材料の組成も同様に変えて層３２の格子定数を同様な方法で操作することができる。超格子は約５０〜５００ｎｍの厚さを有する、好適には約１００〜２００ｎｍの厚さを有することができる。超格子周期は、約２〜１５ｎｍの厚さを有する、好適には約２〜１０ｎｍの厚さを有することができる。この構造のテンプレートは実施例１に関して記載したテンプレートと同じとすることができる。別の構成として、バッファ層３２は、１〜５０ｎｍ、好適には約２〜２０ｎｍの厚さを有する単結晶ゲルマニウム層とすることができる。ゲルマニウムバッファ層を使用するに当たっては、約０．５〜２単分子層の厚さを有するゲルマニウム−ストロンチウム（Ｇｅ−Ｓｒ）またはゲルマニウム−チタン（Ｇｅ−Ｔｉ）のいずれかから成るテンプレート層を、後に続く単結晶ゲルマニウム層成長の核形成サイトとして使用することができる。調整バッファ層の形成の後、このバッファ層を０．５〜１単分子層のストロンチウムまたは０．５〜１単分子層のチタンのいずれかでキャップして、このストロンチウムまたはチタンが後に続く単結晶ゲルマニウム層成長の核形成サイトとして機能するようにする。ストロンチウムまたはチタンから成る層が核形成サイトとなり、このサイトにゲルマニウムから成る第１単分子層が結合することができる。実施例１に関して上に記載した同じ濡れ剤を使用してゲルマニウム層の高品質２次元成長を開始することができる。
（実施例５）
本実施例では、図２に示す構造４０において有用な材料も示される。基板材料２２、調整バッファ層２４、単結晶材料層２６及びテンプレート層３０は、実施例２に関して上に記載したものと同じとすることができる。また、追加バッファ層３２が調整バッファ層と被覆単結晶材料層との間に挿入される。本実施例において半導体材料を含む追加の単結晶材料であるバッファ層は、例えば砒化ガリウムインジウム（ＩｎＧａＡｓ）または砒化アルミニウムインジウム（ＩｎＡｌＡｓ）の組成勾配層とすることができる。本実施形態の一の態様によれば、追加バッファ層３２はＩｎＧａＡｓを含み、このＩｎＧａＡｓでは、組成中のインジウムは単結晶材料層２６での０から調整バッファ層２４での約５０％へと変化する。追加バッファ層３２は約１０〜３０ｎｍの厚さを有するのが好ましい。バッファ層の組成をＧａＡｓからＩｎＧａＡｓにまで変化させることにより、下地単結晶酸化物材料と、本実施例では化合物半導体材料である単結晶材料から成る被覆層とをほぼ（すなわち有効に）格子整合させるように作用する。このようなバッファ層は、調整バッファ層２４と単結晶材料層２６との間に格子不整合がある場合に特に有利である。
（実施例６）
本実施例では、図３に示すように構造３１に有用な例示としての材料を提供する。基板材料２２は、例えば半導体産業において半導体素子及び集積回路の形成に一般的に使用される単結晶シリコンウェハである。形成対象の素子または集積回路に依存する形で、基板はバルクウェハとする、またはバルクウェハの最上面に形成されるエピタキシャルシリコン層を有するバルクウェハとすることができる。不純物添加領域を基板に、例えば電界効果トランジスタのソース領域及びドレイン領域として形成することができる。アモルファス中間層２８は、シリコン基板表面を酸化することにより形成される酸化シリコンである
。調整バッファ層２４は、初期厚さが１〜１０単分子層、好ましくは初期厚さが３〜６単分子層を有する、チタン酸ストロンチウム単結晶層である。調整バッファ層を被覆して形成される層３３は多結晶シリコン層であり、この多結晶シリコン層から電界効果トランジスタのゲート電極が形成されることになる。チタン酸ストロンチウム層はトランジスタのゲート誘電体として機能する。別の実施形態では、層３３は単結晶ジルコン酸ストロンチウム層とし、この層によりトランジスタの所謂「中ｋ」ゲート誘電体を形成する。次にゲート電極は、ジルコン酸ストロンチウム誘電体層を被覆するように形成される。半導体構造３１の形成において、アモルファス中間層２８の厚さを最小化すると有利である。アモルファス中間層は電界効果トランジスタのゲート誘電体を構成する一の要素であり、そして普通、この誘電体厚さを最小化することが望ましい。さらに、アモルファス中間層を構成する酸化シリコンも比較的「低ｋ」の誘電体であるので最小化されることになる。
（実施例７）
本実施例では、図４に示すように構造３４に有用な例示としての材料を提供する。基板材料２２、テンプレート層３０、及び単結晶材料層２６は、実施例１に関して上に記載したものと同じとすることができる。
アモルファス層３６はアモルファス酸化物層であり、この層はアモルファス中間層材料（例えば、上述の層２８材料）及び調整バッファ層材料（例えば、上述の層２４材料）の組合せにより適切に形成される。例えば、アモルファス層３６はＳｉＯｘ及びＳｒｚＢａ１−ｚＴｉＯ３（ｚは０〜１の範囲の値）の組合せを含み、これらの材料を少なくとも一部、アニールプロセス中に合成する、または混合することによりアモルファス酸化物層３６を形成する。
アモルファス層３６の厚さは用途ごとに変えることができ、層３６の所望絶縁特性、層２６を構成する単結晶材料のタイプなどのような要素に依存する。本実施形態の一の例示としての態様によれば、層３６の厚さは約１ｎｍ〜約１００ｎｍ、好ましくは約１〜１０ｎｍ、更に好ましくは約３〜５ｎｍである。
層３８は単結晶材料を含み、この材料は、調整バッファ層２４を形成するために使用する材料のような単結晶酸化物を覆ってエピタキシャル成長させることができる。本発明の一の実施形態によれば、層３８は層２６を構成するものと同じ材料を含む。例えば、層２６がＧａＡｓを含む場合、層３８もＧａＡｓを含む。しかしながら、本発明の他の実施形態によれば、層３８は層２６を形成するために使用する材料と異なる材料を含むことができる。本発明の一の例示としての実施形態によれば、層３８は約１ｎｍ〜約５００ｎｍの厚さに形成される。
再度図１〜４を参照すると、基板２２は、例えば単結晶シリコン基板または単結晶砒化ゲルマニウム基板のような単結晶基板である。単結晶基板から成る結晶構造は、格子定数または格子方位によって特徴付けることができる。同様に、調整バッファ層２４も単結晶材料であり、そしてその単結晶材料の格子は、格子定数または結晶方位によって特徴付けることができる。調整バッファ層の格子定数及び単結晶基板の格子定数はほぼ一致する、または別の構成として、一方の結晶方位が他方の結晶方位に対して回転したときにこれらの格子定数がほぼ一致するように構成される必要がある。本明細書における「ほぼ等しい」及び「ほぼ一致する」という用語は、格子定数と格子定数との間に十分なレベルの類似性が見出されるので高品質結晶層を下地層の上に形成することが可能になることを意味する。
図５は、高結晶品質の成長結晶層の実現可能な厚さの関係を、母体結晶の格子定数と成長結晶の格子定数との不整合の関数としてグラフで示している。曲線４２は実現可能な高
結晶品質材料の限界を示している。曲線４２の右側の領域は、非常に多くの欠陥を有する層を表わす。格子不整合が無い場合、無限に厚い、高品質エピタキシャル層を母体結晶の上に成長させることが理論的に可能である。格子定数の不整合が大きくなると、実現可能な高品質結晶層の厚さが急激に小さくなる。基準ポイントとして、例えば母体結晶の格子定数と成長結晶の格子定数が約２％超の不整合を示すと、約２０ｎｍを超える単結晶エピタキシャル層は実現することができない。
本発明の一の実施形態によれば、基板２２は（１００）配向単結晶シリコンウェハであり、そして調整バッファ層２４はチタン酸バリウムストロンチウム層である。これらの２つの材料の格子定数は、チタン酸塩材料の結晶方位をシリコン基板ウェハの結晶方位に対して約４５度回転させることによりほぼ（すなわち実効的に）一致する。アモルファス境界層２８、すなわち本実施例のシリコン酸化物層を構造に組み入れる操作は、この層が十分な厚さである場合には、母体シリコンウェハの格子定数と成長チタン酸塩層の格子定数の全ての不整合から生じる単結晶チタン酸塩層の歪みを小さくするように作用する。この結果、本発明の一の実施形態によれば、高品質で厚い単結晶チタン酸塩層が実現する。
図１〜４を参照し続けると、層２６はエピタキシャル成長単結晶材料層であり、そしてこの結晶材料も、結晶格子定数及び結晶方位によって特徴付けることができる。本発明の一の実施形態によれば、層２６の格子定数は基板２２の格子定数とは異なる。高結晶品質をこのエピタキシャル成長単結晶層において実現するためには、調整バッファ層は高結晶品質を有する必要がある。さらに、高結晶品質を層２６において実現するためには、母体結晶、本実施例の場合は単結晶調整バッファ層の結晶格子定数と、成長結晶層の格子定数とがほぼ一致することが望ましい。材料を正しく選択すると、これらの格子定数は、成長結晶の結晶方位を母体結晶の方位に対して回転させることによりほぼ一致させることができる。例えば、成長結晶が砒化ガリウム、砒化ガリウムアルミニウム、セレン化亜鉛、またはセレン化硫化亜鉛であり、そして調整バッファ層が単結晶ＳｒｘＢａ１−ｘＴｉＯ３である場合、これらの２つの材料の結晶格子定数をほぼ一致させることができ、この場合、成長層の結晶方位を母体単結晶酸化物の方位に対してほぼ４５度回転させる。同様にして、母体材料がジルコン酸ストロンチウムまたはジルコン酸バリウム、またはハフニウム酸ストロンチウムまたはハフニウム酸バリウム、またはバリウム錫酸化物であり、そして化合物半導体層がリン化インジウムまたは砒化インジウムガリウム、または砒化インジウムアルミニウムである場合、これらの結晶格子定数は、成長結晶層の方位を母体酸化物結晶に対して４５度回転させることによりほぼ一致させることができる。或る例では、母体酸化物と成長単結晶材料層との間の結晶半導体バッファ層３２を使用して、格子定数の小さな差から生じる、成長単結晶材料層の歪みを小さくすることができる。従って、成長単結晶材料層において一層良好な結晶品質が実現する。
次の実施例は、図１〜４に示す構造のような半導体構造を形成するための本発明の一の実施形態によるプロセスを示している。プロセスは、シリコンまたはゲルマニウムを含む単結晶半導体基板を設けることから始まる。本発明の好適な実施形態によれば、半導体基板は（１００）結晶面を主面とするシリコンウェハである。この基板はその主面が結晶軸に沿った基板である、または必要であればその主面を所望の結晶方向に向かって結晶軸から８°ずらした基板である。半導体基板の少なくとも一部はベア（ｂａｒｅ）表面を含むが、基板の他の部分は以下に記載するように、他の構造を有することができる。本明細書における「ベア（ｂａｒｅ）」とは、基板の該当する部分の表面がクリーニングされて全ての酸化物、汚染物質、または他の異質材料が取り除かれた状態を指す。公知のように、ベアシリコンは反応性が高く、そして容易に自然酸化膜を生成する。「ベア（ｂａｒｅ）」という用語はこのような自然酸化膜を含むものとして使用される。本発明の一の実施形態によれば、酸化シリコン薄膜を意図的に半導体基板の上に成長させる。酸化シリコン薄膜は、単結晶調整バッファ層を形成する直前に成長させ、そしてシリコン表面を熱酸化ま
たは化学酸化することにより成長させることができる。本発明の一の実施形態によれば、酸化シリコン薄膜は、基板表面をオゾン雰囲気で紫外線（ＵＶ）ランプに最長約２０分間に渡って晒すことにより成長させる。ウェハは最初は周囲温度に維持されるが、処理を終えるまでにはＵＶランプによって２０℃〜１００℃の間の温度にまで加熱される。別の方法として、本発明の別の実施形態によれば、半導体基板を酸素ｒｆプラズマまたは酸素ＥＣＲプラズマに晒すことができる。このような処理の間、基板温度を１０−５〜１０−８ミリバール（ｍｂａｒ）の酸素分圧の下で１００℃〜６００℃の間の温度に維持する。本発明の更に別の実施形態によれば、酸化シリコン薄膜は、基板を分子線エピタキシャル（ＭＢＥ）成長装置のような同じ処理装置内で高温のオゾン雰囲気に晒すことにより成長させることができ、この処理装置は調整バッファ層を後の工程で堆積させるために使用される。オゾン処理を使用して酸化膜を成長させることにより、炭素汚染物を基板表面から取り除くことができるという効果がもたらされる。単結晶酸化物層を単結晶基板を被覆するようにエピタキシャル成長させるために、自然酸化物層及び／又は成長酸化物層をまず取り除いて下地基板の結晶構造を露出させる必要がある。次のプロセスは分子線エピタキシー法を用いて実行することが好ましいが、他のエピタキシャルプロセスを本発明に従って使用することもできる。自然酸化膜は、まずストロンチウム、バリウムまたはストロンチウム及びバリウムの組合せ、或いは他のアルカリ土類金属またはアルカリ土類金属群の組合せから成る薄膜層（１〜３単分子層が好ましい）をＭＢＥ装置の基板の上に堆積させることにより取り除くことができる。ストロンチウムを使用する場合、基板を光高温計で測定する７２０℃超の温度にまで加熱してストロンチウムを自然酸化物層及び／又は成長シリコン酸化物層と反応させる。ストロンチウムは酸化シリコンを減らして酸化シリコンの無い表面を形成するように作用する。結果として得られる表面は（２×１）構造を示す。（２×１）再配列構成がプロセスのこの段階で行われなかった場合、この構造を追加のストロンチウムに（２×１）再配列構成が得られるまで晒す。（２×１）再配列構成によってテンプレートが形成されて単結晶酸化物から成る被覆層の配列成長が行なわれる。テンプレートによって必要な化学特性及び物理特性が実現し、これにより被覆層の結晶成長の核形成が可能になる。
ＭＢＥ装置だけでなく他の処理装置の実温度の正確な測定は困難であり、普通、高温計を使用することにより、または基板に近接配置した熱電対を用いて行なわれることを理解されたい。校正を実施して高温計が示す温度を熱電対の温度と関連付けることができる。しかしながら、温度表示が必ずしも実際の基板温度を正確に反映する訳ではない。また、一のＭＢＥシステムから別のＭＢＥシステムに渡って温度を測定する際にばらつきが生じ得る。本記述を行なうために、通常の高温計による温度を使用することとし、そして実際にはこれらの測定が困難であることに起因するばらつきが生じ得ることを理解されたい。
本発明の別の実施形態によれば、自然シリコン酸化膜及び／又は成長酸化シリコンを変換することができ、そしてこの基板表面を使用して、酸化ストロンチウム、酸化バリウムストロンチウム、または酸化バリウムのようなアルカリ希土類金属酸化物を基板表面にＭＢＥ法によって低温で堆積させ、続いて基板を７２０℃超の温度に加熱することにより単結晶酸化物層を成長させることができる。この温度では、固体反応が酸化ストロンチウムと自然シリコン酸化膜及び／又は成長酸化シリコンとの間で生じて酸化シリコンが減少し、そして（２×１）再配列構成が基板表面に生じる。（２×１）再配列構成がこのプロセス段階で行われなかった場合には、（２×１）再配列構成が得られるまでこの構造を追加のストロンチウムに晒す。再度、これによって後の工程で配列単結晶酸化物層が成長するためのテンプレートが形成される。酸化シリコン層を除去する方法、または表面を処理して後続の単結晶調整バッファ層形成を行なうために使用する方法のいずれかにおいて、表面再構成を、例えば反射高エネルギー電子回折（ｒｅｆｌｅｃｔｉｏｎ ｈｉｇｈ ｅｎｅｒｇｙ ｅｌｅｃｔｒｏｎ ｄｉｆｆｒａｃｔｉｏｎ：ＲＨＥＥＤ）を使用することによりリアルタイムでモニターすることができる。他の公知のリアルタイムモニター技術を
使用することもできる。
酸化シリコンを除去し、そしてテンプレート層を基板表面の上に形成した後、基板上への単結晶酸化物層成長を開始することができる。この成長は、表面処理が行なわれて表面が使用できる状態になった後、同じ装置、好適にはＭＢＥ成長装置で行なう。単結晶酸化物層を単結晶シリコン基板を被覆するように成長させる間、酸素を含む反応物質をＭＢＥ成長装置に導入する。正しい条件の下に、反応物質はシリコン表面で反応を起こして所望の単結晶酸化物を成長させる。しかしながら酸素が存在するため、シリコン基板を酸化する競合反応も生じる。単結晶酸化物層の高品質２次元成長を実現するためには、成長プロセスを制御して酸素のシリコン基板との競合反応、すなわちシリコン基板の酸化を生じさせ、そして単結晶酸化物層の配列２次元成長を妨害する反応を抑制する必要がある。単結晶酸化物層の歪みを緩和するためにはアモルファス酸化物層を単結晶酸化物層の下に設けるのが望ましいが、このアモルファス層は単結晶成長が開始して十分な時間が経過した後に成長させる必要がある。本発明の一の実施形態によれば、シリコン基板のような酸化可能な単結晶基板を覆う、単結晶チタン酸ストロンチウム層のような高品質単結晶酸化物層の配列２次元成長は次のプロセスにより行なうことができる。本発明のプロセスでは、ストロンチウム及びチタンを酸化して単結晶チタン酸ストロンチウムを成長させながら、基板材料の酸化（すなわち、シリコン基板の場合は、アモルファス酸化シリコン層を成長させるシリコン基板酸化）を抑制する。
上に記載したような方法で酸化シリコン層を基板表面から除去し、そしてテンプレート層を形成した後、基板を室温と約４００℃の間の温度、好適には約３００℃以下の温度にまで冷却する。チタン酸ストロンチウム単結晶層の初期成長はこの低下温度で行われる。この低下温度では、ストロンチウム及びチタンの酸化の方がシリコン基板の酸化よりも行われ易くなってチタン酸ストロンチウムが形成される。温度を高くすると、シリコン成分及びチタン酸ストロンチウム成分の両方の酸化速度が大きくなる。同様にして、成長装置の酸素分圧が高くなると、シリコン基板成分及びチタン酸ストロンチウム成分の両方の酸化速度が大きくなる。しかしながら、低温かつ適切な低酸素分圧ではストロンチウム及びチタンの酸化の方が、シリコンの酸化よりもはるかに生じ易い。従って、チタン酸ストロンチウム成長が最も効率的に行われるのを容易にするために、選択温度は、有害となる程のシリコン酸化を生じさせない範囲で出来る限り高くする必要がある。低下温度が安定すると、酸素を成長装置に導入して成長装置の酸素分圧を約１×１０−８ミリバール〜約３×１０−７ミリバールの間に設定する。選択する分圧の正確な値は、成長装置チャンバーのサイズ及び成長装置の排気容量のような成長装置の幾つかの物理パラメータに依存する。選択する分圧は、化学量論的組成のチタン酸ストロンチウムが成長するように十分に高いが、シリコンの酸化が顕著になるほど高くなり過ぎないようにする必要がある。次に、ＭＢＥ成長装置のストロンチウムシャッター及びチタンシャッターを開いてストロンチウム及びチタンを導入して反応させる。ストロンチウム及びチタンの比は、約１：１になるように調整して化学量論的組成のチタン酸ストロンチウムを成長させる。約１〜３単分子層のチタン酸ストロンチウムがシリコン基板表面に成長した後、これらのシャッターを閉じ、そして酸素フローを止めて成長装置チャンバーの酸素分圧を約５×１０−９ミリバール未満にまで下げる。上記条件で、１〜３単分子層のチタン酸ストロンチウムがシリコン表面に配列２次元単結晶層として形成され、この場合、シリコン表面は大きくは酸化されない。３００℃で成長すると、チタン酸ストロンチウム層の配列パラメータは大きくはならない。すなわち、膜は単結晶であるが高結晶品質ではない。次に基板温度を約５００〜７５０℃、好ましくは約６５０℃にまで上げて単結晶チタン酸ストロンチウム層をアニールし、これによって層の結晶品質を改善する。この高温で、チタン酸塩層はさらに良好に配列する。層の配列は、好ましくは表面からのＲＨＥＥＤパターンを観察することによりリアルタイムでモニターすることができる。基板は、ＲＨＥＥＤパターン強度が平らになり始めるまで高温に維持する。これは、単結晶チタン酸ストロンチウム層の配列が飽和状
態に達したことを示す。高温でのアニール、好適には１５分未満の間のアニールは配列が飽和状態に達した現象が観察された後に終了させる。アニールプロセスの後、基板温度を再度下げ、そして成長プロセスを再度開始する。シリコン表面は露出せず、初期層である１〜３単分子層のチタン酸塩によって覆われるので、成長温度を、例えば４００℃にまで上昇させることができる。一旦、基板が低下温度（好適には約３００℃と約４００℃との間の温度）に達すると、酸素を再度、成長装置チャンバーに導入し、そして酸素分圧を、前の堆積プロセス中に維持された分圧以上の値に設定する。チタンシャッター及びストロンチウムシャッターを開き、そして追加の１〜３単分子層の単結晶チタン酸ストロンチウムをシリコン基板を被覆して成長させる。次に追加チタン酸ストロンチウムを上のようにアニールして層の結晶性を改善する。再度、層の結晶性に対するアニール効果をＲＨＥＥＤによりリアルタイムでモニターすることができる。
成長の後にアニールを行なう工程を繰り返して単結晶酸化物層の厚さを大きくする。約５単分子層を超える、好適には約１０単分子層を超える厚さを有する単結晶チタン酸ストロンチウム層をシリコン基板の上に成長させると、シリコン基板を反応物質から十分に絶縁することができ、そして追加単結晶チタン酸ストロンチウム（追加チタン酸ストロンチウムが形成対象の素子構造に必要である場合）を更に高温で成長させることができる。例えば、追加チタン酸ストロンチウムを約５５０℃と約９５０℃との間の温度、好適には６５０℃超の温度で成長させることができる。さらに、単結晶チタン酸ストロンチウム層の厚さが約１０単分子層を超えると、酸素分圧を初期最小値よりも高くしてアモルファス酸化シリコン層を単結晶シリコン基板と単結晶チタン酸ストロンチウム層との間の境界に成長させることができる。このシリコン酸化工程をチタン酸ストロンチウム層の成長中、または成長後に適用することができる。酸化シリコン層成長は、酸素がチタン酸ストロンチウム層を拡散して通過して境界に到達することにより行われ、この境界では酸素が下地基板の表面のシリコンと反応する。チタン酸ストロンチウムは（１００）配列単結晶として成長し、この場合、（１００）結晶方位は下地基板に対して４５°回転する。４５°回転が生じない場合に生じる歪みであって、シリコン基板の格子定数と成長結晶の格子定数との間の小さな不整合によってチタン酸ストロンチウム層に生じる歪みは、アモルファス酸化シリコン中間層を境界に設けることにより緩和することができる。
これまでは、高品質単結晶チタン酸ストロンチウム層をシリコン基板上に成長させるプロセスを開示してきた。他の単結晶酸化物、特に金属酸化物を単結晶基板上に同様な方法で、下地基板を酸化することなく金属を酸化することにより成長させることができる。この金属酸化物としては、例えばＳｒＺｒＯ３，ＢａＴｉＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３，ＬａＡｌＯ３，ＳｒＲｕＯ３，ＹＢＣＯ，ＣｅＯ２，ＺｒＯ２，及びＭｇＯなどが挙げられる。低温で成長を開始して基板酸化を防止し、酸化剤無しでアニールを行って小さな膜厚での結晶性を改善するという原理を、全ての酸化可能な基板上の他の全ての酸化物に適用することができる。また、酸化剤は酸素に限定されず、基板を酸化する他のどのような反応物質であってもよく、例えばＯ３，Ｈ２Ｏ，Ｎ２Ｏ，Ｎ２，Ｆ２，Ｃｌ２などが挙げられる。このような方法で単結晶基板を被覆する形で成長する単結晶酸化物を多くの素子構造の開始材料として使用することができる。例えば、詳細には触れないが、チタン酸ストロンチウムのような単結晶酸化物を電界効果トランジスタの高誘電率（「高ｋ」）絶縁体として単独で使用することができる。このような素子では、最小限のアモルファス酸化シリコンを含む薄膜単結晶層が望ましい。チタン酸ストロンチウム層を調整バッファ層として使用して、単結晶ジルコン酸ストロンチウムのような中ｋ誘電体を成長させる他の電界効果素子を形成することができる。単結晶ジルコン酸ストロンチウムは単結晶シリコン上に成長させるのが難しいが、チタン酸ストロンチウム上にＭＢＥプロセスまたはゾルゲルプロセスにより成長させることができる。単結晶チタン酸ストロンチウム層を調整バッファ層として使用して、ＰＺＴ，ＰＬＺＴのような他の単結晶絶縁体層、ＳｒＲｕＯ３，（Ｌａ，Ｓｒ）ＣｏＯ３のような導電層、ＹＢＣＯ
，ＢＳＣＣＯのような超伝導層、ＭｇＯ，ＺｒＯ２のような二元系酸化物、さらには厚膜チタン酸ストロンチウム層でさえも形成することもできる。これらの材料層の全ては、単結晶チタン酸ストロンチウムの上にＭＢＥ，ＣＢＥ，ＣＶＤ，ＰＶＤ，ＰＬＤ，ゾルゲルプロセスまたは本開示の他の箇所に記載する他のエピタキシャル成長プロセスの内の一つにより形成することができる。単結晶調整バッファ層を単結晶基板上に形成し、そして単結晶層をこの単結晶調整バッファ層上に形成する他のプロセスについて以下に更に詳細に記載する。
チタン酸ストロンチウム層を所望の厚さに成長させた後、単結晶チタン酸ストロンチウムをテンプレート層でキャップし、このテンプレート層が所望の単結晶材料から成るエピタキシャル層のその後の成長を促進する。例えば、砒化ガリウムから成る単結晶化合物半導体材料層を続いて成長させる場合、ＭＢＥ成長によるチタン酸ストロンチウム単結晶層をキャップすることができるが、このキャップ操作は、成長を最大２単分子層のチタン及び最大２単分子層のチタン−酸素で、または最大２単分子層のストロンチウム−酸素で終了させることにより行なう。このキャップ層を形成した後、砒素を堆積することによりＴｉ−Ａｓ結合、Ｔｉ−Ｏ−Ａｓ結合またはＳｒ−Ｏ−Ａｓ結合を形成する。これらの内のいずれもが適切なテンプレートを形成し、単結晶砒化ガリウム層を堆積及び形成することができる。テンプレートを形成した後、ガリウムを引き続き導入して砒素と反応させて砒化ガリウムを形成する。別の方法として、最大３単分子層のガリウムをキャップ層の上に堆積することによりＳｒ−Ｏ−Ｇａ結合、Ｔｉ−Ｇａ結合またはＴｉ−Ｏ−Ｇａ結合を形成することができ、引き続き砒素をガリウムと共に導入してＧａＡｓを形成する。
本発明の別の実施形態によれば、ＧａＡｓ層を成長させる前に、テンプレート層を、濡れ層をテンプレート層の最上部に加えることにより強化する。濡れ層が無い場合には、化合物半導体層の３次元成長が初期核形成段階で生じることが多い。３次元成長は酸化物表面( 本実施例ではチタン酸ストロンチウム表面) に関連する低表面エネルギー及び低界面エネルギーにより生じる。酸化物は通常、金属、及びＧａＡｓのような殆どの電子材料よりも化学的及びエネルギー的に安定している。３次元成長が生じると不連続なＧａＡｓパッチが斑点状に局所的に成長する。さらに成長が進むと、複数のパッチが一緒に成長するが単結晶層としては成長しない。所望の２次元成長を容易にするために、濡れ層を調整バッファ層の上面の上にエピタキシャル成長させて酸化物層表面の表面エネルギーを高くする。有用な濡れ剤は、金属、合金及び金属酸化物のグループから選択される立方晶構造を有する材料を含む。これらの基準を満たす代表的な材料としては、ＮｉＡｌ，ＦｅＡｌ，ＣｏＡｌ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕ，Ａｇ，Ａｕ，Ｉｒ，Ｒｈ，Ｐｔ，Ｐｄ，Ｃｓ，ＣｏＯ，ＦｅＯ，Ｃｕ２Ｏ，Ｒｂ２Ｏ３，Ｃｓ２Ｏ３，及びＮｉＯが挙げられる。選択した濡れ剤を０．５〜５．０単分子層の厚さに、調整バッファ層の堆積に使用する同じ処理装置内のテンプレート層の一部の上に、テンプレート層の一部として堆積させる。例えば、調整バッファ層がチタン酸ストロンチウム、チタン酸バリウム、またはチタン酸ストロンチウムバリウムであり、そして所望の単結晶化合物半導体層がＧａＡｓまたはＡｌＧａＡｓである場合、０．５〜５．０単分子層のＮｉＡｌは適切な濡れ層を形成する。好適には、ＮｉＡｌの堆積はＮｉの堆積から開始する。
本発明の更に別の実施形態によれば、多結晶シリコン層のような非単結晶層を単結晶酸化物調整バッファ層を覆って堆積させる。このような実施形態では、単結晶調整バッファ層及びこのバッファ層を覆って形成される全ての単結晶酸化物層を、例えば絶縁ゲート電界効果トランジスタのゲート絶縁体として使用することができる。多結晶シリコンまたは他の非単結晶層を使用して、例えば電界効果トランジスタのゲート電極を形成することができる。
図６は、本発明の一の実施形態に従って形成される半導体材料の高解像度透過電子顕微
鏡写真（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｇｒａｐｈ：ＴＥＭ）である。単結晶ＳｒＴｉＯ３調整バッファ層２４をシリコン基板２２上にエピタキシャル成長させた。この成長プロセスの間、格子不整合による歪みを緩和するアモルファス境界層２８を形成した。次に、ＧａＡｓ化合物半導体層２６をテンプレート層３０を使用してエピタキシャル成長させた。
図７は、シリコン基板２２上に調整バッファ層２４を使用して成長させたＧａＡｓを含むＧａＡｓ単結晶層２６を含む構造を測定して得られるｘ線回折スペクトルを示している。スペクトルのピークは、調整バッファ層２４及びＧａＡｓ化合物半導体層２６が共に単結晶であり、かつ（１００）配向していることを示している。
図２に示す構造は、上に議論したプロセスによって追加バッファ層堆積工程を追加して形成することができる。追加バッファ層３２は、単結晶材料層２６の堆積前にテンプレート層を被覆して形成される。追加バッファ層が化合物半導体超格子を有する単結晶材料である場合、このような超格子は、例えばＭＢＥによってテンプレート３０の上に堆積させることができ、この場合、テンプレートは上述のように、任意選択の形で濡れ層を含む。このような構成ではなく、追加バッファ層がゲルマニウム層を含む単結晶材料層である場合、上記プロセスを変更してチタン酸ストロンチウム単結晶層をストロンチウム最終層またはチタン最終層でキャップし、次に任意選択の形で、上述の濡れ剤の内の一つから形成される濡れ層を堆積させる。次にゲルマニウムバッファ層をこのテンプレート／濡れ層の上に直接堆積させることができる。
図４に示す構造３４は上述のように、調整バッファ層２４を成長させ、アモルファス酸化物層２８を基板２２を覆うように形成し、そして半導体層３８を調整バッファ層を覆うように成長させることにより形成することができる。次に、調整バッファ層及びアモルファス酸化物層に対して十分なアニールプロセスを実施して調整バッファ層の結晶構造を単結晶からアモルファスに変えることによりアモルファス層を形成するが、このアモルファス層の形成は、アモルファス酸化物層及びアモルファスとなったアモルファス調整バッファ層が組み合わされて単一のアモルファス酸化物層３６が形成されるように行われる。次に、層２６を層３８を覆うように続いて成長させる。別の方法として、アニールプロセスを層２６の成長の後に実施することができる。
本実施形態の一の態様によれば、層３６は、基板２２、調整バッファ層２４、アモルファス酸化物層２８、及び単結晶層３８に対して約７００℃〜約１０００℃（実温度）のピーク温度及び約５秒〜約２０分の処理時間の急速熱アニールプロセスを実施することにより形成される。しかしながら本発明に従って、他の適切なアニールプロセスを用いて調整バッファ層をアモルファス層に変換することができる。例えば、レーザアニール、電子ビームアニール、または「従来型」の熱アニールプロセス（正しい環境の下で）を使用して層３６を形成することができる。「従来型」の熱アニールを用いて層３６を形成する場合、層３８の一つ以上の構成成分を過度に加圧してアニールプロセス中のこの層の劣化を防止する必要がある。例えば、層３８がＧａＡｓを含む場合、アニール環境において、砒素を過度に加圧して層３８の劣化を軽減することが好ましい。別の方法として、窒化シリコンのような適切なアニールキャップを利用してアニールプロセス中の層３８の劣化を防止することができ、この場合、アニールキャップはアニールプロセス後に除去する。
上述のように、構造３４の層３８は、層３２または２６のいずれかに適する材料であればどのような材料も含むことができる。従って、層３２または２６のいずれかに関連して記載したどのような堆積方法または成長方法を用いることによっても層３８を堆積させることができる。
図８は、図４に示す本発明の実施形態に従って形成した半導体材料の高解像度ＴＥＭである。本実施形態に従って、単結晶ＳｒＴｉＯ３調整バッファ層をシリコン基板２２上にエピタキシャル成長させた。この成長プロセスの間、アモルファス境界層を上述のようにして形成した。次に、ＧａＡｓから成る化合物半導体層を含む追加単結晶層３８を調整バッファ層の上方に形成し、そして調整バッファ層に対してアニールプロセスを実施してアモルファス酸化物層３６を形成した。
図９は、ＧａＡｓ化合物半導体層を含む追加単結晶層３８及びシリコン基板２２上に形成されたアモルファス酸化物層３６を含む構造を測定して得られるｘ線回折スペクトルを示している。スペクトルのピークは、ＧａＡｓ化合物半導体層３８が単結晶であり、かつ（１００）配向していることを示し、そして４０〜５０度近傍にピークが無いことが層３６がアモルファスであることを示している。
上述のプロセスは、シリコン基板、被覆酸化物層、及び砒化ガリウム化合物半導体層を含む単結晶材料層を含む半導体構造を分子線エピタキシープロセスによって形成するプロセスを示している。このプロセスはまた、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、マイグレーションエンハンストエピタキシー（ＭＥＥ）、原子層エピタキシー（ＡＬＥ）、物理気相成長（ＰＶＤ）、化学溶液堆積（ＣＳＤ）、またはパルスレーザ堆積（ＰＬＤ）などのプロセスによって実施することができる。また、同様のプロセスにより、アルカリ土類金属のチタン酸塩、ジルコン酸塩、ハフニウム酸塩、タンタル酸塩、バナジウム酸塩、ルテニウム酸塩、及びニオブ酸塩、アルカリ土類金属錫系ぺロブスカイト、他のぺロブスカイト、アルミン酸ランタン、酸化スカンジウムランタン、酸化ガドリニウム、及び他の金属酸化物のような他の単結晶調整バッファ層も成長させることができる。さらに、ＭＢＥのような同様なプロセスによって、他のＩＩＩ−Ｖ族，ＩＩ−ＶＩ族，及びＩＶ−ＶＩ族の単結晶化合物半導体、半導体、金属及び非金属を含む他の単結晶材料層を単結晶酸化物調整バッファ層を被覆して堆積させることができる。
単結晶材料層及び単結晶酸化物調整バッファ層の変形の各々においては、適切なテンプレートを使用して単結晶材料層の成長を開始する。例えば、調整バッファ層がアルカリ土類金属のジルコン酸塩である場合、酸化物はジルコニウム薄膜層によりキャップすることができる。ジルコニウムの堆積の後に砒素またはリンを堆積させてジルコニウムと反応させ、この場合、砒素またはリンは、砒化ガリウムインジウム、砒化アルミニウムインジウム、またはリン化インジウムを堆積させるときの前駆体となる。同様に、単結晶酸化物調整バッファ層がアルカリ土類金属のハフニウム酸塩である場合、酸化物層はハフニウム薄膜層によりキャップすることができる。ハフニウムの堆積の後に砒素またはリンを堆積させてハフニウムと反応させ、この場合、砒素またはリンは、砒化ガリウムインジウム層、砒化アルミニウムインジウム層、またはリン化インジウム層それぞれを成長させるための前駆体となる。同様な方法で、チタン酸ストロンチウムをストロンチウム層またはストロンチウム−酸素から成る層でキャップし、そしてチタン酸バリウムをバリウム層またはバリウム−酸素から成る層でキャップすることができる。これらの材料の堆積をそれぞれ行なった後に砒素またはリンを堆積させてキャップ材料と反応させてテンプレートを形成し、このテンプレートを用いて砒化ガリウムインジウム、砒化アルミニウムインジウム、またはリン化インジウムのような化合物半導体を含む単結晶材料層を堆積させる。
単結晶シリコンは４回対称性を有する。すなわち、この構造は基本的に、（１００）面の平面で９０度ステップで回転する度に同じとなる。同様に、チタン酸ストロンチウム及び多くの他の酸化物は４回対称性を有する。他方、ＧａＡｓ及びそれに関連する化合物半導体は２回対称性を有する。２回対称性における０度及び１８０度回転は４回対称性における９０度及び２７０度回転と同じではない。ＧａＡｓの核形成を表面上の複数の位置のチタン酸ストロンチウムの上で行なう場合、２つの異なる位相が形成される。材料が成長
し続けると、２つの位相は一致し、そして逆位相粒子を形成する。これらの逆位相粒子は或るタイプの素子、特にレーザ及び発光ダイオードのような少数キャリアを利用する素子に悪影響を及ぼす。
本発明の一の実施形態によれば、高品質単結晶化合物半導体材料の形成を可能にするために、開始基板を理想的な（１００）方位から０．５〜６度だけ、いずれの方向でも良いのでいずれかの方向に、好適には１〜２度だけ［１１０］方向にオフカットする、または基板の主面の結晶軸方位をずらす。このオフカットにより、シリコン表面をステップまたはテラス状に加工することができるので、これらのステップまたはテラスによって、化合物半導体材料の逆位相粒子の数が、ほぼ０度オフカットした、または６度超オフカットした基板の場合に比べて大きく減ると考えられる。オフカットの角度が大きくなると、ステップが狭くなり、そしてテラス幅が小さくなる。非常に小さい角度では、核形成がステップエッジ以外で生じて単相粒子のサイズが小さくなる。大きな角度では、テラスが小さくなると単相粒子のサイズが小さくなる。チタン酸ストロンチウムのような高品質酸化物をシリコン表面の上に成長させると、表面形状を酸化物表面に複製することができる。ステップ及びテラス状の表面形状が酸化物表面に複製されるので、方向キューが維持されて後続の化合物半導体材料の成長が可能になる。アモルファス境界層の形成が酸化物の核形成の後に始まるので、アモルファス境界層の形成が酸化物のステップ構造の形成を阻害することがない。
既に記載したチタン酸ストロンチウムまたは他の材料のような適切な調整バッファ層を成長させた後、テンプレート層を使用して化合物半導体材料の核形成が正しく行われるように促進する。一の実施形態によれば、チタン酸ストロンチウムを最大２単分子層のＳｒＯでキャップする。ＧａＡｓの核形成を行なうためのテンプレート層は、基板を５４０℃〜６３０℃の範囲の温度に加熱し、そして表面をガリウムに晒すことにより形成される。ガリウムには、０．５〜５単分子層の範囲のガリウムが形成される時間だけ晒すことが好ましい。ここで、ガリウムに晒すということが、材料の全てが実際に表面に付着することを意味するのではないことを理解されたい。理論に縛られないとすると、ガリウム原子は酸化物表面の露出ステップエッジに付着し易いと考えられる。従って、後続の砒化ガリウム成長がステップエッジに沿って優先的に選択しながら行なわれ、そして初期配向がステップエッジに平行な方向に優先的に行われるので、完全平坦面を有する材料の形成が支配的になる。ガリウムに加えて、アルミニウム及びインジウムまたはこれらの組み合わせのような他の材料を同様な方法で利用することもできる。
テンプレートを堆積した後、砒化ガリウムのような化合物半導体材料を堆積させることができる。砒素ソースシャッターは、ガリウムソースシャッターを開く前に開くことが好ましい。少量の他の元素も同時に堆積させて化合物半導体材料層の核形成を容易にすることが好ましい。例えば、アルミニウムを堆積させてＡｌＧａＡｓを形成することができる。上述のように、図４に示す層３８は単結晶材料を含み、この単結晶材料は、調整バッファ層２４を形成するために使用する材料のような単結晶酸化物材料を覆ってエピタキシャル成長させることができる。本発明の一の実施形態によれば、層３８は層２６を形成するために使用する材料とは異なる材料を含む。例えば、好適な実施形態では、層３８はＡｌＧａＡｓを含み、このＡｌＧａＡｓは核形成層として比較的遅い成長速度で堆積させる。例えば、ＡｌＧａＡｓから成る層３８の成長速度は約０．１０〜０．５μｍ／ｈｒとすることができる。この場合、成長は、まずＡｓをテンプレート層３０上に堆積させ、次にアルミニウム及びガリウムを堆積させることにより行われる。核形成層の堆積は通常、約３００〜６００℃、好ましくは４００〜５００℃で行なわれる。本発明の一の例示としての実施形態によれば、核形成層は約１ｎｍ〜約５００ｎｍ、好適には５ｎｍ〜５０ｎｍの厚さである。この場合、アルミニウムソースシャッターはガリウムソースシャッターを開く前に開くことが好ましい。アルミニウムの量は０〜５０％の範囲（ＡｌＧａＡｓ層のアル
ミニウム含有量をパーセントで表わす）が好ましく、約１５〜２５％が最も好ましい。ＩｎＧａＡｓのような他の材料も同じような方法で使用することができる。一旦、化合物半導体材料の成長が始まると、化合物半導体材料の他の混合物を種々の用途において必要とされる種々の組成及び種々の厚さを有するように成長させることができる。例えば、ＧａＡｓの厚膜層をＡｌＧａＡｓ層の最上部の上に成長させて素子層を形成する前に半絶縁バッファ層を設けることができる。
化合物半導体材料の品質は、成長中の種々の時点でその場において１回以上のアニールを行なうことにより改善することができる。成長を中断し、そして基板を５００℃〜６５０℃、好適には約５５０℃〜６００℃の温度にまで加熱する。アニール時間は選択する温度に依存するが、約５５０℃の温度の場合には、時間の長さは約１５分が好ましい。アニールは化合物半導体材料の堆積中のどの時点でも行なうことができるが、５０ｎｍ〜５００ｎｍの厚さの化合物半導体材料が堆積した時点で行うのが好ましい。追加アニールも行なうことができるが、これを行なうかどうかは堆積する材料の合計の厚さによる。
一の実施形態によれば、単結晶材料層２６はＧａＡｓである。層２６は層２４の上に種々の速度で堆積させることができ、この速度は用途ごとに変化するが、好適な実施形態では、層２６の成長速度は約０．２〜１．０μｍ／ｈｒである。層２６を成長させる温度も変化するが、一の実施形態では、層２６は、約３００℃〜６００℃、好適には３５０℃〜５００℃の温度で成長させる。
次に図１０〜１３を参照すると、本発明の更に別の実施形態による素子構造の形成方法が断面図で示されている。本実施形態は、基板の形成が下地を反映する形で行われる方法を利用しており、この基板は、単結晶酸化物をシリコン上にエピタキシャル成長させ、続いて単結晶シリコンをこの酸化物を被覆するようにエピタキシャル成長させることにより形成される。
単結晶酸化物層のような調整バッファ層７４をまず、シリコンのような基板層７２の上に、図１０に示すようにアモルファス境界層７８を挟んで成長させる。単結晶酸化物層７４は、図１，２及び４に示す層２４を参照しながら前に議論した材料の内のいずれかを含むことができ、同時にアモルファス境界層７８は図１，２及び４に示す層２８を参照しながら前に記載した材料の内のいずれかから成ることが好ましい。基板７２はシリコンであることが好ましいが、この基板もまた、図１〜４に示す基板２２を参照しながら前に記載した材料の内のいずれかを含むことができる。
次に図１１に示すように、シリコン層８１を、ＭＢＥ，ＣＶＤ，ＭＯＣＶＤ，ＭＥＥ，ＡＬＥ，ＰＶＤ，ＣＳＤ，ＰＬＤなどを用いて単結晶酸化物層７４を覆うようにして堆積させ、この場合のシリコン層は最大で数十ナノメートル、好ましくは約５ｎｍの厚さとする。単結晶酸化物層７４は約２〜１０ｎｍの厚さを有することが好ましい。
次に急速熱アニールを、アセチレンまたはメタンのようなカーボンソース雰囲気で、例えば約８００℃〜１０００℃の範囲内の温度で行なってキャップ層８２及びアモルファスシリケート層８６を形成する。他の適切なカーボンソースも使用することができるが、この使用は、急速熱アニール工程が単結晶酸化物層７４をアモルファス化し、そしてこの単結晶層をアモルファスシリケート層８６に変換し、さらに最上層のシリコン層８１を炭化して、本例では図１２に示すようにシリコンカーバイド（ＳｉＣ）層であるキャップ層８２を形成するように作用する限りにおいて可能となるものである。アモルファス層８６の形成は図４に示す層３６の形成と同様であり、そしてアモルファス層の形成には図４に示す層３６を参照しながら記載した材料の内のいずれかを用いることができるが、好適な材料はシリコン層８１に使用するキャップ層８２に依存することになる。
最後に図１３に示すように、窒化ガリウム（ＧａＮ）のような化合物半導体層９６を、ＭＢＥ，ＣＶＤ，ＭＯＣＶＤ，ＭＥＥ，ＡＬＥ，ＰＶＤ，ＣＳＤまたはＰＬＤなどを用いてＳｉＣ表面を覆うようにして成長させて高品質化合物半導体材料を形成すると素子が完成する。特に、ＧａＮ、及びＧａＩｎＮ及びＡｌＧａＮのようなＧａＮ系を堆積させると、転位網がシリコン／アモルファス領域に閉じ込められる形で形成される。結果として得られる窒化物であって化合物半導体層を含む窒化物は、周期律表のＩＩＩ族，ＩＶ族及びＶ族の元素を含むことができ、欠陥が無い。
ＧａＮを今まではＳｉＣ基板の上に成長させたが、本発明の実施形態では下地を反映する形の基板を１回の工程によって形成することができ、この場合、この基板はＳｉＣの最上面を含み、アモルファス層をＳｉ表面上に有する。特に、本発明の本実施形態では、中間単結晶酸化物層を使用し、この酸化物層をアモルファス化して、層間の歪みを吸収するシリケート層を形成する。さらに、ＳｉＣ基板の今までの使われ方とは異なり、本発明の本実施形態は、先行技術によるＳｉＣ基板の場合には５０ｍｍ径よりも普通小さかったウェハサイズの制限を受けない。
ＩＩＩ−Ｖ族窒化物を含む半導体化合物を含む窒化物及びシリコン素子を一体化したモノリシック構造を高温及び高電力ＲＦ用途、及びオプトエレクトロニクスに使用することができる。ＧａＮ系は特に、光産業において青／緑及びＵＶ光源及び検出器に使用される。高輝度発光ダイオード（ＬＥＤ）及びレーザもＧａＮ系内に形成することができる。
明らかなことであるが、化合物半導体部分及びＩＶ族半導体部分を有する構造について特に記載しているこれらの実施形態は、本発明の実施形態を例示するためであって、本発明を制限するためのものではない。本発明には多くの他の組合せ及び他の実施形態がある。例えば、本発明は、金属層及び非金属層のような他の層を含む半導体構造、半導体素子、及び半導体集積回路を構成する材料層を形成する構造及び方法を含む。特に、本発明は下地を反映する基板を形成する構造及び方法を含み、この基板は半導体構造、半導体素子及び半導体集積回路、及びこれらの構造、素子及び集積回路を形成するのに適する材料層の形成に使用される。本発明の実施形態を使用することにより、半導体材料及び化合物半導体材料を含む単結晶層を含む素子だけでなく、これらの素子を形成するために使用される他の材料層を、有効に作用する、または容易に、そして／または安価に半導体材料または化合物半導体材料内に形成される他の構成要素と共に集積化することが一層容易になる。これによって、素子を縮小し、製造コストを低くし、そして歩留まり及び信頼性を上げることができる。
本発明の一の実施形態によれば、単結晶半導体ウェハまたは単結晶化合物半導体ウェハは、ウェハを覆うように単結晶材料層を形成する際に使用することができる。このように、ウェハは基本的に、半導体電気素子をウェハを被覆する単結晶層内に形成する間に使用することのできる「処理」ウェハである。従って電気素子は、ウェハを覆う少なくとも約２００ミリメートル径、可能ならば少なくとも約３００ミリメートル径の半導体材料内に形成することができる。
このタイプの基板を使用することにより、比較的安価な「処理」ウェハは単結晶化合物半導体材料または他の単結晶材料から形成されるウェハの脆弱性を解決することができるが、これは、比較的耐久性があって容易な形で形成することのできる土台基板を覆って材料を形成することにより可能になる。従って、集積回路は次のような形で形成することができる。すなわち、基板自体が異なる単結晶半導体材料を含んでいる場合であっても、全ての電気素子及び特に能動電子素子を単結晶材料層内に形成することができる、または単結晶材料層を使用して形成することができる。化合物半導体素子、及びシリコン以外の単
結晶材料を用いる他の素子の製造コストは必ず小さくなる、というのは、大きな基板は、比較的小さく、かつ脆い基板（例えば、従来の化合物半導体ウェハ）に比べて経済的に見合う形で、かつ容易に処理することができるからである。
図１４は、本発明の別の実施形態による素子構造５０を模式的に断面図で示している。素子構造５０は単結晶半導体基板５２、好適には単結晶シリコンウェハを含む。幾つかの用途においては、基板５２はエピタキシャルシリコン層５１を含むこともできる。単結晶半導体基板５２は２つの領域５３及び５７を含む。一括して破線５６で示す電気半導体素子は、少なくとも一部が領域５３に形成される。電気素子５６は抵抗体、キャパシタ、ダイオードまたはトランジスタのような能動半導体素子、またはＣＭＯＳ集積回路のような集積回路とすることができる。例えば、電気半導体素子５６は、デジタル信号処理、またはシリコン集積回路を良好に適合させることにより実現する別の機能を実行するように構成したＣＭＯＳ集積回路とすることができる。領域５３の電気半導体素子は、半導体業界で公知の形で広く実施される従来の半導体処理によって形成することができる。酸化シリコン層などのような絶縁材料層５９が電気半導体素子５６を覆う。
絶縁材料５９、及び領域５３の半導体素子５６の処理中に形成された、または堆積させた他の全ての層は、領域５７の表面から取り除かれてむき出しのシリコン表面をその該当領域に晒す。前に説明したように、むき出しのシリコン表面は反応性が高く、そして自然シリコン酸化物層がむき出しの表面に急速に形成される。バリウム層またはバリウム−酸素から成る層を領域５７の表面上の自然酸化物層上に堆積させ、そして酸化表面と反応させて自然酸化膜を減らし、そして第１テンプレート層（図示せず）を形成する。一の実施形態によれば、単結晶酸化物層６５を、分子線エピタキシープロセスによってテンプレート層を被覆して形成する。バリウム、チタン及び酸素を含む反応物質はテンプレート層上で反応して単結晶チタン酸バリウム層を上に詳述した方法と同じ方法で形成する。適切な単結晶酸化物層が形成された後、ＭＢＥ成長装置チャンバーの酸素分圧を大きくして過剰圧力の酸素を供給し、そして酸素が成長中の単結晶酸化物層を通って拡散することができる。チタン酸バリウム層中を拡散する酸素は領域５７表面のシリコンと反応してシリコン酸化物アモルファス層６２を、シリコン基板５２と単結晶酸化物層６５との境界の第２領域５７上に形成する。層６５及び６２に、図４に関連して上に記載したアニールプロセスを実施して単一のアモルファス調整層を形成する。
本発明の一の実施形態によれば、単結晶酸化物層６５を堆積させる工程は、０．５〜１０単分子層のチタン、バリウム、バリウム−酸素、またはチタン−酸素とすることができる第２テンプレート層６４を堆積させることにより終了する。次に、単結晶化合物半導体材料層６６を、上に詳細に記載した方法と同様な方法で分子線エピタキシープロセスにより第２テンプレート層６４を被覆して堆積させる。層６６の堆積は、砒素層をテンプレート６４上に堆積させることから始まる。この初期工程に続いて、ガリウム及び砒素を堆積させて単結晶砒化ガリウム６６を形成する。別の方法として、上の例のバリウムをストロンチウムに置き換えることができる。
別の実施形態によれば、一括して破線６８で示す半導体素子が化合物半導体層６６に形成される。破線６８により一括して示す半導体素子は、化合物半導体層６６に形成される。半導体素子６８は、砒化ガリウム素子または他のＩＩＩ−Ｖ族化合物半導体材料素子の形成に従来から使用している処理工程によって形成することができる。半導体素子６８は、どのような能動素子または受動素子とすることもでき、好適には半導体レーザ、発光ダイオード、光検出器、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高周波ＭＥＳＦＥＴ、または化合物半導体材料の物理特性の利点を利用し、かつ生かした他の素子である。線７０で模式的に示す金属導電体を形成して素子６８及び素子５６を電気的に接続することにより、シリコン基板５２に形成される少なくとも一つの素子及び単結晶化合物半導体
材料層６６に形成される一の素子を含む集積素子が実現する。例示構造５０は、シリコン基板５２上に形成され、チタン酸バリウム（またはストロンチウム）層６５及び砒化ガリウム層６６を有する構造として記載されてきたが、同様な素子は、本開示の他の箇所に記載した他の基板、他の単結晶酸化物層及び他の化合物半導体層を使用して形成することができる。
明らかなことであるが、化合物半導体部分及びＩＶ族半導体部分を有する構造について特に記載しているこれらの実施形態は、本発明の実施形態を例示するためのものであり、本発明を制限するためのものではない。本発明に関しては多くの他の組合せ、及び他の実施形態が考えられる。例えば、本発明は、金属層または非金属層のような他の層を含む半導体構造、半導体素子、及び半導体集積回路を構成する材料層を形成する構造及び方法を含む。特に、本発明は下地を反映する基板を形成する構造及び方法を含み、この基板は半導体構造、半導体素子及び半導体集積回路、及びこれらの構造、素子及び集積回路を形成するのに適する材料層の形成に使用される。本発明の実施形態を使用することにより、半導体材料及び化合物半導体材料を含む単結晶層を含む素子だけでなく、これらの素子を形成するために使用される他の材料層を、有効に作用する、または容易に、そして／または安価に半導体材料または化合物半導体材料内に形成される他の素子と共に集積化することが一層容易になる。これによって、素子を縮小し、製造コストを低くし、そして歩留まり及び信頼性を上げることができる。
今までの明細書では、本発明について特定の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、本発明に種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない範囲において加え得ることを理解できるであろう。従って、本明細書及び図は制限的な意味ではなく例示として捉えられるべきであり、そして全てのこのような変形及び変更は本発明の技術範囲に含まれるべきものと考えられる。
効果、他の利点、及び問題解決法が特定の実施形態に関連する形で上に記載されてきた。しかしながら、効果、利点、問題解決法、及びこのような効果、利点、または問題解決法をもたらし、またはさらに顕著にさせるすべての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴、或いは要素であると考えられるべきではない。この明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他のすべてのこれらの変形は包括的な意味を指すものであり、例えば一連の要素を備える（ｃｏｍｐｒｉｓｅｓ）プロセス、方法、製品、または装置がこれらの要素のみを含む、ということではなく、明らかには挙げられていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
本発明の種々の実施形態による素子構造の模式的断面図。 本発明の種々の実施形態による素子構造の模式的断面図。 本発明の種々の実施形態による素子構造の模式的断面図。 本発明の種々の実施形態による素子構造の模式的断面図。 実現可能な最大膜厚と格子不整合との間の関係をグラフで示しており、この格子不整合は母体結晶と成長結晶被覆層との間のものである。 単結晶調整バッファ層を含む構造の高解像度透過型電子顕微鏡写真。 単結晶調整バッファ層を含む構造のｘ線回折スペクトル。 アモルファス酸化物層を含む構造の高解像度透過型電子顕微鏡写真。 アモルファス酸化物層を含む構造のｘ線回折スペクトル。 本発明の別の実施形態による素子構造を形成する様子の模式的断面図。 本発明の別の実施形態による素子構造を形成する様子の模式的断面図。 本発明の別の実施形態による素子構造を形成する様子の模式的断面図。 本発明の別の実施形態による素子構造を形成する様子の模式的断面図。 本発明の別の実施形態による素子構造を形成する様子の模式的断面図。

Claims (27)

  1. 単結晶酸化物層を単結晶基板の上に成長させる方法であって、
    一の表面を有する単結晶基板を反応チャンバー内に配置する工程と、
    前記基板の前記表面の上にある全ての酸化物を取り除く工程と、
    前記基板を第１温度にまで加熱する工程と、
    前記第１温度及び第１分圧を選択的に組み合わせて前記基板がほとんど酸素と反応しないように、酸素を前記反応チャンバーに導入して前記反応チャンバー内に酸素の前記第１分圧を設定する工程と、
    少なくとも一つの反応物質を前記反応チャンバーに導入し、および前記少なくとも一つの反応物質と酸素とを反応させて酸化物から成る第１層を形成する工程と、
    前記少なくとも一つの反応物質の前記反応チャンバーへの導入を中止する工程と、
    前記反応チャンバー内の酸素の前記分圧を、酸素の前記第１分圧よりも低い酸素の第２分圧にまで下げる工程と、
    前記基板を第１温度よりも高い第２温度にまで加熱する工程とを備え、前記第２温度は前記第１層の結晶品質が高くなるほどに十分に高く、かつ前記第２温度は前記基板が前記第１層と反応するほどには高くない、方法。
  2. 前記基板を第２温度にまで加熱する工程の後、前記基板の温度を前記第２温度よりも低い第３温度にまで下げる工程と、
    酸素を前記反応チャンバーに導入して、酸素の前記第２分圧以上の酸素の第３分圧を前記反応チャンバー内に設定する工程と、
    少なくとも一つの反応物質を再度前記反応チャンバーに導入し、そして前記少なくとも一つの反応物質と酸素とを反応させて酸化物から成る第２層を前記第１層を覆って形成する工程と、
    前記少なくとも一つの反応物質を再度前記反応チャンバーに導入する工程を中止する工程と、
    前記反応チャンバー内の酸素の前記分圧を、酸素の前記第３分圧以下の酸素の第４分圧にまで下げる工程と、
    前記基板を第３温度よりも高い第４温度にまで加熱する工程とをさらに備え、前記第４温度は前記第２層の結晶品質が高くなるほどに十分に高い、請求項１記載の方法。
  3. テンプレートを前記第２層を覆って形成する工程をさらに備える、請求項２記載の方法。
  4. 第３の単結晶層を前記第２層を覆って形成する工程をさらに備える、請求項３記載の方法。
  5. 第３の単結晶層を形成する工程は、半導体材料、化合物半導体材料、酸化物材料、金属材料または非金属材料から成る単結晶層を形成する工程を備える、請求項４記載の方法。
  6. ゲート電極材料から成る層を前記第２層を覆って形成する工程をさらに備える、請求項２記載の方法。
  7. 前記単結晶基板は単結晶シリコン基板である請求項１記載の方法。
  8. 前記基板を第２温度にまで加熱する工程の後、前記基板を酸素雰囲気中で加熱して前記単結晶シリコン基板と前記第１層との間に酸化シリコンから成るアモルファス層を形成する工程をさらに備える、請求項７記載の方法。
  9. 少なくとも一つの反応物質を導入する工程は、ペロブスカイト酸化物の構成元素を導入する工程を備える、請求項７記載の方法。
  10. 少なくとも一つの反応物質を導入する工程には、アルカリ土類金属及び遷移金属を前記反応チャンバーに導入する工程が含まれる、請求項７記載の方法。
  11. 少なくとも一つの反応物質を導入する工程は、ストロンチウム及びチタンを前記反応チャンバーに導入する工程を含む、請求項１０記載の方法。
  12. 全ての酸化物を取り除く工程には、アルカリ土類金属を前記全ての酸化物を覆うように堆積させ、および前記アルカリ土類金属を前記全ての酸化物と反応させて前記全ての酸化物を減少させる工程が含まれる、請求項１記載の方法。
  13. 反応させる工程の後に、追加のアルカリ土類金属を前記単結晶基板の表面上に堆積させる工程をさらに備える、請求項１２記載の方法。
  14. 前記基板を第２温度にまで加熱する工程の間、酸化物から成る前記第１層を反射高エネルギー電子回折を使用してモニターする工程をさらに備える、請求項１記載の方法。
  15. 前記基板を第１温度にまで加熱する工程には、前記基板を４００℃未満の温度にまで加熱する工程が含まれる、請求項１４記載の方法。
  16. 前記基板を第１温度にまで加熱する工程には、前記基板を約３００℃の温度にまで加熱する工程が含まれる、請求項１５記載の方法。
  17. 前記基板を第２温度にまで加熱する工程には、前記基板を５００℃〜７５０℃の温度にまで加熱する工程が含まれる、請求項１５記載の方法。
  18. 前記第１層は約１〜１５オングストロームの厚さを有する請求項１７記載の方法。
  19. 第２の単結晶層を前記第１層を覆って形成する工程をさらに備える、請求項１記載の方法。
  20. 第２の単結晶層を形成する工程には、半導体材料、化合物半導体材料、酸化物材料、金属材料及び非金属材料から成るグループから選択される材料から成る単結晶層を形成する工程が含まれる、請求項１９記載の方法。
  21. ゲート電極材料から成る層を前記第１層を覆って形成する工程をさらに備える、請求項１記載の方法。
  22. 半導体構造を形成する方法であって、
    一の表面を有する酸化可能な単結晶基板を反応チャンバー内に配置する工程と、
    前記基板の前記表面の上にある全ての酸化物を取り除く工程と、
    前記基板を第１温度にまで加熱する工程と、
    酸素を前記反応チャンバーに導入して前記反応チャンバー内に酸素分圧を設定する工程と、
    少なくとも一つの反応物質を前記反応チャンバーに導入する工程と、
    酸素と前記少なくとも一つの反応物質とを前記基板の前記表面で反応させて酸化物を前記表面の上に成長させる工程と、
    前記反応チャンバー内の前記酸素分圧を下げる工程と、
    金属反応物質を導入する工程を終了させる工程と、そして
    前記基板を第１温度よりも高い第２温度にまで加熱して前記酸化物の結晶品質を改善する工程と、を備え、
    前記第１温度は、前記少なくとも一つの反応物質の酸化が前記酸化可能な基板の酸化よりも熱力学的に起こり易い温度である、方法。
  23. 単結晶シリコン基板を設ける工程と、
    単結晶ペロブスカイト酸化物膜を前記単結晶シリコン基板を覆うように堆積させる堆積工程とを備える、半導体構造の製造方法において、
    前記堆積工程は、
    前記基板を反応装置チャンバー内に載置する工程と、
    前記基板の前記表面の上にある全ての酸化物を取り除く工程と、前記基板を約４００℃未満の温度にまで加熱する工程と、
    酸素及び複数の金属反応物質を前記反応装置チャンバーに導入して約１〜１５オングストローム厚さのペロブスカイト酸化物から成る第１層を前記基板の上に成長させる工程と、
    前記基板を約５００℃と約７５０℃との間の第２温度にまで加熱して前記ペロブスカイト酸化物の結晶品質を改善する工程と、を備える製造方法。
  24. 第２層を前記単結晶ペロブスカイト酸化物膜を覆うように形成する工程を追加して備える、請求項２３記載のプロセス。
  25. 第２層を形成する工程には、半導体材料、化合物半導体材料、酸化物材料、金属材料及び非金属材料から成るグループから選択される材料から成る単結晶層をエピタキシャル法により形成する工程が含まれる、請求項２４記載のプロセス。
  26. 単結晶の第２層をエピタキシャル法により形成する工程の前に、テンプレート層を前記単結晶ペロブスカイト酸化物膜の上に形成する工程をさらに備える、請求項２３記載のプロセス。
  27. テンプレート層を形成する工程には、濡れ層を含むテンプレート層を形成する工程が含まれる、請求項２６記載のプロセス。
JP2004502342A 2002-05-03 2003-04-24 半導体素子をその上に搭載する単結晶酸化物 Withdrawn JP2005524977A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/137,383 US6916717B2 (en) 2002-05-03 2002-05-03 Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
PCT/US2003/013008 WO2003094218A2 (en) 2002-05-03 2003-04-24 Method of growing monocrystalline oxide having a semiconductor device thereon

Publications (1)

Publication Number Publication Date
JP2005524977A true JP2005524977A (ja) 2005-08-18

Family

ID=29269077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502342A Withdrawn JP2005524977A (ja) 2002-05-03 2003-04-24 半導体素子をその上に搭載する単結晶酸化物

Country Status (6)

Country Link
US (1) US6916717B2 (ja)
JP (1) JP2005524977A (ja)
KR (1) KR20040108771A (ja)
CN (1) CN100359648C (ja)
AU (1) AU2003231131A1 (ja)
WO (1) WO2003094218A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060561A (ja) * 2006-08-04 2008-03-13 Nanoteco Corp 発光素子、及びその製造方法
JP2010518645A (ja) * 2007-02-14 2010-05-27 マイクロン テクノロジー， インク． 基板上に金属含有層を形成するための蒸着法
JP2010232379A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 半導体基板の製造方法
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2013518425A (ja) * 2010-01-27 2013-05-20 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 結晶シリコン基板の表面の下処理を含む光起電セルの製造方法
US10276738B2 (en) 2010-01-27 2019-04-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Photovoltaic cell, including a crystalline silicon oxide passivation thin film, and method for producing same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155795B2 (ja) * 2002-10-31 2008-09-24 住友電気工業株式会社 基材上に中間層を介して酸化物高温超電導体薄膜を形成する方法
JP3868407B2 (ja) * 2003-07-25 2007-01-17 ローム株式会社 化合物半導体層の形成方法
DE10352655A1 (de) * 2003-11-11 2005-06-30 Universität Augsburg Heteroepitaxieschicht und Verfahren zu ihrer Herstellung
JP4611127B2 (ja) * 2004-06-14 2011-01-12 パナソニック株式会社 電気機械信号選択素子
US20060011129A1 (en) * 2004-07-14 2006-01-19 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating a compound semiconductor epitaxial wafer
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
KR100741968B1 (ko) 2004-11-23 2007-07-23 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
KR100932821B1 (ko) * 2005-03-11 2009-12-21 아리조나 보드 오브 리전트스, 아리조나주의 아리조나 주립대 대행법인 게르마늄규소주석계 화합물, 주형 및 반도체 구조물
KR100780169B1 (ko) * 2005-07-26 2007-11-27 페-쳉 종 커패시터를 형성하기 위한 반도체 장벽(베리어) 결정립계 절연 구조체 및 그 제조 방법
CN101326646B (zh) * 2005-11-01 2011-03-16 麻省理工学院 单片集成的半导体材料和器件
US7639912B2 (en) * 2007-01-31 2009-12-29 Hewlett-Packard Development Company, L.P. Apparatus and method for subterranean distribution of optical signals
US20090045437A1 (en) * 2007-08-15 2009-02-19 Northrop Grumman Space & Mission Systems Corp. Method and apparatus for forming a semi-insulating transition interface
US8071411B2 (en) * 2007-12-21 2011-12-06 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature ceramic microelectromechanical structures
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
CN102779838A (zh) * 2011-05-13 2012-11-14 中国科学院微电子研究所 一种硅基张应变衬底结构及其制备方法
GB2565054A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Heterostructure semiconductor device and manufacturing method
WO2020069312A1 (en) * 2018-09-28 2020-04-02 The Penn State Research Foundation Method of growing crystalline layers on amorphous substrates using two-dimensional and atomic layer seeds
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자
CA3159365A1 (en) 2019-10-29 2021-05-06 Psiquantum, Corp. Method and system for formation of stabilized tetragonal barium titanate
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Family Cites Families (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617951A (en) 1968-11-21 1971-11-02 Western Microwave Lab Inc Broadband circulator or isolator of the strip line or microstrip type
US3670213A (en) 1969-05-24 1972-06-13 Tokyo Shibaura Electric Co Semiconductor photosensitive device with a rare earth oxide compound forming a rectifying junction
US4404265A (en) 1969-10-01 1983-09-13 Rockwell International Corporation Epitaxial composite and method of making
US3766370A (en) 1971-05-14 1973-10-16 Hewlett Packard Co Elementary floating point cordic function processor and shifter
US3802967A (en) 1971-08-27 1974-04-09 Rca Corp Iii-v compound on insulating substrate and its preparation and use
US3914137A (en) 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
US3758199A (en) 1971-11-22 1973-09-11 Sperry Rand Corp Piezoelectrically actuated light deflector
US3818451A (en) 1972-03-15 1974-06-18 Motorola Inc Light-emitting and light-receiving logic array
US4006989A (en) 1972-10-02 1977-02-08 Raytheon Company Laser gyroscope
US3935031A (en) 1973-05-07 1976-01-27 New England Institute, Inc. Photovoltaic cell with enhanced power output
US4084130A (en) 1974-01-18 1978-04-11 Texas Instruments Incorporated Laser for integrated optical circuits
US4120588A (en) 1976-07-12 1978-10-17 Erik Chaum Multiple path configuration for a laser interferometer
NL7710164A (nl) 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4174422A (en) 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4284329A (en) 1978-01-03 1981-08-18 Raytheon Company Laser gyroscope system
US4146297A (en) 1978-01-16 1979-03-27 Bell Telephone Laboratories, Incorporated Tunable optical waveguide directional coupler filter
US4174504A (en) 1978-01-25 1979-11-13 United Technologies Corporation Apparatus and method for cavity dumping a Q-switched laser
US4242595A (en) 1978-07-27 1980-12-30 University Of Southern California Tunnel diode load for ultra-fast low power switching circuits
US4297656A (en) 1979-03-23 1981-10-27 Harris Corporation Plural frequency oscillator employing multiple fiber-optic delay line
FR2453423A1 (fr) 1979-04-04 1980-10-31 Quantel Sa Element optique epais a courbure variable
JPS5696834A (en) 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
US4424589A (en) 1980-04-11 1984-01-03 Coulter Systems Corporation Flat bed scanner system and method
US4452720A (en) 1980-06-04 1984-06-05 Teijin Limited Fluorescent composition having the ability to change wavelengths of light, shaped article of said composition as a light wavelength converting element and device for converting optical energy to electrical energy using said element
US4289920A (en) 1980-06-23 1981-09-15 International Business Machines Corporation Multiple bandgap solar cell on transparent substrate
DE3168688D1 (en) 1980-11-06 1985-03-14 Toshiba Kk Method for manufacturing a semiconductor device
US4442590A (en) 1980-11-17 1984-04-17 Ball Corporation Monolithic microwave integrated circuit with integral array antenna
US4392297A (en) 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
GB2096785B (en) 1981-04-09 1984-10-10 Standard Telephones Cables Ltd Integrated optic device
JPS57177583A (en) 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
JPS57176785A (en) 1981-04-22 1982-10-30 Hitachi Ltd Semiconductor laser device
GB2115996B (en) 1981-11-02 1985-03-20 Kramer Kane N Portable data processing and storage system
US4439014A (en) 1981-11-13 1984-03-27 Mcdonnell Douglas Corporation Low voltage electro-optic modulator
US4626878A (en) 1981-12-11 1986-12-02 Sanyo Electric Co., Ltd. Semiconductor optical logical device
US4525871A (en) 1982-02-03 1985-06-25 Massachusetts Institute Of Technology High speed optoelectronic mixer
US4482422A (en) 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JPS58158944A (ja) 1982-03-16 1983-09-21 Futaba Corp 半導体装置
US4484332A (en) 1982-06-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Air Force Multiple double heterojunction buried laser device
US4482906A (en) 1982-06-30 1984-11-13 International Business Machines Corporation Gallium aluminum arsenide integrated circuit structure using germanium
US4594000A (en) 1983-04-04 1986-06-10 Ball Corporation Method and apparatus for optically measuring distance and velocity
US4756007A (en) 1984-03-08 1988-07-05 Codex Corporation Adaptive communication rate modem
US4629821A (en) 1984-08-16 1986-12-16 Polaroid Corporation Photovoltaic cell
JPH069334B2 (ja) 1984-09-03 1994-02-02 株式会社東芝 光・電気集積化素子
US4773063A (en) 1984-11-13 1988-09-20 University Of Delaware Optical wavelength division multiplexing/demultiplexing system
US4661176A (en) 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
US4748485A (en) 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPS61255074A (ja) 1985-05-08 1986-11-12 Mitsubishi Electric Corp 光電変換半導体装置
US4846926A (en) 1985-08-26 1989-07-11 Ford Aerospace & Communications Corporation HcCdTe epitaxially grown on crystalline support
DE3676019D1 (de) 1985-09-03 1991-01-17 Daido Steel Co Ltd Epitaktische gallium-arsenid-halbleiterscheibe und verfahren zu ihrer herstellung.
JPS6263828A (ja) 1985-09-06 1987-03-20 Yokogawa Electric Corp 振動式トランスジューサ
US4695120A (en) 1985-09-26 1987-09-22 The United States Of America As Represented By The Secretary Of The Army Optic-coupled integrated circuits
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US4872046A (en) 1986-01-24 1989-10-03 University Of Illinois Heterojunction semiconductor device with <001> tilt
FR2595509B1 (fr) 1986-03-07 1988-05-13 Thomson Csf Composant en materiau semiconducteur epitaxie sur un substrat a parametre de maille different et application a divers composants en semiconducteurs
US4804866A (en) 1986-03-24 1989-02-14 Matsushita Electric Works, Ltd. Solid state relay
US4777613A (en) 1986-04-01 1988-10-11 Motorola Inc. Floating point numeric data processor
US4901133A (en) 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4891091A (en) 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
US4866489A (en) 1986-07-22 1989-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US4888202A (en) 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
JP2516604B2 (ja) 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
US4723321A (en) 1986-11-07 1988-02-02 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques for cross-polarization cancellation in a space diversity radio system
JPH07120835B2 (ja) 1986-12-26 1995-12-20 松下電器産業株式会社 光集積回路
US4772929A (en) 1987-01-09 1988-09-20 Sprague Electric Company Hall sensor with integrated pole pieces
US4876208A (en) 1987-01-30 1989-10-24 Yellowstone Diagnostics Corporation Diffraction immunoassay apparatus and method
US4868376A (en) 1987-05-15 1989-09-19 Smartcard International Inc. Intelligent portable interactive personal data system
US4815084A (en) 1987-05-20 1989-03-21 Spectra Diode Laboratories, Inc. Semiconductor laser with integrated optical elements
US4801184A (en) 1987-06-15 1989-01-31 Eastman Kodak Company Integrated optical read/write head and apparatus incorporating same
JPS6414949A (en) 1987-07-08 1989-01-19 Nec Corp Semiconductor device and manufacture of the same
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
GB8718552D0 (en) 1987-08-05 1987-09-09 British Railways Board Track to train communications systems
FI81926C (fi) 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
JPH0695554B2 (ja) 1987-10-12 1994-11-24 工業技術院長 単結晶マグネシアスピネル膜の形成方法
US4885376A (en) 1987-10-13 1989-12-05 Iowa State University Research Foundation, Inc. New types of organometallic reagents and catalysts for asymmetric synthesis
US4802182A (en) 1987-11-05 1989-01-31 Xerox Corporation Monolithic two dimensional waveguide coupled cavity laser/modulator
US4981714A (en) 1987-12-14 1991-01-01 Sharp Kabushiki Kaisha Method of producing ferroelectric LiNb1-31 x Tax O3 0<x<1) thin film by activated evaporation
US5073981A (en) 1988-01-22 1991-12-17 At&T Bell Laboratories Optical communication by injection-locking to a signal which modulates an optical carrier
JPH01207920A (ja) 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JP2691721B2 (ja) 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US4912087A (en) 1988-04-15 1990-03-27 Ford Motor Company Rapid thermal annealing of superconducting oxide precursor films on Si and SiO2 substrates
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5063166A (en) 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
US4910164A (en) 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth
US4889402A (en) 1988-08-31 1989-12-26 American Telephone And Telegraph Company, At&T Bell Laboratories Electro-optic polarization modulation in multi-electrode waveguides
US4963949A (en) 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US4952420A (en) 1988-10-12 1990-08-28 Advanced Dielectric Technologies, Inc. Vapor deposition patterning method
US5063081A (en) 1988-11-14 1991-11-05 I-Stat Corporation Method of manufacturing a plurality of uniform microfabricated sensing devices having an immobilized ligand receptor
US5087829A (en) * 1988-12-07 1992-02-11 Hitachi, Ltd. High speed clock distribution system
US4965649A (en) 1988-12-23 1990-10-23 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US5028563A (en) 1989-02-24 1991-07-02 Laser Photonics, Inc. Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays
US4999842A (en) 1989-03-01 1991-03-12 At&T Bell Laboratories Quantum well vertical cavity laser
US4990974A (en) 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
US5237233A (en) * 1989-03-03 1993-08-17 E. F. Johnson Company Optoelectronic active circuit element
US5057694A (en) 1989-03-15 1991-10-15 Matsushita Electric Works, Ltd. Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode
US4934777A (en) 1989-03-21 1990-06-19 Pco, Inc. Cascaded recirculating transmission line without bending loss limitations
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5067809A (en) 1989-06-09 1991-11-26 Oki Electric Industry Co., Ltd. Opto-semiconductor device and method of fabrication of the same
DE3923709A1 (de) * 1989-07-18 1991-01-31 Standard Elektrik Lorenz Ag Optoelektronische anordnung
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5055445A (en) 1989-09-25 1991-10-08 Litton Systems, Inc. Method of forming oxidic high Tc superconducting materials on substantially lattice matched monocrystalline substrates utilizing liquid phase epitaxy
US4959702A (en) 1989-10-05 1990-09-25 Motorola, Inc. Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
GB8922681D0 (en) * 1989-10-09 1989-11-22 Secr Defence Oscillator
US5051790A (en) 1989-12-22 1991-09-24 David Sarnoff Research Center, Inc. Optoelectronic interconnections for integrated circuits
US6362017B1 (en) * 1990-02-28 2002-03-26 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
US5018816A (en) 1990-06-11 1991-05-28 Amp Incorporated Optical delay switch and variable delay system
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5608046A (en) * 1990-07-27 1997-03-04 Isis Pharmaceuticals, Inc. Conjugated 4'-desmethyl nucleoside analog compounds
GB2250751B (en) * 1990-08-24 1995-04-12 Kawasaki Heavy Ind Ltd Process for the production of dielectric thin films
DE4027024A1 (de) * 1990-08-27 1992-03-05 Standard Elektrik Lorenz Ag Faserkreisel
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
FR2670050B1 (fr) * 1990-11-09 1997-03-14 Thomson Csf Detecteur optoelectronique a semiconducteurs.
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
US5312765A (en) * 1991-06-28 1994-05-17 Hughes Aircraft Company Method of fabricating three dimensional gallium arsenide microelectronic device
EP0584410A1 (en) * 1991-07-05 1994-03-02 Conductus, Inc. Superconducting electronic structures and methods of preparing same
US5306649A (en) * 1991-07-26 1994-04-26 Avantek, Inc. Method for producing a fully walled emitter-base structure in a bipolar transistor
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
DE59108800D1 (de) * 1991-12-21 1997-08-28 Itt Ind Gmbh Deutsche Offsetkompensierter Hallsensor
WO1993022140A1 (en) * 1992-04-23 1993-11-11 Seiko Epson Corporation Liquid jet head and production thereof
JPH0667046A (ja) * 1992-08-21 1994-03-11 Sharp Corp 光集積回路
US6048751A (en) * 1993-06-25 2000-04-11 Lucent Technologies Inc. Process for manufacture of composite semiconductor devices
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5394489A (en) * 1993-07-27 1995-02-28 At&T Corp. Wavelength division multiplexed optical communication transmitters
JPH0766366A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体積層構造体およびそれを用いた半導体装置
JP3395318B2 (ja) * 1994-01-07 2003-04-14 住友化学工業株式会社 ３−５族化合物半導体結晶の成長方法
US5623552A (en) * 1994-01-21 1997-04-22 Cardguard International, Inc. Self-authenticating identification card with fingerprint identification
US5481102A (en) * 1994-03-31 1996-01-02 Hazelrigg, Jr.; George A. Micromechanical/microelectromechanical identification devices and methods of fabrication and encoding thereof
JP3771287B2 (ja) * 1994-04-15 2006-04-26 富士写真フイルム株式会社 導波路型電気光学素子
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US5873977A (en) * 1994-09-02 1999-02-23 Sharp Kabushiki Kaisha Dry etching of layer structure oxides
US5677551A (en) * 1994-11-15 1997-10-14 Fujitsu Limited Semiconductor optical device and an optical processing system that uses such a semiconductor optical system
US5610744A (en) * 1995-02-16 1997-03-11 Board Of Trustees Of The University Of Illinois Optical communications and interconnection networks having opto-electronic switches and direct optical routers
WO1996029725A1 (en) * 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
US5753300A (en) * 1995-06-19 1998-05-19 Northwestern University Oriented niobate ferroelectric thin films for electrical and optical devices and method of making such films
KR100193219B1 (ko) * 1995-07-06 1999-06-15 박원훈 수동형 편광변환기
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
JP3137880B2 (ja) * 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6022963A (en) * 1995-12-15 2000-02-08 Affymetrix, Inc. Synthesis of oligonucleotide arrays using photocleavable protecting groups
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US5729566A (en) * 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US5838851A (en) * 1996-06-24 1998-11-17 Trw Inc. Optical-loop signal processing using reflection mechanisms
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
US6367699B2 (en) * 1996-07-11 2002-04-09 Intermec Ip Corp. Method and apparatus for utilizing specular light to image low contrast symbols
US5734672A (en) * 1996-08-06 1998-03-31 Cutting Edge Optronics, Inc. Smart laser diode array assembly and operating method using same
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
EP1199173B1 (en) * 1996-10-29 2009-04-29 Panasonic Corporation Ink jet recording apparatus and its manufacturing method
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5864543A (en) * 1997-02-24 1999-01-26 At&T Wireless Services, Inc. Transmit/receive compensation in a time division duplex system
US6022671A (en) * 1997-03-11 2000-02-08 Lightwave Microsystems Corporation Method of making optical interconnects with hybrid construction
US6211096B1 (en) * 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6181920B1 (en) * 1997-10-20 2001-01-30 Ericsson Inc. Transmitter that selectively polarizes a radio wave
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
US6197503B1 (en) * 1997-11-26 2001-03-06 Ut-Battelle, Llc Integrated circuit biochip microsystem containing lens
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics
US6051874A (en) * 1998-04-01 2000-04-18 Citizen Watch Co., Ltd. Diode formed in a surface silicon layer on an SOI substrate
EP0961371B1 (en) * 1998-05-25 2001-09-12 Alcatel Optoelectronic module containing at least one optoelectronic component and temperature stabilising method
FI108583B (fi) * 1998-06-02 2002-02-15 Nokia Corp Resonaattorirakenteita
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
US6338756B2 (en) * 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
EP1173893A4 (en) * 1999-01-15 2007-08-01 Univ California POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS
JP2000278085A (ja) * 1999-03-24 2000-10-06 Yamaha Corp 弾性表面波素子
US6372813B1 (en) * 1999-06-25 2002-04-16 Motorola Methods and compositions for attachment of biomolecules to solid supports, hydrogels, and hydrogel arrays
US6319730B1 (en) * 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
US6340788B1 (en) * 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6479173B1 (en) * 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6362558B1 (en) * 1999-12-24 2002-03-26 Kansai Research Institute Piezoelectric element, process for producing the same and ink jet recording head
US6404027B1 (en) * 2000-02-07 2002-06-11 Agere Systems Guardian Corp. High dielectric constant gate oxides for silicon-based devices
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US20020008234A1 (en) * 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
JP2002023123A (ja) * 2000-07-11 2002-01-23 Fujitsu Ltd 非主要光を導波する光導波路を備える光回路
CN1140914C (zh) * 2000-07-14 2004-03-03 摩托罗拉公司 与硅具有结晶碱土金属氧化物界面的半导体结构制造方法
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
CN1217036C (zh) * 2000-07-21 2005-08-31 飞思卡尔半导体公司 在硅衬底上制备结晶碱土金属氧化物的方法
US6590236B1 (en) * 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
AU2001276989A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Thin-film metallic oxide structure and process for fabricating same
US6432546B1 (en) * 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6524651B2 (en) * 2001-01-26 2003-02-25 Battelle Memorial Institute Oxidized film structure and method of making epitaxial metal oxide structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060561A (ja) * 2006-08-04 2008-03-13 Nanoteco Corp 発光素子、及びその製造方法
JP2010518645A (ja) * 2007-02-14 2010-05-27 マイクロン テクノロジー， インク． 基板上に金属含有層を形成するための蒸着法
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2015008293A (ja) * 2007-09-18 2015-01-15 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2017028318A (ja) * 2007-09-18 2017-02-02 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2010232379A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 半導体基板の製造方法
JP2013518425A (ja) * 2010-01-27 2013-05-20 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 結晶シリコン基板の表面の下処理を含む光起電セルの製造方法
US8877539B2 (en) 2010-01-27 2014-11-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a photovoltaic cell including the preparation of the surface of a crystalline silicon substrate
US10276738B2 (en) 2010-01-27 2019-04-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Photovoltaic cell, including a crystalline silicon oxide passivation thin film, and method for producing same

Also Published As

Publication number Publication date
WO2003094218A3 (en) 2004-01-22
US20030207589A1 (en) 2003-11-06
WO2003094218A2 (en) 2003-11-13
AU2003231131A8 (en) 2003-11-17
CN100359648C (zh) 2008-01-02
US6916717B2 (en) 2005-07-12
CN1650407A (zh) 2005-08-03
AU2003231131A1 (en) 2003-11-17
KR20040108771A (ko) 2004-12-24

Similar Documents

Publication Publication Date Title
JP2005524977A (ja) 半導体素子をその上に搭載する単結晶酸化物
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6583034B2 (en) Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6559471B2 (en) Quantum well infrared photodetector and method for fabricating same
US6638872B1 (en) Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
US6693298B2 (en) Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
WO2003012826A2 (en) Monitoring and controlling perovskite oxide film growth
JP2004505444A (ja) 薄膜金属酸化物構造体およびその製造方法
US6589856B2 (en) Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
JP2004515074A (ja) コンプライアント基板を有する半導体構造物
US20020003239A1 (en) Semiconductor structure and device including a carbon film and method of forming the same
US6890816B2 (en) Compound semiconductor structure including an epitaxial perovskite layer and method for fabricating semiconductor structures and devices
US20030020114A1 (en) Metal-insulator-transition field-effect transistor utilizing a compliant substrate and method for fabricating same
US20040079285A1 (en) Automation of oxide material growth in molecular beam epitaxy systems
US20020000584A1 (en) Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
US20030082833A1 (en) Method for fabricating semiconductor structures utilizing the formation of a compliant substrate
US20020153524A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20030019423A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant gallium nitride substrate
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20030012965A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US20030015725A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate and ion beam assisted deposition for materials used to form the same
US20030020068A1 (en) Structure and method for integrating compound semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US20020195057A1 (en) Apparatus for fabricating semiconductor structures and method of forming the same
US20040164315A1 (en) Structure and device including a tunneling piezoelectric switch and method of forming same
US20030008527A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate and laser radiation for materials used to form the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704