JP2005513597A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005513597A5 JP2005513597A5 JP2003551712A JP2003551712A JP2005513597A5 JP 2005513597 A5 JP2005513597 A5 JP 2005513597A5 JP 2003551712 A JP2003551712 A JP 2003551712A JP 2003551712 A JP2003551712 A JP 2003551712A JP 2005513597 A5 JP2005513597 A5 JP 2005513597A5
- Authority
- JP
- Japan
- Prior art keywords
- edit
- editing
- request
- main design
- pcb main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000875 corresponding Effects 0.000 claims 6
- 230000001681 protective Effects 0.000 claims 6
- 230000001360 synchronised Effects 0.000 claims 1
Claims (65)
- 編集段階にて第1及び第2ユーザ各自が印刷回路基板(PCB)主設計内容部分を編集し、同一のPCB主設計内容部分に関して、前記編集段階にて第1及び第2ユーザ以外の者によりなされた編集を閲覧しながら、PCB主設計内容を編集する方法であって:
クライアントの各々にてグラフィックス表示をするためにPCB主設計内容部分を第1及び第2クライアント各々における第1及び第2ユーザに送信する段階であって、前記グラフィックス表示が、PCB主設計内容部分に対応するPCBアートワークを表現するものを包含するところのステップ;
編集段階にて、第1クライアントから第1編集要求を、第2クライアントから第2編集要求を受信するステップ;
第1編集要求が第2編集要求とコンフリクトするか否かを判別するステップ;
各編集要求をPCB主設計内容に適用することで、第1及び第2編集要求を受け入れるステップ;
第1及び第2クライアントに同期データを送信するステップであって、前記同期データは、編集段階にて第1及び第2の編集を反映するために第1及び第2クライアントにおけるグラフィックス表示の更新を可能にするところのステップ;
編集段階にて第1及び第2クライアントから第3及び第4編集要求をそれぞれ受信するステップ;
第3編集要求が第4編集要求とコンフリクトするか否かを判別するステップ;
第3及び第4要求がコンフリクトすることを判別した場合に、第1及び第2クライアントに以後同期データを送信し、該同期データが、反映するための編集段階にて第1及び第2クライアントにおけるグラフィックス表示の更新を可能にするステップ;
PCB主設計内容部分に第3編集要求を適用することで、第3編集要求を受け入れるステップ;及び
第4編集要求を拒否するステップ;
より成ることを特徴とする方法。 - 編集要求の少なくとも1つが、オブジェクト及び命令の選択に応答して自動的に生成され、
前記オブジェクトが、経路、素子、トレース、穴、テキスト、及び図形オブジェクトであり、及び
前記命令が、左移動、右移動、消去及び付加の少なくとも1つである
ことを特徴とする請求項1記載の方法。 - 更に:
第1及び第2編集要求をキュー内に入れるステップ;及び
第1及び第2編集要求に先入れ先出し(FIFO)形式でアクセスするステップ;
より成ることを特徴とする請求項1記載の方法。 - PCB主設計内容部分が、PCB設計全体を形成することを特徴とする請求項1記載の方法。
- 第1及び第2編集要求がコンフリクトするか否かを判別するステップが:
第1及び第2編集要求の双方を受け入れることが、間隔規則に違反することとなるか否かを判定するステップ;
第1及び第2編集要求の双方を受け入れることが、幾何学的規則に違反することとなるか否かを判定するステップ;及び
第1及び第2編集要求の双方を受け入れることが、接続規則に違反することとなるか否かを判定するステップ;
の少なくとも1つより成ることを特徴とする請求項1記載の方法。 - 更に:
第1クライアントから受信した更なる編集要求が、第2クラアイントから受信した更なる編集要求とコンフリクトするか否かを判定するステップ;
付加的な編集要求がコンフリクトすることを判定した場合に、コンフリクトが解決され得るか否かを判定するステップ;及び
コンフリクトが解決され得ることを判定した場合に、付加的な要求を受け入れるステップ;
より成ることを特徴とする請求項1記載の方法。 - 編集要求の1つは、第1又は第2ユーザが第1オブジェクトを選択し、移動させ、そして解放したことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第2オブジェクトを選択し、該第2オブジェクトを図形で表現された消去領域まで動かしたことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第3オブジェクトを選択し、該第3オブジェクトを表示されたアートワーク上に置き、該第3オブジェクトを解放したことに応答して自動的に生成される;
ことを特徴とする請求項1記載の方法。 - 同期データを送信する前記ステップが、第1及び第2クライアント各々における第1及び第2ユーザにPCB主設計内容部分を再送信するステップより成ることを特徴とする請求項1記載の方法。
- 同期データを送信する前記ステップが、PCB主設計内容に編集要求を適用するのと同時に同期データを送信するステップより成ることを特徴とする請求項1記載の方法。
- PCB主設計内容部分を送信する前記ステップが、第1及び第2クラアイントにおけるグラフィックス表示される共用される一部分と、第1及び第2クライアントにおけるグラフィックス表示される排他的な一部分とを送信するステップより成り;及び
第1及び第2クライアントから編集要求を受信するステップが、前記共用される一部分を編集するための要求を受信するステップより成り;更に:
排他的な一部分を編集するための第1ユーザによる要求を受信するステップ;
前記要求を排他的な一部分に適用することで、第1ユーザによる要求を受け入れるステップ;及び
排他的な一部分に対する編集を行なうための第2ユーザによる要求を拒否するステップ;
より成ることを特徴とする請求項1記載の方法。 - PCB主設計内容部分を送信するステップが、更に:
第1及び第2ユーザが共用される一部分を編集し得ることを示すように、第1及び第2クラアイントにおけるグラフィックスディスプレイに共用される部分を送信するステップ;
第1ユーザが排他的な一部分を編集し得ることを示すように、第1クライアントにおけるグラフィックスディスプレイに排他的な一部分を送信するステップ;及び
第2ユーザが排他的な一部分を編集し得ないことを示すように、第2クラアイントにおけるグラフィックスディスプレイに排他的な一部分を送信するステップ;
より成ることを特徴とする請求項10記載の方法。 - 更に:
第1ユーザからの命令に応答して、PCB主設計内容部分の一部分周囲に保護境界を設けるステップ;
前記一部分を編集するために第2ユーザによる要求を以後受信するステップ;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否するステップ;
より成ることを特徴とする請求項1記載の方法。 - 更に:
PCB主設計内容部分の一部分周囲に保護境界を設けるステップであって、前記一部分が第1クライアントの表示スクリーン上のカーソルを囲む領域に対応するところのステップ;
前記一部分に対する第2ユーザによる要求を以後受信するステップ;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否するステップ;
より成ることを特徴とする請求項1記載の方法。 - 編集段階にて第1及び第2ユーザ各自が印刷回路基板(PCB)主設計内容部分を編集し、同一のPCB主設計内容部分に関して、前記編集段階にて第1及び第2ユーザ以外の者によりなされた編集を閲覧しながら、PCB主設計内容を編集する要求を受信及び処理するサーバであって:
主設計内容を保持するデータベース;
第1及び第2クライアントに対する接続部;及び
プロセッサ;
より成り、前記プロセッサは:
クライアントの各々にてグラフィックス表示をするためにPCB主設計内容部分を第1及び第2クライアント各々における第1及び第2ユーザに送信し、前記グラフィックス表示が、PCB主設計内容部分に対応するPCBアートワークを表現するものを包含し;
編集段階にて、第1クライアントから第1編集要求を、第2クライアントから第2編集要求を受信し;
第1編集要求が第2編集要求とコンフリクトするか否かを判別し;
各編集要求をPCB主設計内容に適用することで、第1及び第2編集要求を受け入れ;
第1及び第2クライアントに同期データを送信し、前記同期データは、編集段階にて第1及び第2の編集を反映するために第1及び第2クライアントにおけるグラフィックス表示の更新を可能し;
編集段階にて第1及び第2クライアントから第3及び第4編集要求をそれぞれ受信し;
第3編集要求が第4編集要求とコンフリクトするか否かを判別し;
第3及び第4要求がコンフリクトすることを判別した場合に、第1及び第2クライアントに以後同期データを送信し、該同期データが、反映するための編集段階にて第1及び第2クライアントにおけるグラフィックス表示の更新を可能にし;
PCB主設計内容部分に第3編集要求を適用することで、第3編集要求を受け入れ;及び
第4編集要求を拒否する;
ように形成されることを特徴とするサーバ。 - 編集要求の少なくとも1つが、オブジェクト及び命令の選択に応答して自動的に生成され、
前記オブジェクトが、経路、素子、トレース、穴、テキスト、及び図形オブジェクトであり、及び
前記命令が、左移動、右移動、消去及び付加の少なくとも1つである
ことを特徴とする請求項14記載のサーバ。 - 前記プロセッサが:
第1及び第2編集要求をキュー内に入れ;及び
第1及び第2編集要求に先入れ先出し(FIFO)形式でアクセスする;
ように形成されることを特徴とする請求項14記載のサーバ。 - PCB主設計内容部分が、PCB設計全体を形成することを特徴とする請求項14記載のサーバ。
- 第1及び第2編集要求の双方を受け入れることが、間隔規則に違反することとなるか否かを判定すること;
第1及び第2編集要求の双方を受け入れることが、幾何学的規則に違反することとなるか否かを判定すること;及び
第1及び第2編集要求の双方を受け入れることが、接続規則に違反することとなるか否かを判定すること;
の少なくとも1つにより、第1及び第2要求がコンフリクトするか否かを判別するように前記プロセッサが形成される成ることを特徴とする請求項14記載のサーバ。 - 第1クライアントから受信した更なる編集要求が、第2クラアイントから受信した更なる編集要求とコンフリクトするか否かを判定し;
付加的な編集要求がコンフリクトすることを判定した場合に、コンフリクトが解決され得るか否かを判定し;及び
コンフリクトが解決され得ることを判定した場合に、付加的な要求を受け入れる;
ように前記プロセッサが形成されることを特徴とする請求項14記載のサーバ。 - 編集要求の1つは、第1又は第2ユーザが第1オブジェクトを選択し、移動させ、そして解放したことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第2オブジェクトを選択し、該第2オブジェクトを図形で表現された消去領域まで動かしたことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第3オブジェクトを選択し、該第3オブジェクトを表示されたアートワーク上に置き、該第3オブジェクトを解放したことに応答して自動的に生成される;
ことを特徴とする請求項14記載のサーバ。 - 前記プロセッサが、第1及び第2クライアント各々における第1及び第2ユーザにPCB主設計内容部分を再送信することによって、同期データを送信するように形成されることを特徴とする請求項14記載のサーバ。
- 前記プロセッサが、PCB主設計内容に編集要求を適用するのと同時に同期データを送信することによって、同期データを送信するように形成されることを特徴とする請求項14記載のサーバ。
- 第1及び第2クラアイントにおけるグラフィックス表示される共用される一部分と、第1及び第2クライアントにおけるグラフィックス表示される排他的な一部分とを送信することによって、PCB主設計内容を送信し;
前記共用される一部分を編集するために第1及び第2クライアントによる要求を受け入れ;
前記排他的な一部分を編集するために第1ユーザによる要求を受け入れ;
排他的な一部分に対する編集を行なうための第2ユーザによる要求を拒否する;
ように前記プロセッサが形成されることを特徴とする請求項14記載のサーバ。 - 第1及び第2ユーザが共用される一部分を編集し得ることを示すように、第1及び第2クラアイントにおけるグラフィックスディスプレイに共用される部分を送信し;
第1ユーザが排他的な一部分を編集し得ることを示すように、第1クライアントにおけるグラフィックスディスプレイに排他的な一部分を送信し;及び
第2ユーザが排他的な一部分を編集し得ないことを示すように、第2クラアイントにおけるグラフィックスディスプレイに排他的な一部分を送信すること;
によってPCB主設計内容を送信するように前記プロセッサが形成されることを特徴とする請求項23記載のサーバ。 - 第1ユーザからの命令に応答して、PCB主設計内容部分の一部分周囲に保護境界を設け;
前記一部分を編集するために第2ユーザによる要求を以後受信し;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否する;
ように前記プロセッサが形成されることを特徴とする請求項14記載のサーバ。 - PCB主設計内容部分の一部分周囲に保護境界を設け、前記一部分が第1クライアントの表示スクリーン上のカーソルを囲む領域に対応し;
前記一部分に対する第2ユーザによる要求を以後受信し;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否する;
ように前記プロセッサが形成されることを特徴とする請求項14記載のサーバ。 - 一連の命令を表現するデータを格納する機械読み取り可能な媒体であって、前記一連の命令はプロセッサにより実行される場合に:
編集段階にて第1及び第2ユーザ各自が印刷回路基板(PCB)主設計内容部分を編集し、同一のPCB主設計内容部分に関して、前記編集段階にて第1及び第2ユーザ以外の者によりなされた編集を閲覧しながら、PCB主設計内容を送信するステップであって:
PCB主設計内容が、クライアントの各々にてグラフィックス表示をするために第1及び第2クライアント各々における第1及び第2ユーザに送信され、
前記グラフィックス表示が、PCB主設計内容部分に対応するPCBアートワークを表現するものを包含するところのステップ;
編集段階にて、第1クライアントから第1編集要求を、第2クライアントから第2編集要求を受信するステップ;
第1編集要求が第2編集要求とコンフリクトするか否かを判別するステップ;
各編集要求をPCB主設計内容に適用することで、第1及び第2編集要求を受け入れるステップ;
第1及び第2クライアントに同期データを送信するステップであって、前記同期データは、編集段階にて第1及び第2の編集を反映するために第1及び第2クライアントにおけるグラフィックス表示の更新を可能にするところのステップ;
編集段階にて第1及び第2クライアントから第3及び第4編集要求をそれぞれ受信するステップ;
第3編集要求が第4編集要求とコンフリクトするか否かを判別するステップ;
第3及び第4編集要求がコンフリクトすることを判別した場合に、第1及び第2クライアントに以後同期データを送信し、該同期データが、反映するための編集段階にて第1及び第2クライアントにおけるグラフィックス表示の更新を可能にするステップ;
PCB主設計内容部分に第3編集要求を適用することで、第3編集要求を受け入れるステップ;及び
第4編集要求を拒否するステップ;
を実行させることを特徴とする機械読み取り可能な媒体。 - 編集要求の少なくとも1つが、オブジェクト及び命令の選択に応答して自動的に生成され、
前記オブジェクトが、経路、素子、トレース、穴、テキスト、及び図形オブジェクトであり、及び
前記命令が、左移動、右移動、消去及び付加の少なくとも1つである
ことを特徴とする請求項27記載の機械読み取り可能な媒体。 - 更に:
第1及び第2編集要求をキュー内に入れるステップ;及び
第1及び第2編集要求に先入れ先出し(FIFO)形式でアクセスするステップ;
を実行させる命令より成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - PCB主設計内容部分が、PCB設計全体を形成することを特徴とする請求項27記載の機械読み取り可能な媒体。
- 第1編集要求が第2編集要求とコンフリクトするか否かを判別するステップが:
第1及び第2編集要求の双方を受け入れることが、間隔規則に違反することとなるか否かを判定するステップ;
第1及び第2編集要求の双方を受け入れることが、幾何学的規則に違反することとなるか否かを判定するステップ;及び
第1及び第2編集要求の双方を受け入れることが、接続規則に違反することとなるか否かを判定するステップ;
の少なくとも1つより成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - 更に:
第1クライアントから受信した更なる編集要求が、第2クラアイントから受信した更なる編集要求とコンフリクトするか否かを判定するステップ;
付加的な編集要求がコンフリクトすることを判定した場合に、コンフリクトが解決され得るか否かを判定するステップ;及び
コンフリクトが解決され得ることを判定した場合に、付加的な要求を受け入れるステップ;
を実行させる命令より成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - 編集要求の1つは、第1又は第2ユーザが第1オブジェクトを選択し、移動させ、そして解放したことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第2オブジェクトを選択し、該第2オブジェクトを図形で表現された消去領域まで動かしたことに応答して自動的に生成され;
別の編集要求は、第1又は第2ユーザが第3オブジェクトを選択し、該第3オブジェクトを表示されたアートワーク上に置き、該第3オブジェクトを解放したことに応答して自動的に生成される;
ことを特徴とする請求項27記載の機械読み取り可能な媒体。 - 同期データを送信する前記ステップが、第1及び第2クライアント各々における第1及び第2ユーザにPCB主設計内容部分を再送信するステップより成ることを特徴とする請求項27記載の機械読み取り可能な媒体。
- 同期データを送信する前記ステップが、PCB主設計内容に編集要求を適用するのと同時に同期データを送信するステップより成ることを特徴とする請求項27記載の機械読み取り可能な媒体。
- PCB主設計内容部分を送信する前記ステップが、第1及び第2クラアイントにおけるグラフィックス表示される共用される一部分と、第1及び第2クライアントにおけるグラフィックス表示される排他的な一部分とを送信するステップより成り;及び
第1及び第2クライアントから編集要求を受信するステップが、前記共用される一部分を編集するための要求を受信するステップより成り;更に:
排他的な一部分を編集するための第1ユーザによる要求を受信するステップ;
前記要求を排他的な一部分に適用することで、第1ユーザによる要求を受け入れるステップ;及び
排他的な一部分に対する編集を行なうための第2ユーザによる要求を拒否するステップ;
を実行させる命令より成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - PCB主設計内容部分を送信するステップが、更に:
第1及び第2ユーザが共用される一部分を編集し得ることを示すように、第1及び第2クラアイントにおけるグラフィックスディスプレイに共用される部分を送信するステップ;
第1ユーザが排他的な一部分を編集し得ることを示すように、第1クライアントにおけるグラフィックスディスプレイに排他的な一部分を送信するステップ;及び
第2ユーザが排他的内一部分を編集し得ないことを示すように、第2クラアイントにおけるグラフィックスディスプレイに排他的な一部分を送信するステップ;
より成ることを特徴とする請求項36記載の機械読み取り可能な媒体。 - 更に:
第1ユーザからの命令に応答して、PCB主設計内容部分の一部分周囲に保護境界を設けるステップ;
前記一部分を編集するために第2ユーザによる要求を以後受信するステップ;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否するステップ;
を実行させる命令より成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - 更に:
PCB主設計内容部分の一部分周囲に保護境界を設けるステップであって、前記一部分が第1クライアントの表示スクリーン上のカーソルを囲む領域に対応するところのステップ;
前記一部分に対する第2ユーザによる要求を以後受信するステップ;及び
保護境界の配置に基づいて第2ユーザによる要求を拒否するステップ;
より成ることを特徴とする請求項27記載の機械読み取り可能な媒体。 - 印刷回路基板(PCB)主設計内容を編集する方法であって:
PCB主設計内容部分に対応するPCBアートワークを表現するものを含むように、第1及び第2クラアイントにて表示するために、前記各クライアントにおける図形表示用の第1及び第2クラアイントに送信されたPCB主設計内容部分を受信するステップ;
第1及び第2クラアイント各々における第1及び第2ユーザの各々が、同一のPCB主設計内容を編集し、編集段階にて第1及び第2ユーザ以外の者によりPCB主設計内容になされた編集内容を閲覧しながら、編集段階にて第1及び第2クライアントから第1及び第2編集要求をそれぞれ送信するステップ;
第1及び第2クライアントの各々にて同期データを受信するステップであって、前記同期データは、第1及び第2編集要求のPCB主設計内容部分への適用を反映するために、編集段階にて第1及び第2クラアイントにおける図形表示の更新を可能にするところのステップ;
編集段階にて第1及び第2クライアントから第3及び第4編集要求をそれぞれ送信するステップ;
第1及び第2クライアントの各々にて以後の同期データを受信するステップであって、前記以後の同期データは、第3及び第4編集要求の間のコンフリクトの判別に続いて反映するために、編集段階にて第1及び第2クラアイントにおける図形表示の更新を可能にするところのステップ
PCB主設計内容部分に第3編集要求を適用することで、第3編集要求を受け入れるステップ;及び
第4編集要求を拒否するステップ;
より成ることを特徴とする方法。 - ネットワークを介して接続される複数の装置により構成され、印刷回路基板(PCB)主設計を管理する管理機能が該複数の装置のうちの1つに設けられたシステムにおいて、
該複数の装置のうち少なくとも2つの装置において該PCB主設計を同時にグラフィカル表示するよう該PCB主設計を該管理機能により提供し;
該2つの装置のうちの第1の装置でなされた編集行為に関する情報を該管理機能に供給し;
該編集行為を反映した更新情報を該管理機能から提供することにより、該2つの装置のうちの第2の装置における該PCB主設計の該グラフィカル表示に該編集行為を反映させる
各段階を含むPCB主設計を編集する方法。 - 該編集行為の対象となるオブジェクトをロックして該2つの装置のうちの該第1の装置以外の装置が該オブジェクトを編集できないようにする段階を更に含む請求項41記載の方法。
- 該編集行為の対象となる該PCB主設計の一部分をロックして該2つの装置のうちの該第1の装置以外の装置が該PCB主設計の該一部分を編集できないようにする段階を更に含む請求項41記載の方法。
- 該編集行為に関する情報に応じて該PCB主設計のデータに該編集行為を適用する段階を更に含む請求項41記載の方法。
- 該情報を該管理機能に供給する段階における該情報の供給は自動的に実行される請求項41記載の方法。
- 該編集行為に関してDRC(デザインルールチェック)を実行する段階を更に含む請求項41記載の方法。
- ネットワークを介して接続される複数の装置に印刷回路基板(PCB)主設計を編集させるプログラムであって、
該PCB主設計を管理する管理機能を該複数の装置のうちの1つに設け;
該複数の装置のうち少なくとも2つの装置において該PCB主設計を同時にグラフィカル表示するよう該PCB主設計を該管理機能により提供し;
該2つの装置のうちの第1の装置でなされた編集行為に関する情報を該管理機能に供給し;
該編集行為を反映した更新情報を該管理機能から提供することにより、該2つの装置のうちの第2の装置における該PCB主設計の該グラフィカル表示に該編集行為を反映させる
各段階を含むプログラム。 - 該編集行為の対象となるオブジェクトをロックして該2つの装置のうちの該第1の装置以外の装置が該オブジェクトを編集できないようにする段階を更に含む請求項47記載のプログラム。
- 該編集行為の対象となる該PCB主設計の一部分をロックして該2つの装置のうちの該第1の装置以外の装置が該PCB主設計の該一部分を編集できないようにする段階を更に含む請求項47記載のプログラム。
- 該編集行為に関する情報に応じて該PCB主設計のデータに該編集行為を適用する段階を更に含む請求項47記載のプログラム。
- 該情報を該管理機能に供給する段階における該情報の供給は自動的に実行される請求項47記載のプログラム。
- 該編集行為に関してDRC(デザインルールチェック)を実行する段階を更に含む請求項47記載のプログラム。
- ネットワークを介して接続される複数の装置を含み、印刷回路基板(PCB)主設計を編集するシステムであって、
該複数の装置のうちの1つに設けられ、該複数の装置のうち少なくとも2つの装置において該PCB主設計を同時にグラフィカル表示するよう該PCB主設計を提供する管理ユニットと;
該2つの装置の各々に設けられ、自装置でなされた編集行為に関する情報を該管理ユニットに供給するクライアント機能ユニット
を含み、該管理ユニットは該2つの装置のうちの第1の装置でなされた該編集行為を反映した更新情報を提供することにより、該2つの装置のうちの第2の装置における該PCB主設計の該グラフィカル表示に該第1の装置でなされた該編集行為を反映させることを特徴とするシステム。 - 該管理ユニットは該編集行為の対象となるオブジェクトをロックして該オブジェクトが他の編集のためにアクセスされることを防ぐ請求項53記載のシステム。
- 該管理ユニットは該編集行為の対象となる該PCB主設計の一部分をロックして該PCB主設計の該一部分が他の編集のためにアクセスされることを防ぐ請求項53記載のシステム。
- 該管理ユニットは該編集行為に関する情報に応じて該PCB主設計のデータに該編集行為を適用する請求項53記載のシステム。
- 該クライアント機能ユニットは該編集行為に関する該情報の供給を自動プロセスとして実行する請求項53記載のシステム。
- 該管理ユニットは該編集行為のアンドゥーを可能にするアンドゥー機能を備えた請求項53記載のシステム。
- 複数のユーザによるネットワークに基づいた同時且つ並行的な編集作業により印刷回路基板(PCB)主設計を編集する装置であって、
少なくとも2つの端末において該PCB主設計をグラフィカル表示するよう該PCB主設計を提供し、該2つの端末のうちの第1の端末でなされた編集行為に関する情報を受け取り、該編集行為を反映した更新情報を提供することにより該2つの端末のうちの第2の端末における該PCB主設計の該グラフィカル表示に該編集行為を反映させるよう構成された管理ユニットを含む装置。 - 該管理ユニットは該編集行為の対象となるオブジェクトをロックして該2つの端末のうちの該第2の端末が該オブジェクトを編集できないようにする請求項59記載の装置。
- 該管理ユニットは該編集行為の対象となる該PCB主設計の一部分をロックして該2つの端末のうちの該第2の端末が該PCB主設計の該一部分を編集できないようにする請求項59記載の装置。
- 該管理ユニットは該編集行為に関する情報に応じて該PCB主設計のデータに該編集行為を適用する請求項59記載の装置。
- 該管理ユニットは該編集行為のアンドゥーを可能にするアンドゥー機能を備えた請求項53記載の装置。
- ネットワークを介して接続される複数の装置を含み、印刷回路基板(PCB)主設計を編集するシステムであって、
該PCB主設計に対して該複数の装置のうちの第1の装置でなされた編集行為を、該複数の装置のうちの第2の装置における該PCB主設計のグラフィカル表示に組み入れるように、該複数の装置のうちの該第1の装置と該複数の装置のうちの該第2の装置とが同期されることを特徴とするシステム。 - 該編集行為の対象となるオブジェクトは他の編集のためのアクセスから保護される請求項64記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34103701P | 2001-12-10 | 2001-12-10 | |
US60/341,037 | 2001-12-10 | ||
US10/269,614 | 2002-10-10 | ||
US10/269,614 US6708313B2 (en) | 2001-12-10 | 2002-10-10 | Parallel electronic design automation: shared simultaneous editing |
PCT/US2002/039394 WO2003050726A1 (en) | 2001-12-10 | 2002-12-10 | Parallel electronic design automation: shared simultaneous editing |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007247641A Division JP2008059597A (ja) | 2001-12-10 | 2007-09-25 | 並列的電子設計オートメーション:同時共有編集 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005513597A JP2005513597A (ja) | 2005-05-12 |
JP2005513597A5 true JP2005513597A5 (ja) | 2005-12-22 |
Family
ID=26953795
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003551712A Pending JP2005513597A (ja) | 2001-12-10 | 2002-12-10 | 並列的電子設計オートメーション:同時共有編集 |
JP2007247641A Pending JP2008059597A (ja) | 2001-12-10 | 2007-09-25 | 並列的電子設計オートメーション:同時共有編集 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007247641A Pending JP2008059597A (ja) | 2001-12-10 | 2007-09-25 | 並列的電子設計オートメーション:同時共有編集 |
Country Status (5)
Country | Link |
---|---|
US (3) | US20040210854A1 (ja) |
EP (1) | EP1451732A4 (ja) |
JP (2) | JP2005513597A (ja) |
AU (1) | AU2002360535A1 (ja) |
WO (1) | WO2003050726A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1451732A4 (en) * | 2001-12-10 | 2007-08-08 | Mentor Graphics Corp | AUTOMATED ELECTRONIC DESIGN REALIZED IN PARALLEL: SHARED SIMULTANEOUS MODIFICATION |
US7587695B2 (en) * | 2001-12-10 | 2009-09-08 | Mentor Graphics Corporation | Protection boundaries in a parallel printed circuit board design environment |
US7516435B2 (en) * | 2001-12-10 | 2009-04-07 | Mentor Graphics Corporation | Reservation of design elements in a parallel printed circuit board design environment |
US7823060B2 (en) * | 2002-06-07 | 2010-10-26 | Microsoft Corporation | Undo/redo architecture across multiple files |
EP1453092A3 (en) * | 2003-02-27 | 2004-09-08 | NEC Electronics Corporation | Semiconductor integrated device and apparatus for designing the same |
US7590963B2 (en) * | 2003-11-21 | 2009-09-15 | Mentor Graphics Corporation | Integrating multiple electronic design applications |
US7305648B2 (en) | 2003-11-21 | 2007-12-04 | Mentor Graphics Corporation | Distributed autorouting of conductive paths in printed circuit boards |
US7546571B2 (en) | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
US20060101368A1 (en) * | 2004-09-08 | 2006-05-11 | Mentor Graphics Corporation | Distributed electronic design automation environment |
US8326926B2 (en) * | 2005-09-13 | 2012-12-04 | Mentor Graphics Corporation | Distributed electronic design automation architecture |
US9710508B2 (en) * | 2006-03-09 | 2017-07-18 | Quickbase, Inc. | Method and system for managing data in a workflow process |
US20080301613A1 (en) | 2007-06-01 | 2008-12-04 | Simon Edward Holdsworth | Designing wiring harnesses |
US7735044B2 (en) | 2007-06-05 | 2010-06-08 | Simon Edward Holdsworth | Combination of ground devices in wiring harness designs |
US7937663B2 (en) | 2007-06-29 | 2011-05-03 | Microsoft Corporation | Integrated collaborative user interface for a document editor program |
US20090157209A1 (en) * | 2007-12-14 | 2009-06-18 | Simon Edward Holdsworth | Wire option expressions in wiring harness designs |
US8010917B2 (en) | 2007-12-26 | 2011-08-30 | Cadence Design Systems, Inc. | Method and system for implementing efficient locking to facilitate parallel processing of IC designs |
US8516399B2 (en) * | 2009-02-18 | 2013-08-20 | Mentor Graphics Corporation | Collaborative environment for physical verification of microdevice designs |
US9542010B2 (en) * | 2009-09-15 | 2017-01-10 | Palo Alto Research Center Incorporated | System for interacting with objects in a virtual environment |
US8201094B2 (en) | 2009-09-25 | 2012-06-12 | Nokia Corporation | Method and apparatus for collaborative graphical creation |
US9047435B2 (en) * | 2011-10-20 | 2015-06-02 | Zuken Inc. | Multi-board design apparatus, multi-board design method, program and computer-readable recording medium |
US20150199307A1 (en) * | 2012-08-08 | 2015-07-16 | Google Inc. | Pluggable Architecture For Optimizing Versioned Rendering of Collaborative Documents |
EP2954425A4 (en) * | 2013-02-05 | 2017-01-11 | Brigham Young University | System and methods for multi-user cax editing conflict management |
US9779184B2 (en) * | 2013-03-15 | 2017-10-03 | Brigham Young University | Scalable multi-user CAD system and apparatus |
JP6234180B2 (ja) * | 2013-11-13 | 2017-11-22 | 株式会社図研 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
US10452797B2 (en) * | 2013-12-06 | 2019-10-22 | Synopsys, Inc. | Fault insertion for system verification |
JP2016139273A (ja) * | 2015-01-27 | 2016-08-04 | 富士通株式会社 | 連携システム、連携プログラムおよび連携方法 |
CN107851046B (zh) * | 2015-07-31 | 2022-02-25 | 苹果公司 | 自动化环境中触发器执行的委托 |
US10454599B2 (en) * | 2016-04-05 | 2019-10-22 | Bit Lion, LLC | System for visualization of electromagnetic wave distribution and collaborative web-based design for optimal distribution of emitters |
US10387682B2 (en) | 2017-06-08 | 2019-08-20 | International Business Machines Corporation | Parallel access to running electronic design automation (EDA) application |
US10394996B2 (en) * | 2017-08-02 | 2019-08-27 | International Business Machines Corporation | Via array placement on a printed circuit board outline |
WO2019035988A1 (en) | 2017-08-18 | 2019-02-21 | StarSystems, Inc. | AUTOMATION OF ELECTRONIC DESIGN |
US10922469B1 (en) * | 2020-06-30 | 2021-02-16 | Cadence Design Systems, Inc. | Methods and systems of enabling concurrent editing of hierarchical electronic circuit layouts |
WO2022235259A1 (en) * | 2021-05-04 | 2022-11-10 | Siemens Industry Software Inc. | Electro-mechanical multi-board assembly and placement collaboration |
US11768985B1 (en) * | 2022-04-21 | 2023-09-26 | Dell Products L.P. | Automated platform design tool |
Family Cites Families (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8516054D0 (en) | 1985-06-25 | 1985-07-31 | Ciba Geigy Ag | Photographic material |
JPH0248774A (ja) | 1988-08-10 | 1990-02-19 | Hitachi Ltd | Cadシステムのデータ管理方式 |
JPH0256070A (ja) | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | 設計データ管理方式 |
US5107443A (en) * | 1988-09-07 | 1992-04-21 | Xerox Corporation | Private regions within a shared workspace |
JPH02245865A (ja) | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | 共同知的作業支援方式 |
US5258920A (en) * | 1989-12-26 | 1993-11-02 | General Electric Company | Locally orientation specific routing system |
JPH03278274A (ja) | 1990-03-28 | 1991-12-09 | Nec Corp | 配線基板の配線順序決定方式及び配線方式 |
US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
EP0462914A3 (en) * | 1990-06-21 | 1993-06-02 | International Business Machines Corporation | A method of creating documents using existing documents |
JP3002242B2 (ja) | 1990-07-10 | 2000-01-24 | 株式会社日立製作所 | Cadシステム |
JPH04115369A (ja) | 1990-09-06 | 1992-04-16 | Nec Corp | 対話配線方式 |
US5128878A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | Remote plotting of integrated circuit layout in a network computer-aided design system |
JPH04362783A (ja) | 1991-06-10 | 1992-12-15 | Toshiba Corp | 複数端末での同時並行処理機能を持つcadシステム |
US5333315A (en) * | 1991-06-27 | 1994-07-26 | Digital Equipment Corporation | System of device independent file directories using a tag between the directories and file descriptors that migrate with the files |
US5333316A (en) * | 1991-08-16 | 1994-07-26 | International Business Machines Corporation | Locking and row by row modification of a database stored in a single master table and multiple virtual tables of a plurality of concurrent users |
JPH0574942A (ja) | 1991-09-11 | 1993-03-26 | Mitsubishi Electric Corp | レイアウトパターン設計用cad装置 |
JPH0573630A (ja) | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 分散設計支援方法およびシステム |
US5339388A (en) * | 1991-12-31 | 1994-08-16 | International Business Machines Corporation | Cursor lock region |
JP3391811B2 (ja) * | 1992-02-27 | 2003-03-31 | トヨタ自動車株式会社 | Cadシステムにおけるチーム形式のデータ処理方法およびcadシステム |
US5392400A (en) * | 1992-07-02 | 1995-02-21 | International Business Machines Corporation | Collaborative computing system using pseudo server process to allow input from different server processes individually and sequence number map for maintaining received data sequence |
US5555388A (en) * | 1992-08-20 | 1996-09-10 | Borland International, Inc. | Multi-user system and methods providing improved file management by reading |
US5295081A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Concurrent interactive wire editing |
US5515491A (en) * | 1992-12-31 | 1996-05-07 | International Business Machines Corporation | Method and system for managing communications within a collaborative data processing system |
JP2863428B2 (ja) * | 1993-05-18 | 1999-03-03 | 富士通株式会社 | 会話型グラフィック・システム |
JPH07175842A (ja) * | 1993-12-20 | 1995-07-14 | Melco:Kk | Cad装置、cad管理装置およびcadデータの処理方法 |
JP3278274B2 (ja) | 1993-12-20 | 2002-04-30 | キヤノン株式会社 | 製本装置 |
US5583993A (en) * | 1994-01-31 | 1996-12-10 | Apple Computer, Inc. | Method and apparatus for synchronously sharing data among computer |
US5452218A (en) * | 1994-02-03 | 1995-09-19 | Texas Instruments | System and method for determining quality analysis on fabrication and/or assembly design using shop capability data |
US5604680A (en) * | 1994-08-15 | 1997-02-18 | Cadence Design Systems, Inc. | Virtual interface representation of hierarchical symbolic layouts |
US5751597A (en) * | 1994-08-15 | 1998-05-12 | Fujitsu Limited | CAD apparatus for LSI or printed circuit board |
US5745747A (en) * | 1995-02-06 | 1998-04-28 | International Business Machines Corporation | Method and system of lock request management in a data processing system having multiple processes per transaction |
US5892900A (en) * | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
US6134549A (en) | 1995-03-31 | 2000-10-17 | Showcase Corporation | Client/server computer system having personalizable and securable views of database data |
JPH0916607A (ja) * | 1995-06-26 | 1997-01-17 | Hitachi Ltd | データベース管理システムにおけるインデクス管理方法 |
CA2218682A1 (en) * | 1996-02-21 | 1997-08-28 | Sekisui Kagaku Kogyo Kabushiki Kaisha | Method and apparatus for osteoporosis diagnosis |
US6023565A (en) * | 1996-03-29 | 2000-02-08 | Xilinx, Inc. | Method for configuring circuits over a data communications link |
US5845067A (en) * | 1996-09-09 | 1998-12-01 | Porter; Jack Edward | Method and apparatus for document management utilizing a messaging system |
US6161211A (en) * | 1996-10-28 | 2000-12-12 | Altera Corporation | Method and apparatus for automated circuit design |
US5950201A (en) * | 1996-12-06 | 1999-09-07 | International Business Machines Corporation | Computerized design automation method using a single logical PFVL paradigm |
US5826265A (en) * | 1996-12-06 | 1998-10-20 | International Business Machines Corporation | Data management system having shared libraries |
US6035297A (en) * | 1996-12-06 | 2000-03-07 | International Business Machines Machine | Data management system for concurrent engineering |
US6088693A (en) * | 1996-12-06 | 2000-07-11 | International Business Machines Corporation | Data management system for file and database management |
US5920873A (en) * | 1996-12-06 | 1999-07-06 | International Business Machines Corporation | Data management control system for file and database |
US6157935A (en) * | 1996-12-17 | 2000-12-05 | Tran; Bao Q. | Remote data access and management system |
JP3057019B2 (ja) * | 1997-01-24 | 2000-06-26 | キヤノン株式会社 | 部品選定装置及びcad機能を備えた部品選定システム |
US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
US6240414B1 (en) * | 1997-09-28 | 2001-05-29 | Eisolutions, Inc. | Method of resolving data conflicts in a shared data environment |
US6442570B1 (en) * | 1997-10-27 | 2002-08-27 | Microsoft Corporation | Object identification and data communication during an object synchronization process |
US6110213A (en) * | 1997-11-06 | 2000-08-29 | Vlt Coporation | Fabrication rules based automated design and manufacturing system and method |
US6654747B1 (en) * | 1997-12-02 | 2003-11-25 | International Business Machines Corporation | Modular scalable system for managing data in a heterogeneous environment with generic structure for control repository access transactions |
US5966707A (en) * | 1997-12-02 | 1999-10-12 | International Business Machines Corporation | Method for managing a plurality of data processes residing in heterogeneous data repositories |
US6182115B1 (en) * | 1998-03-06 | 2001-01-30 | International Business Machines Corp. | Method and system for interactive sharing of text in a networked environment |
US6356796B1 (en) * | 1998-12-17 | 2002-03-12 | Antrim Design Systems, Inc. | Language controlled design flow for electronic circuits |
US6327594B1 (en) * | 1999-01-29 | 2001-12-04 | International Business Machines Corporation | Methods for shared data management in a pervasive computing environment |
US6782511B1 (en) * | 1999-05-26 | 2004-08-24 | Cadence Design Systems, Inc. | Behavioral-synthesis electronic design automation tool business-to-business application service provider |
US6424959B1 (en) * | 1999-06-17 | 2002-07-23 | John R. Koza | Method and apparatus for automatic synthesis, placement and routing of complex structures |
US6553555B1 (en) | 1999-08-27 | 2003-04-22 | Dell Products L.P. | Maintaining signal guard bands when routing through a field of obstacles |
US6687710B1 (en) * | 1999-12-03 | 2004-02-03 | Synchronicity Software, Inc. | Intellectual property library management system |
US6418552B1 (en) | 1999-12-10 | 2002-07-09 | Hewlett-Packard Company | Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus |
US6484177B1 (en) * | 2000-01-13 | 2002-11-19 | International Business Machines Corporation | Data management interoperability methods for heterogeneous directory structures |
US6594799B1 (en) * | 2000-02-28 | 2003-07-15 | Cadence Design Systems, Inc. | Method and system for facilitating electronic circuit and chip design using remotely located resources |
US6851094B1 (en) * | 2000-02-28 | 2005-02-01 | Cadence Design Systems, Inc. | Automated method and system for selecting and procuring electronic components used in circuit and chip designs |
US6530065B1 (en) * | 2000-03-14 | 2003-03-04 | Transim Technology Corporation | Client-server simulator, such as an electrical circuit simulator provided by a web server over the internet |
US6460170B1 (en) | 2000-04-29 | 2002-10-01 | Hewlett Packard Company | Connection block for interfacing a plurality of printed circuit boards |
US6671699B1 (en) * | 2000-05-20 | 2003-12-30 | Equipe Communications Corporation | Shared database usage in network devices |
US20020161727A1 (en) * | 2000-06-01 | 2002-10-31 | Tuan Nguyen | Methods and systems for electronics assembly systems pricing and customer benefit sharing |
US7143134B2 (en) * | 2000-06-02 | 2006-11-28 | Virtual Ink Corporation | System and method for integrating electronic transcription systems |
WO2001095161A2 (en) * | 2000-06-02 | 2001-12-13 | Virtio Corporation | Method and system for virtual prototyping |
US7246055B1 (en) * | 2000-08-28 | 2007-07-17 | Cadence Design Systems, Inc. | Open system for simulation engines to communicate across multiple sites using a portal methodology |
US6611848B1 (en) | 2000-09-13 | 2003-08-26 | Radiant Data Corporation | Methods for maintaining data and attribute coherency in instances of sharable files |
US6721922B1 (en) * | 2000-09-27 | 2004-04-13 | Cadence Design Systems, Inc. | System for electronic circuit characterization, analysis, modeling and plan development |
US6684379B2 (en) * | 2000-10-18 | 2004-01-27 | Chipworks | Design analysis workstation for analyzing integrated circuits |
WO2002033744A2 (en) * | 2000-10-18 | 2002-04-25 | Chipworks | Design analysis workstation for analyzing integrated circuits |
JP4031905B2 (ja) * | 2000-11-09 | 2008-01-09 | 富士通株式会社 | 回路設計装置及び回路設計方法 |
US20020091587A1 (en) * | 2001-01-11 | 2002-07-11 | Frank Kenna | Electronic communication display system |
US7036101B2 (en) * | 2001-02-26 | 2006-04-25 | Cadence Design Systems, Inc. | Method and apparatus for scalable interconnect solution |
US6742165B2 (en) * | 2001-03-28 | 2004-05-25 | Mips Technologies, Inc. | System, method and computer program product for web-based integrated circuit design |
US6931369B1 (en) * | 2001-05-01 | 2005-08-16 | National Semiconductor Corporation | Method to perform thermal simulation of an electronic circuit on a network |
US6578174B2 (en) * | 2001-06-08 | 2003-06-10 | Cadence Design Systems, Inc. | Method and system for chip design using remotely located resources |
US7143094B2 (en) | 2001-07-18 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for ensuring data consistency amongst a plurality of disparate systems having multiple consumer channels |
US7039892B2 (en) * | 2001-07-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for ensuring correct connectivity between circuit designs |
US6678877B1 (en) * | 2001-08-15 | 2004-01-13 | National Semiconductor Corporation | Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas |
US6678876B2 (en) * | 2001-08-24 | 2004-01-13 | Formfactor, Inc. | Process and apparatus for finding paths through a routing space |
US7337093B2 (en) * | 2001-09-07 | 2008-02-26 | Purdue Research Foundation | Systems and methods for collaborative shape and design |
JP2003132094A (ja) * | 2001-10-25 | 2003-05-09 | Ricoh Co Ltd | 設計変更支援システム、プログラムおよび記録媒体 |
TWI248023B (en) * | 2001-11-09 | 2006-01-21 | Sheng A Tsao | Data object oriented repository system |
US6760890B2 (en) * | 2001-11-29 | 2004-07-06 | Agilent Technologies, Inc. | Systems and methods for linking a graphical display and an n-dimensional data structure in a graphical user interface |
US7516435B2 (en) * | 2001-12-10 | 2009-04-07 | Mentor Graphics Corporation | Reservation of design elements in a parallel printed circuit board design environment |
US7587695B2 (en) * | 2001-12-10 | 2009-09-08 | Mentor Graphics Corporation | Protection boundaries in a parallel printed circuit board design environment |
US6708313B2 (en) * | 2001-12-10 | 2004-03-16 | Charles Pfeil | Parallel electronic design automation: shared simultaneous editing |
US6711718B2 (en) * | 2001-12-10 | 2004-03-23 | Charles Pfeil | Parallel electronic design automation: distributed simultaneous editing |
EP1451732A4 (en) * | 2001-12-10 | 2007-08-08 | Mentor Graphics Corp | AUTOMATED ELECTRONIC DESIGN REALIZED IN PARALLEL: SHARED SIMULTANEOUS MODIFICATION |
JP2003186914A (ja) | 2001-12-18 | 2003-07-04 | Stella Corp | チーム形式設計・編集システム |
US6751781B2 (en) * | 2002-01-18 | 2004-06-15 | Advanced Semiconductor Engineering, Inc. | Thermal data automatic service system |
US7134096B2 (en) * | 2002-02-22 | 2006-11-07 | Flextronics International Usa, Inc. | System and method for design, procurement and manufacturing collaboration |
KR100442697B1 (ko) * | 2002-03-11 | 2004-08-02 | 삼성전자주식회사 | 자동 와이어 본딩 공정을 위한 통합 관리 시스템 |
KR20040091094A (ko) * | 2002-03-12 | 2004-10-27 | 싱크론 테크놀로지스, 엘엘시 | 네트워크 기반 부품 관리 시스템을 위한 시스템, 방법 및컴퓨터 프로그램 제품 |
WO2003088095A1 (fr) * | 2002-04-17 | 2003-10-23 | Fujitsu Limited | Procede de mise au point de circuits integres, support de stockage de programmes contenant un procede de mise au point de circuits integres, systeme de mise au point simultanee d'asic et de circuit logique programmable, et programme et procede de mise au point |
JP2003316841A (ja) | 2002-04-25 | 2003-11-07 | Nec Corp | Lsi配線システム及びプログラム |
US7546360B2 (en) * | 2002-06-06 | 2009-06-09 | Cadence Design Systems, Inc. | Isolated working chamber associated with a secure inter-company collaboration environment |
US7143341B1 (en) * | 2002-06-20 | 2006-11-28 | Cadence Design Systems | Method and apparatus for concurrent engineering and design synchronization of multiple tools |
US20040093997A1 (en) * | 2002-11-15 | 2004-05-20 | Huang Li Shiu | Tool extension with a screw attraction structure |
CN1530863B (zh) * | 2003-01-20 | 2010-04-28 | 松下电器产业株式会社 | 设计检查系统以及设计检查方法 |
US6983434B1 (en) * | 2003-02-13 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Differential via pair impedance adjustment tool |
US7458055B2 (en) * | 2003-02-19 | 2008-11-25 | Diversified Systems, Inc. | Apparatus, system, method, and program for facilitating the design of electronic assemblies |
US7240319B2 (en) * | 2003-02-19 | 2007-07-03 | Diversified Systems, Inc. | Apparatus, system, method, and program for facilitating the design of bare circuit boards |
US7441219B2 (en) * | 2003-06-24 | 2008-10-21 | National Semiconductor Corporation | Method for creating, modifying, and simulating electrical circuits over the internet |
TWI244590B (en) * | 2003-06-30 | 2005-12-01 | Taiwan Semiconductor Mfg | System and method for reticle field layout design advanced features are not supported in freeware version |
JP4115369B2 (ja) | 2003-09-22 | 2008-07-09 | 独立行政法人物質・材料研究機構 | Ni基超合金 |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
US7305648B2 (en) * | 2003-11-21 | 2007-12-04 | Mentor Graphics Corporation | Distributed autorouting of conductive paths in printed circuit boards |
US7590963B2 (en) * | 2003-11-21 | 2009-09-15 | Mentor Graphics Corporation | Integrating multiple electronic design applications |
US7661101B2 (en) | 2004-01-15 | 2010-02-09 | Parametric Technology Corporation | Synchronous and asynchronous collaboration between heterogeneous applications |
US20050237776A1 (en) * | 2004-03-19 | 2005-10-27 | Adrian Gropper | System and method for patient controlled communication of DICOM protected health information |
US20050246672A1 (en) * | 2004-04-29 | 2005-11-03 | Bois Karl J | Differential trace pair coupling verification tool |
US7546571B2 (en) | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
US20060101368A1 (en) * | 2004-09-08 | 2006-05-11 | Mentor Graphics Corporation | Distributed electronic design automation environment |
US7421306B2 (en) * | 2004-09-16 | 2008-09-02 | Sanghati, Llc | Apparel size service |
-
2002
- 2002-12-10 EP EP02795797A patent/EP1451732A4/en not_active Withdrawn
- 2002-12-10 AU AU2002360535A patent/AU2002360535A1/en not_active Abandoned
- 2002-12-10 WO PCT/US2002/039394 patent/WO2003050726A1/en active Application Filing
- 2002-12-10 JP JP2003551712A patent/JP2005513597A/ja active Pending
-
2004
- 2004-02-19 US US10/780,902 patent/US20040210854A1/en not_active Abandoned
-
2007
- 2007-09-25 JP JP2007247641A patent/JP2008059597A/ja active Pending
- 2007-10-31 US US11/931,660 patent/US20080059932A1/en not_active Abandoned
-
2010
- 2010-04-06 US US12/754,850 patent/US7949990B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005513597A5 (ja) | ||
US11252252B2 (en) | Installable web applications | |
JP5344460B2 (ja) | 編集装置、編集プログラム、および編集方法 | |
US6721921B1 (en) | Method and system for annotating documents using an independent annotation repository | |
US20230004526A1 (en) | Architecture for management of digital files across distributed network | |
JP2008059597A (ja) | 並列的電子設計オートメーション:同時共有編集 | |
CN104704468B (zh) | Web应用程序的跨系统安装 | |
US20030081000A1 (en) | Method, program and computer system for sharing annotation information added to digital contents | |
RU2005120672A (ru) | Нанесение чернил в реальном времени | |
US8595730B2 (en) | Information processing system and storage medium | |
CN107431631A (zh) | 电子邮件与基于共享文件夹的集成工作空间集成 | |
KR20120005490A (ko) | 지속적인 웹 어플리케이션 설계를 위한 구조적 패턴 | |
CN102272751A (zh) | 在数据库环境通过背景同步的数据完整性 | |
US8738742B2 (en) | Tiered XML services in a content management system | |
US20040125134A1 (en) | Communication system, client apparatus, and information communication system | |
US20050008829A1 (en) | Systems and methods for creating and managing laboratory signage | |
JP2000215178A (ja) | シミュレ―ション装置およびシミュレ―ション方法 | |
JP2007058725A (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
CN107544750A (zh) | 终端设备 | |
WO1997025679A1 (fr) | Procede et appareil de gestion de fichiers electroniques | |
JP2003316841A (ja) | Lsi配線システム及びプログラム | |
KR100839661B1 (ko) | 온라인망을 기반으로 하는 사용자 저작 데이터 등록/배포관리 시스템 | |
JP2004038358A (ja) | 倉庫作業管理システム | |
JP2003345615A (ja) | オペレーションシステム | |
JPH06274395A (ja) | 編集更新管理装置 |