JP2005510865A - 有機半導体に基づくトランジスタおよび不揮発性リードライトメモリセルを含む半導体配置 - Google Patents

有機半導体に基づくトランジスタおよび不揮発性リードライトメモリセルを含む半導体配置 Download PDF

Info

Publication number
JP2005510865A
JP2005510865A JP2003548253A JP2003548253A JP2005510865A JP 2005510865 A JP2005510865 A JP 2005510865A JP 2003548253 A JP2003548253 A JP 2003548253A JP 2003548253 A JP2003548253 A JP 2003548253A JP 2005510865 A JP2005510865 A JP 2005510865A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor arrangement
arrangement according
memory
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003548253A
Other languages
English (en)
Inventor
ギュンター シュミット，
マルクス ハリーク，
ハーゲン クラウク，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2005510865A publication Critical patent/JP2005510865A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、トランジスタからなる半導体配置、有機半導体からなるトランジスタの半導体セグメント、および、例えばＲＦＩＤタグにおいて使用するために、好ましくはポリマーの強誘電効果に基づくメモリセルに関する。本発明による半導体配置は、スマートカードまたはタグで使用され得、かつ少なくとも１つの書換可能メモリセルを有し、少なくとも１つの有機半導体から構成される半導体経路を有する可撓性基板に印加される。書換可能メモリセルは、メモリ材料中の強誘電効果に基づくことを特徴とし、メモリ材料は、強誘電特性を有する有機ポリマーであることを特徴とし、メモリ材料は、強誘電特性を有する無機ポリマーであることを特徴とする。

Description

本発明は、有機半導体から構成される半導体経路を有する少なくとも１つの半導体配置に関する。
トランスポンダ技術は、送信機／受信機ユニットを用いてメモリからの非接触読み出しまたはそのメモリへの書き込みを使用する。このメモリは、例えば、特定の情報がそのメモリ内に格納される物体に固定されるメモリユニットの一部である。通常、メモリを含む回路は、専用電源を有さず、むしろ、集積回路が送信機／受信機ユニットと同時通信することによって交互の電磁場によって電圧が供給される。この目的のために、１２５ｋＨｚおよび１３．５６ＭＨｚのキャリア周波数が使用される。この技術は、例えば、地中に埋められ、かつそれにより動物の大群を識別してしまうためにアクセスできないパイプラインを発見かつ識別するために、あるいは、他の場合では、例えば、アクセスカードの所有者が特定のアクセスが制限された領域にアクセスすることを可能にするアクセスするために使用される。このようなシステムにおいて使用されるマイクロチップは、半導体材料としてのシリコンに基づく。従って、高度な製造方法にもかかわらず、送信機／受信機ユニットを用いて読み出され、適切な場合には書き込まれ得るメモリユニットの製造は、依然として比較的複雑かつ高価である。上述の使用分野の場合、これらのコストは重要ではない。なぜなら、通常、メモリユニットは、比較的長期間にわたって物体に残存するか、または高価な商品に使用されるためである。しかし、少量の情報のみが処理される必要があるが、一方ではコストによる圧力（ｃｏｓｔ ｐｒｅｓｓｕｒｅ）が勝る（すなわち、従来使用されたメモリユニットは、通常の実施での利用の際のコスト理論（ｃｏｓｔ ｒｅａｓｏｎ）を無視する）考えられうるトランスポンダ技術の応用分野の総ホスト（ｈｏｓｔ）が存在する。
考えられうるコスト低減および時間節減が、例えば小売業におけるＲＦ−ＩＤタグ（無線周波数識別タグ）の使用によって達成され得る。従って、例示によって、商品に関する情報が格納されるＲＦ−ＩＤタグがその商品に提供され得る。例えば、この情報は、価格、
使用日、または商品が顧客に販売される末端の店舗であり得る。ＲＦ−ＩＦタグに情報を書き込むこともまた可能である場合、製造業者は、既に商品に全ての必要な情報（例えば、電気的に入来する注文に基づく価格および商品に割り当てられた末端の店舗）を提供し得る。これは、物流をさらに簡略化することを可能にする。なぜなら、例えば商品は、オートメーション方式で製造され、末端の店舗に割り当てられるためである。末端の店舗では、節減は、例えば、勘定台で実現され得る。勘定台を通過すると、商品に関する情報が非接触的に勘定台に転送される。勘定台は価格を決定し、自動的に請求書を作成し、そして商品在庫と釣り合いを取る。キャッシュレス電子支払取引に関連して、顧客のための勘定台での時間の任意の損失が回避される。同時に、新しい商品に対する要求が電子的に自動的に製造業者に報告され得る。
このような販売システムを実際に競合的に実現することを可能にするためには、上記用途のためのＲＦ−ＩＤタグの価格が、従来のバーコードタグの価格を超えてはならない。言い換えると、生産コストが約数セントの範囲でなければならない。これは、ＲＦ−ＩＤタグが短時間かつ大量に生産され得るという要求を生じる。さらに、このタグは、高頑強性、あるいは、容易に処理されることが可能なために低重量、またはボトル等の曲がった領域であっても固定することができるために高度な可撓性等の特性を有さなければならない。シリコンチップは、非常に小さい層の厚さで製造され、非常に高い可撓性を有するようになり得るが、これらの方法は、それが上記用途を除外する結果とともに、同様に非常に複雑かつ高価になる。しかし一方で、記憶品位および記憶密度に関してＲＦ−ＩＤタグになされる要求は、上述の用途に関して小さい。
従って、本発明の目的は、従来の解決策に対して非常に簡単かつ極度に安価な態様で、月ごとに決定された継続期間で制限された範囲の情報アイテムが格納かつ読み出されるデバイスを提供することである。
本目的は、少なくとも１つの有機半導体から構成される半導体経路を有する少なくとも１つの半導体デバイスを含み、メモリ材料中の強誘電効果に基づいて少なくとも１つの書換可能メモリセルを有する半導体構成によって達成される。
一方で、本発明による解決策は、有機半導体技術を使用することにより、プリント技術によって極度に費用効果のある態様で集積回路を製造することを可能にする。現在有機半導体技術は、未だシリコン半導体技術と同等の集積密度を可能にしていないが、この集積密度は、実際には上述の用途に対して必要ではない。なぜなら、少量の情報のみが処理される必要があり、比較的大きい領域（例えば、ボトルタグの背面）が回路配置に対して利用可能である。有機半導体技術は、強誘電効果に基づいてメモリ媒体と結合される。一旦、
必要とされた情報がメモリに書き込まれた場合、情報を保存するためにさらなる電圧供給が必要とされない。強誘電効果に基づくメモリ媒体は、上述の用途のために必要とされる情報をさらに長期間（すなわち、例えば、メモリが商品の製造業者によって書き込まれたときと、その情報が末端の店舗の勘定台で読み出されたときとの間の期間）にわたって保存する。
有機半導体は、約０．１〜１ｃｍ２／Ｖｓの範囲の電荷移動度を有する。これは、半導体デバイスを有するＲＦ−ＩＤシステムのために必要とされた全ての構成要素および回路の構成を可能にする。
従って、適切なメモリ材料を用いる有機半導体技術の結合は、情報を格納し、かつ同時にその材料全体で構成され得る配置を作成し、その材料は、非常に簡単な態様（例えば、あるいは費用効果のあるベンチユニットとともに）で、室温で処理され得る。
格納されるべき情報は、非接触的にメモリに書き込まれかつ読み出され得る。情報は、原則的に同様にメモリからおよびメモリに伝えられる。本発明による半導体配置がタグに含まれる場合、例えば、識別されるべき物体にタグが付与された後に限り、プログラミングもまた有利に実行される。従って、例示によると、商品のアイテムは、生産ラインの末端において、入来する注文に対して最新の態様で特定の末端の店舗に既に割り当てられ得、それにより、この必要性（例えば大量の在庫の備蓄量）なしで、さらなる販売ルートが、最大の可能な最新の関連性を用いて決定され得る。
メモリセルが強誘電効果に基づくために、メモリセルは、好ましくは、リード／ライトメモリとして設計され得る。次いで、格納された情報が随意に変更かつ更新され得る。
本発明による半導体配置に適するメモリ材料は、高支出なしで、強誘電効果が２つの異なる分極状態を検出することが可能であることを十分に明確に伝えられるメモリ材料である。
強誘電特性を有する有機ポリマーは、メモリ材料として、好ましくは部分的に使用される。強誘電性ポリマーは、有機半導体技術においてカスタムに使用され得る簡単かつ費用効果のある方法によって処理され、例えば同様なプリント方法によって基板に与えられ得る。特に、可撓性基板では、これらの材料は、基板のねじれおよび曲げに対して頑強であることが証明されている。強誘電性ポリマーの分極がプログラミング電圧に従うこの不活性さは、探求されている用途に対して、一般的に十分低い。
メモリセルのために必要な強誘電効果は、プログラミング電圧が強誘電性ポリマーに伝える電極のために使用される材料に大きく依存する。従って、メモリセルのメモリ媒体としての強誘電性有機ポリマーの使用は、電極のための材料の選択についての任意の制限をほとんど課さない。
現在まで、ポリマーの強誘電挙動についての全ての研究が、簡単な、通常絶縁層システムで実行されてきた。有機半導体から構成される半導体経路を有するトランジスタを具備する制御およびアドレシング回路と共に強誘電効果に基づくメモリセルは、従来では開示されていなかった。
強誘電性ポリマーの好ましいグループでは、ポリマーの電気導電率は、その分極状態によって影響される。導電率の２つの状態は、メモリセルのバイナリデータ状態を定義するために使用され得る。強誘電体特性を有するこのような有機ポリマーの例は、フッ化ポリエンである。
Ａ．Ｂｕｎｅ、Ｓ．Ｄｕｃｈａｒｍｅ、Ｖ．Ｆｒｉｄｋｉｎ、Ｌ．Ｂｌｉｎｏｖ、Ｓ．Ｐａｌｔｏ、Ｎ．Ｐｅｔｕｋｈｏｖａ、Ｓ．Ｙｕｄｉｎ，「Ｎｏｖｅｌ Ｓｗｉｔｃｈｉｎｇ Ｐｈｅｎｏｍｅｎａ ｉｎ Ｆｅｒｒｏｅ−ｌｅｃｔｒｉｃ Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ Ｆｉｌｍｓ」、 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６７（２６）、（１９９５）およびＡ．Ｂｕｎｅ、Ｓ．Ｄｕｃｈａｒｍｅ、Ｖ．Ｆｒｉｄｋｉｎ、Ｌ．Ｂｌｉｎｏｖ、Ｓ．Ｐａｌｔｏ、Ａ．Ｖ．Ｓｏｒｏｋｉｎ、Ｓ．Ｙｕｄｉｎ、Ａ．Ｚｌａｔｋｉｎ、「Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｆｉｌｍｓ」、Ｎａｔｕｒｅ Ｖｏｌ．３９１（１９９８）において利用可能であるように、分極状態は、その領域において１００倍導電率が異なる。これは、２つの状態の導電率間で信頼して識別し、それにより、メモリに含まれた情報を信頼して読み出すことを可能にする。分極の変更およびそれによるポリマーの導電率の変化は、ポリマー中の電場を生成するプログラミング電圧の極性を変更することによって達成される。プログラミング電圧が減衰した後、プログラミング電圧によって以前に設定された導電率の状態が保持される。第１のプログラミング電圧とは反対の極性を有し、かつポリマーの強制的な場の強度よりも大きい電場をポリマー内に生成するプログラミング電圧（強制電圧）の印加によってのみ、ポリマーの導電率はその状態を変化させる。
しかし、好ましくは、格納された情報は、電荷または電荷量の測定によって読み出され、それにより、強誘電体の分極反転に影響を与えることが必要とされる。この電荷は、強誘電体の予備分極に依存する。これは、読み出し動作が破壊的に影響を与えることを意味する。従って、情報が読み出された後に、全てのメモリセルまたは強誘電体キャパシタが同じ分極を有する。情報が保存される場合、読み出し動作の後にメモリ内容が再度強誘電体キャパシタに書き込まれなければならない。読み出し動作の後、またはそれより遅いときに、これは直接なされ得る。この目的のために、例えば、通常のキャパシタメモリまたはフリップフロプにおいて、メモリ内容をバッファ格納することが可能であるか、あるいは２つの強誘電体メモリ領域が交互に使用される。これは、ＲＦ−ＩＤの場合において特に有利であり、この場合、情報が非接触的に読み出されるため、電圧降下した場合、情報が失われない。
フッ化ポリエンの中でも、特にＰＶＤＦ（ポリビニリデンジフルオライド）に基づくフッ化ポリエンおよび繰り返しになるが、特にトリフルオロエチレンとのコポリマー（ＰＶＤＦ−ＰＴｒＦＥ；７０：３０）は、特に適切であることが示されている。さらに適切なポリエンは、例えば、Ｔ．Ｔ．Ｗａｎｇ、Ｊ．Ｍ．Ｈｅｒｂｓｔ、Ａ．Ｍ．Ｇｌａｓｓ、「Ｔｈｅ Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｏｌｙｍｅｒｓ」、ＩＳＢＮ ０−４１２−０１２６１−８に説明されている。
分極が１０〜１００μｓでプログラミング電圧に従う不活性さは、探求している用途に対して十分低い。
ＰＶＤＳポリマーは曲げおよびねじれに対して頑強であり、それにより可撓性基板の用途に対して適切でもある。
強誘電特性を有する上述の代替物のように、メモリ材料として無機強誘電体を使用することもまた可能である。メモリ材料として使用され得る適切な強誘電体無機材料の１つのクラスは、ストロンチウムビスマスタンタレート（ＳＢＴ）またはチタン酸ジルコン酸鉛（ＰＺＴ、ＰｂＺｒｘＴｉ１−ｘＯ３）等の強誘電体タンタル酸塩およびチタン酸塩である。
同一の実装についての同一または同様の生産プロセス（すなわち、シリコン技術と比較して簡単かつ費用効果のある有機半導体技術のプロセスおよび補助手段）において提供され得る能動半導体デバイスおよびメモリの集積は、集積回路のための一連の用途に拡張される。
本発明の特に好ましい実施形態では、半導体配置は、ＲＦ−ＩＤタグを形成するための半導体配置を機能的に補助する半導体デバイスを有する。
好ましくは、能動半導体デバイスおよびメモリセルを有する半導体配置は、可撓性基板に印加される。基板上の薄層で構成される、能動および受動半導体デバイス、メモリセルおよび相互接続が可撓性のある頑強な材料から構成される場合、その大部分に対して、曲がった表面に対して容易に付与される機械的構成が生じる。
基板として適切なものは、銅、ニッケル、金および鉄合金などの金属ならびに金属合金、紙等のセルロース、そしてさらにポリスチレン、ポリエチレン、ポリウレタン、ポリカーボネート、ポリアクリレート、ポリイミド、ポリエステル、ポリベンツオキサゾール等のプラスチックから構成された可撓性膜である。メモリセルの大きさおよび領域の必要性は、例えば、紙等の費用効果のある基板の場合は重要ではない。メモリセルの重要な特性は、メモリセルの領域によって影響され得るために、メモリセルの設計に対するさらなる自由度は、費用効果のある基板を生じさせることによって達成される。
有機半導体に基づく半導体デバイス中の半導体経路のための材料として適切なものは、好ましくは、アントラゼン（Ａｎｔｈｒａｚｅｎ）、テトラゼン、ペンタゼン等の精製芳香族、ポリ−３−アルキルチオフェン、ポリビニルチオフェン、ポリピロール等のポリチオフェンに基づくｐ型半導体である。さらに、フタロシアニンまたはポルフィリンの有機金属錯体が使用され得る。本発明による半導体配置において使用される半導体デバイスは、例えばメモリセルが２つの状態間で切り替えられ得ることを利用する有機トランジスタ（例えば有機電界効果型トランジスタ）である。この場合、半導体経路は、電気導電率がゲート電極領域によって制御される有機半導体の層（ソース電極とドレイン電極との間に配置される）である。
有機半導体に基づく半導体配置自体および／または能動および受動半導体デバイスは、この昨日によって支配される態様で、誘電体から構成される絶縁層を有する。この場合、無機および有機誘電体の両方が適切である。安定性および頑強性が誘電体を特に基板上の配置に対して適切にする誘電体は、例えば、二酸化シリコン及び窒化シリコンである。両方の材料は、Ｍ．Ｇ．Ｋａｎｅ、Ｈ．Ｋｌａｕｋｅｔらの、「Ａｎａｌｏｇ ａｎｄ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ Ｏｒｇａｎｉｃ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ ｏｎ Ｐｏｌｙｅｓｔｅｒ Ｓｕｂｓｔｒａｔｅｓ」ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．２１ Ｎｏ．１１ ５３４（２０００）およびＤ．Ｊ．Ｇｕｎｄｌａｃｈ、Ｈ．Ｋｌａｕｋらの、「Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ、Ｌｏｗ Ｖｏｌｔａｇｅ Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ、Ｄｅｃｅｍｂｅｒ（１９９９）におけるような本発明による半導体配置のタイプで集積され得る。
さらに、特に、ポリスチレン、ポリエチレン、ポリエステル、ポリウレタン、ポリカーボネート、ポリアクリレート、ポリイミド、ポリエーテル、およびポリベンズオキサゾールは、簡単なプリント方法によって堆積される可能性のために適切である。
半導体デバイスにおける半導体配置および電極の相互接続を形成するために、コストが重要な用途に対して、カンフルスルホン酸（Ｋａｍｐｆｅｒｓｕｌｆｏｎｓａｕｒｅ）がドープされたポリアニリン（Ｐｏｌｙａｎｉｌｉｎ）、またはポリスチレンスルホン酸がドープされたポリチオフェン（Ｐｏｌｙｔｈｉｏｐｈｅｎｅ）等のドープされた有機半導体を提供することが可能であることにより、簡単かつ費用効果のあるプリント方法によって堆積され得る。より低い電力損失が相互接続において探求される場合、低抵抗率を有する金属または金属合金（例えば、パラジウム、金、プラチナ、ニッケル、銅、チタンおよびアルミニウム）が好ましい。
分極を変化させるために必要な電場強度またはプログラミング電圧は、有機半導体に基づくトランジスタの動作範囲を重ね合わせる範囲にある。
書き込みおよび読み出し電圧の必要とされた信号変動は、メモリセルの領域によって調整可能であり、それにより、アドレシングおよび制御トランジスタの性質に適応され得る。
本発明の第１の実施形態では、メモリ内のメモリセルは、選択トランジスタに酔ってアドレシングされる。このタイプのアドレシングは、メモリセルへの高速、特有、および干渉イミューンアクセス（ｉｎｔｅｒｆｅｒｅｎｃｅ−ｉｍｍｕｎｅ ａｃｃｅｓｓ）の実現を可能にする。
第２の実施形態によると、アドレシングは、例えば、米国特許６０５５１８０において説明されるように、受動マトリクスによって影響される。他の場合では、このタイプのアドレシングによると、各メモリセルに割り当てられる選択トランジスタが取り除かれる。これは、メモリの特に簡単な構成を生じる。
第３の実施形態によると、ここのメモリセルの選択的なアドレシングは影響されない。その代わりに、シフトレジスタにおけるシリアル格納が影響される。再度選択的アドレシングを取り除くことは、簡略化されたメモリ構造を生じる。
本発明による半導体配置は、費用効果のある方法（例えばプリント技術）によって比較的容易にアクセス可能な材料から製造され得る。従って、本発明による半導体配置は、情報が数ヶ月までの期間にわたって費用効果があるように格納される用途に対して特に適切である。従って、本発明はまた、上述のように、基板、固定層、および少なくとも１つの半導体配置を含むタグに関し、この半導体配置は、基板上に提供される。この場合、適切な基板の例は、本発明による半導体配置が、例えば、１つの面上にプリントされることによって与えられる紙または薄い可撓性プラスチック膜である。本発明による半導体配置上では、保護層によって適切に分離された場合、タグが物体に固定されることによって、固定層として接着層を付与することが可能になる。この場合、本発明による半導体配置は、破壊をもたらし得る機械的な影響に対して妨害される。このタイプのタグへの応用分野の例は、導入部で既に説明されたように商品をマーキングするためのタグ、または、例えば値が販売の過程でスタンプ上に格納される電子スタンプである。有利な態様では、これらのタグの場合のメモリ内容が破壊的に読み出される。すなわち、メモリ内容は、もはや読み出し後に再度読み出されることはない。このように、例えばスタンプは、その値が読み出されると同時に無効化され得る。
本発明による半導体配置のさらなる応用分野は、既に説明されたように、基板および少なくとも１つの半導体配置を含むスマートカードであり、その半導体配置が基板上に提供される。このタイプのスマートカードは独立した取引能力を有し、例えば、テレホンカードおよび割引カードのために使用され得る。テレホンカードの場合、特定の値が購入に応じて格納され、次いで、使用の間に動作を読み出すことによって連続的に値が減らされる。この場合、基板として適切に使用されるものは、上述のタグの場合に必要である強度よりも高い機械的強度を有する材料である。例示によって、カードボードまたはプラスチックラミネートから構成される基板が適切である。次いで、本発明による半導体構成は、機械的影響からその構成を保護するために、２つの紙またはプラスチック層間で適切に埋め込まれる。代替物として、ワニス層による保護もまた考えられ得る。説明されたスマートカードは、特に、非常に厳しいコストによる圧力を受けやすく、制限された期間のみの使用が必要とされる用途に適切であるが、例えば、銀行カード、クレジットカード、または医療保険カードとして、長期間にわたる使用を可能にする実施形態もまた、それでも奈央可能である。
上述のタグおよび上述のスマートカードは、好ましくは、格納された情報が非接触的に書き込まれるかまたは読み出され得るような態様で構成される。しかし、対策がメモリへの書き込みおよびからの読み出しのための接触によって構成され、それにより、読み出し／書き込みのための読み出し／書き込みデバイスの対応する接触に接触接続される実施形態が可能である。

Claims (13)

  1. 少なくとも１つの有機半導体から構成される半導体経路を有する少なくとも１つの半導体デバイスを有する半導体配置であって、
    メモリ材料中の強誘電効果に基づく少なくとも１つの書換可能メモリセルを特徴とする、半導体配置。
  2. 前記半導体材料は、強誘電特性を有する有機ポリマーであることを特徴とする、請求項１に記載の半導体配置。
  3. 前記強誘電特性を有する有機ポリマーがフッ化ポリエンであることを特徴とする、請求項２に記載の半導体配置。
  4. 前記フッ化ポリエンはポリビニルビニリデンジフルオリドであることを特徴とする、請求項３に記載の半導体配置。
  5. 前記メモリ材料は、強誘電特性を有する無機材料であることを特徴とする、請求項１に記載の半導体配置。
  6. 前記無機材料は、強誘電チタン酸塩またはタンタル酸塩であることを特徴とする、請求項５に記載の半導体配置。
  7. 半導体経路を有する受動および能動半導体デバイスは、ＲＦ−ＩＤを形成するために半導体配置を補充する有機半導体、相互接続および絶縁層から構成されることを特徴とする、請求項１〜６の１つに記載の半導体配置。
  8. 前記メモリセルの強制電圧は、前記半導体デバイスの動作範囲に適応されることを特徴とする、請求項１〜７の１つに記載の半導体配置。
  9. 前記メモリセルにアドレシングするための有機選択トランジスタを特徴とする、請求項１〜８の１つに記載の半導体配置。
  10. 前記メモリセルにアドレシングするための受動マトリクスを特徴とする、請求項１〜８の１つに記載の半導体配置。
  11. 前記メモリセルは、シフトレジスタを形成するように構成されることを特徴とする、請求項１〜８の１つに記載の半導体配置。
  12. キャリア、固定層、および請求項１〜１１の１つに記載の少なくとも１つの半導体配置を含むタグであって、該半導体配置がキャリア上で提供される、タグ。
  13. キャリア、および請求項１〜１１の１つに記載の少なくとも１つの半導体配置を含むスマートカードであって、該半導体配置がキャリア上で提供される、スマートカード。
JP2003548253A 2001-11-16 2002-11-15 有機半導体に基づくトランジスタおよび不揮発性リードライトメモリセルを含む半導体配置 Pending JP2005510865A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10156470A DE10156470B4 (de) 2001-11-16 2001-11-16 RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen
PCT/DE2002/004235 WO2003046922A2 (de) 2001-11-16 2002-11-15 Halbleiteranordnung mit transistoren auf basis organischer halbleiter und nichtflüchtiger schreib-lese-speicherzellen

Publications (1)

Publication Number Publication Date
JP2005510865A true JP2005510865A (ja) 2005-04-21

Family

ID=7706068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003548253A Pending JP2005510865A (ja) 2001-11-16 2002-11-15 有機半導体に基づくトランジスタおよび不揮発性リードライトメモリセルを含む半導体配置

Country Status (8)

Country Link
US (1) US7208823B2 (ja)
EP (1) EP1444698A2 (ja)
JP (1) JP2005510865A (ja)
KR (1) KR100633943B1 (ja)
CN (1) CN1636249A (ja)
DE (1) DE10156470B4 (ja)
TW (1) TWI223462B (ja)
WO (1) WO2003046922A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
US20070051940A1 (en) * 2003-01-29 2007-03-08 Wolfgang Clemens Device and method for determining the physical condition of an animal
DE102004025675B4 (de) * 2004-05-26 2008-02-14 Qimonda Ag Integrierter Halbleiterspeicher mit organischem Auswahltransistor
DE102004025676B4 (de) * 2004-05-26 2008-09-04 Qimonda Ag Integrierter Halbleiterspeicher mit organischem Auswahltransistor
NO321381B1 (no) * 2004-07-22 2006-05-02 Thin Film Electronics Asa Elektrisk viaforbindelse og tilknyttet kontaktanordning samt fremgangsmate til deres fremstilling
US20080138889A1 (en) * 2005-02-10 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
DE102005009511B3 (de) * 2005-02-24 2006-12-14 Infineon Technologies Ag Halbleiterspeichervorrichtung und Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
KR100966302B1 (ko) * 2005-11-15 2010-06-28 서울시립대학교 산학협력단 메모리 장치
WO2007058436A1 (en) * 2005-11-15 2007-05-24 Iferro Co., Ltd. Memory device
KR100732294B1 (ko) * 2005-11-17 2007-06-25 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 복조장치
JPWO2008007664A1 (ja) * 2006-07-11 2009-12-10 武田薬品工業株式会社 二環性複素環化合物およびその用途
DE102006039927A1 (de) * 2006-08-25 2008-03-06 Printed Systems Gmbh Navigationsgerät
KR101201891B1 (ko) 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
US8558295B2 (en) * 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
CN109980014B (zh) * 2019-03-26 2023-04-18 湘潭大学 一种后栅极铁电栅场效应晶体管及其制备方法
KR102273336B1 (ko) 2019-08-26 2021-07-06 충북대학교 산학협력단 Rf-id용 전자파 흡수체 및 이를 포함하는 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105792A (ja) * 1985-10-04 1986-05-23 Toray Ind Inc 強誘電性高分子メモリ
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
JP3307928B2 (ja) * 1991-01-09 2002-07-29 シーメンス アクチエンゲゼルシヤフト メモリセル装置およびその作動方法
JPH0722669A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US5608246A (en) 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
JPH1098162A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
DE19640239A1 (de) 1996-09-30 1998-04-02 Siemens Ag Speicherzelle mit Polymerkondensator
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
DE19935527A1 (de) * 1999-07-28 2001-02-08 Giesecke & Devrient Gmbh Aktive Folie für Chipkarten mit Display
US20050032226A1 (en) * 1999-10-01 2005-02-10 Natan Michael J. Encoded nanoparticles in paper manufacture
EP1103916A1 (de) * 1999-11-24 2001-05-30 Infineon Technologies AG Chipkarte
DE10012204A1 (de) * 2000-03-13 2001-09-20 Siemens Ag Einrichtung zum Kennzeichnen von Stückgut
JP2003529223A (ja) * 2000-03-28 2003-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラム可能な記憶素子を有する集積回路
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US7025277B2 (en) * 2000-09-25 2006-04-11 The Trustees Of Princeton University Smart card composed of organic processing elements
NO20005980L (no) 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6646903B2 (en) * 2001-12-03 2003-11-11 Intel Corporation Ferroelectric memory input/output apparatus

Also Published As

Publication number Publication date
DE10156470B4 (de) 2006-06-08
KR100633943B1 (ko) 2006-10-13
US7208823B2 (en) 2007-04-24
KR20040053315A (ko) 2004-06-23
US20050077606A1 (en) 2005-04-14
WO2003046922A2 (de) 2003-06-05
EP1444698A2 (de) 2004-08-11
CN1636249A (zh) 2005-07-06
DE10156470A1 (de) 2003-05-28
WO2003046922A3 (de) 2003-08-14
TWI223462B (en) 2004-11-01
TW200301974A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
JP2005510865A (ja) 有機半導体に基づくトランジスタおよび不揮発性リードライトメモリセルを含む半導体配置
KR101395577B1 (ko) 반도체장치 및 그 제작방법
KR101258672B1 (ko) 반도체장치
KR101219750B1 (ko) 반도체장치 및 그의 제작방법
CN100524765C (zh) 半导体器件
JP5371155B2 (ja) 半導体装置
JP4652087B2 (ja) 半導体装置
JP2011211215A (ja) 半導体装置
US7408799B2 (en) RFID device having nonvolatile ferroelectric memory device
US20090065768A1 (en) Memory Element and Semiconductor Device
US7049628B2 (en) Semiconductor memory cell and semiconductor memory device
US8314417B2 (en) Memory device and semiconductor device
JP2006250928A (ja) 半導体装置
JP4758274B2 (ja) 記憶素子および半導体装置
JP4954540B2 (ja) 半導体装置
JP5171129B2 (ja) 半導体装置
JP2006191005A (ja) 記憶装置及びその作製方法並びに半導体装置及びその作製方法
KR100876838B1 (ko) 집적회로
JP2006148084A (ja) 半導体装置
JP5052055B2 (ja) 記憶装置及び半導体装置の作製方法
JP2006156969A (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄタグ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグおよび衣類
Koyama et al. Improvement in non-destructive readout reliability of feram with asymmetrical programming

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071017