JP2005266821A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】 プラズマディスプレイパネルの画面に発生するフリッカー及び疑似輪郭を低減させて安定的なプラズマディスプレイパネルの駆動方法並びに駆動回路を提供する。
【解決手段】 プラズマディスプレイパネルの駆動方法は、駆動ブロックのうち何れか一つの第１駆動ブロックの第１のスキャン電極ラインから第ｎのスキャン電極ラインまで所定駆動周期毎に第１スキャンパルスを順次印加する段階と、前記第１駆動ブロックに隣接する第２駆動ブロックの第ｍのスキャン電極ラインから第１のスキャン電極ラインまで前記第１スキャンパルスの印加時点から所定の時差を有する第２スキャンパルスを前記第１スキャンパルスと逆順に印加する段階とを包含する。
【選択図】 図８ａ

Description

本発明はプラズマディスプレイパネルに関し、特にプラズマディスプレイパネルの駆動方法並びに駆動回路に関する。

プラズマディスプレイパネルと液晶表示装置（ＬＣＤ）は、平板型表示装置の中で最も実用性高い次世代の表示装置として注目されている。特に、プラズマディスプレイパネル(Plasma Display Panel)は、液晶表示装置よりも輝度が高く、視野角が広いので、屋外広告塔、壁掛け用ＴＶ、劇場用の表示装置等のように薄型の大型ディスプレイとして応用性が広い。

６４０×４８０の解像度の一般的なプラズマディスプレイパネルの構成は図１の通りである。図１に示すプラズマディスプレイパネルは、６４０×３本のアドレス電極ライン（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、・・・、Ｒ６３９、Ｇ６３９、Ｂ６３９、Ｒ６４０、Ｇ６４０、Ｂ６４０）、該アドレス電極ラインに直交する４８０本のスキャン電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４８０）及び同数のサステーン電極ライン１５から構成されるパネルと、アドレス電極ライン１７にデータパルスを印加するアドレス電極駆動部５０と、スキャン電極ライン１４にスキャンパルス及びサステーンパルスを印加するスキャン電極駆動部３０と、サステーン電極ライン１５にサステーンパルスを印加するサステーン電極駆動部６０と、アドレス電極駆動部５０、スキャン電極駆動部３０、及びサステーン電極駆動部６０を制御するマイコン２０とを備える。

パネルは、図２ａに示すように、相互対向して設けられた上部基板１０と下部基板１０’とが互いに合着されて構成される。図２ｂは図２ａに示すパネルの断面構造を示し、説明の便宜上、下部基板を下部基板面に直交する軸を中心として９０゜回転させている。

上部基板１０には、スキャン電極１４、１４’とサステーン電極１５、１５’とが一組になって連続的に形成されており、スキャン電極及びサステーン電極の形成された基板上に誘電層１１が塗布されており、誘電層上に保護膜１２が積層されている。そして、下部基板にはアドレス電極１７が前記スキャン電極／サステーン電極に直交して形成されており、アドレス電極の形成された下部基板上に下部誘電層１８が塗布されている。更に、下部誘電層において前記アドレス電極の形成された下部誘電層領域の間々に隔壁１９が形成されており、隔壁側面の一部及びアドレス電極の形成された下部誘電層領域に蛍光体膜１３が構成されている。このような上部基板と下部基板との間の空間に不活性ガスが封入されて放電領域になっている。

アドレス電極ライン１７は下部基板１０’上に連結して形成されており、各アドレス電極ラインの間は図２ａに示すように隔壁１９にて区分されている。カラープラズマディスプレイパネルの場合、アドレス電極ラインは、図１に示すように、３本のアドレス電極ラインＲ１、Ｇ１、Ｂ１が一画素(pixel)をなすように構成される。このような３本のアドレス電極ライン１７にはそれぞれＲ(red)、Ｇ(Green)、Ｂ(Blue)の映像信号に該当するデータパルスが印加される。スキャン電極ライン（Ｓ１、Ｓ２、Ｓ３、・・・、Ｓ４８０）１４、１４’とサステーン電極ライン１５、１５’は、下部基板１０’に対向する上部基板１０上にアドレス電極ライン１７に直交して形成されており、図３に示すようなサステーンパルスが印加される。スキャン電極ラインとサステーン電極ラインに印加されるサステーンパルスは、各々位相は反対で、周期は同一である。

マイコン２０は、外部より映像信号やクロック信号等を受けて映像信号に該当する画像をパネルに具現するようにアドレス電極駆動部５０、スキャン電極駆動部３０、及びサステーン電極駆動部６０を制御する。

アドレス電極駆動部５０は、スキャンパルスに同期してマイコン２０から伝送された映像データに該当するデータパルスをあらゆるアドレス電極ライン１７に同時に印加する。アドレス電極駆動部５０は、映像データを受け取り、放電セルを選択的に放電させるためのデータパルスを出力する。アドレス電極ライン１７に印加されるデータパルスは図３に示す通りである。

スキャン電極駆動部３０は、あらゆるスキャン電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４８０）にサステーンパルスを印加しながら、マイコン２０からの制御信号に基づいてスキャン電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４８０）に順次にスキャンパルスを印加する。この際、印加される制御信号は、通常「ＢＬＡＮＫ」信号と称する。この「ＢＬＡＮＫ」信号の「０」の時にはスキャン電極駆動部３０はスキャンパルスを印加せず、制御信号の「１」の時にはスキャン電極駆動部３０はスキャンパルスを出力する。スキャン電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４８０）に印加されるサステーンパルス及びスキャンパルスは図３に示す通りである。

サステーン電極駆動部６０は、あらゆるサステーン電極ライン１５に同時にサステーンパルスを印加する。サステーン電極ライン１５に印加されるサステーンパルスは、スキャン電極ライン１４に印加されるサステーンパルスの位相とは反対の位相を有する。

プラズマディスプレイパネルは各電極間の放電により駆動されるが、各電極に印加されるパルスによりプラズマディスプレイパネルの各放電セルを初期化するリセット放電期間と、各放電セルを選択的に一ラインずつスキャニングするアドレス放電期間と、そしてアドレス放電期間にスキャニングされた放電セルの放電を維持するサステーン放電期間とに分けられて駆動される。この際、プラズマディスプレイパネルの動作方法は、アドレス放電期間において放電セルをスキャニングする動作の性格に応じて選択的消去(selectiveerase)方式と選択的書込(selective write)方式とに分けられる。

以下、選択的書込方式でのプラズマディスプレイパネルの動作方法について説明する。

リセット放電期間に、プラズマディスプレイパネルの全てのスキャン電極１４及びサステーン電極１５は放電電圧の印加を受けて放電セルの放電領域に１次放電を起こし、これによってスキャン電極１４、１４’及びサステーン電極１５、１５’上の誘電層１１上に形成されていた壁電荷が全て消去される。すなわち、プラズマディスプレイパネルのあらゆる放電セルが初期化される。その後、サステーンパルスは、常にスキャン電極１４、１４’、サステーン電極１５、１５’に印加される。しかし、スキャン電極１４、１４’、サステーン電極１５、１５’に印加されたサステーンパルスの電圧は、放電を起こし得る放電開始電圧に比べて低いため、放電セルの放電領域は放電しない。

サステーンパルスの一周期の間にスキャン電極ライン１４には図３に示すように順次にスキャンパルスが印加される。この際、アドレス電極駆動部５０は、マイコン２０から与えられた映像データに基づいて放電させる放電セルに連結されたアドレス電極ライン１７にデータパルスを印加する。その結果、スキャンパルスの印加されたスキャン電極ライン１４に連結された放電セルのうち、データパルスの印加されたアドレス電極ライン１７と交差する部分の放電セルに放電が誘発されることにより、その放電セル内のスキャン電極１４、１４’及びサステーン電極１５、１５’上の誘電層１１表面に壁電荷が発生する。

すなわち、一つのスキャンパルスが一スキャン電極ライン１４に印加される間に、アドレス電極駆動部５０は、マイコン２０から与えられた一ライン分の映像データに基づいてそのスキャン電極ライン１４に連結された放電セルの放電可否を決定するデータパルスを全てのアドレス電極ライン１７に同時に印加する。例えば、一スキャン電極ライン１４に連結された全画素に白色(white)が具現されるためには、あらゆるアドレス電極ライン１７にデータパルスが印加されて一ラインの全ての放電セルが放電されなければならない。

この際、サステーンパルスの一周期の間に、全てのスキャン電極ライン１４にスキャンパルスが印加されることは不可能である。その理由は、全てのスキャン電極ライン１４にスキャンパルスが印加されるには、アドレス電極１７に印加されるデータパルスの周期が非常に短いため、動作が不安となり、放電セルの放電が誘発されないこともあるからである。従って、一般的なプラズマディスプレイパネルは、スキャン電極駆動部３０は多数個の駆動ＩＣから構成され、各々の駆動ＩＣは約４０乃至１２０本のスキャン電極ライン１４に連結されるように構成される。又、一般的なプラズマディスプレイパネルは、サステーンパルスの一周期の間に約４本内外のデータパルスを印加されるようにスキャンパルスの印加時点を設定する。

上述したようにリセット放電期間、アドレス放電期間、及びサステーン放電期間に印加される各々のサステーンパルス、スキャンパルス、及びデータパルスは図３に示すような波形を有する。

次に、選択的消去方式でのプラズマディスプレイパネルの動作原理について説明する。選択的消去方式によりプラズマディスプレイパネルの各電極に印加されるパルスは図４に示す通りである。

まず、スキャン電極１４、１４’に書込パルスがサステーンパルスに加えて印加される。こうなると、書込パルスとサステーン電極１５、１５’のサステーンパルス間の電圧により、サステーン電極１４、１４’とスキャン電極１５、１５’との間の放電領域に放電が誘発される。なぜならば、スキャン電極のスキャンパルスとサステーン電極のサステーンパルスとの間の電圧が放電開始電圧よりも高いからである。その結果、サステーン電極及びスキャン電極上の誘電体層１１上に壁電荷が発生する。

サステーンパルスの一周期の間にスキャン電極ライン１４には図４に示すように順次にスキャンパルスが印加される。この際、アドレス電極駆動部５０は、マイコン２０から与えられた映像データに基づいて放電させる放電セルに連結されたアドレス電極ライン１７にデータパルスを印加する。その結果、スキャンパルスの印加されたスキャン電極ライン１４に連結された放電セルのうち、データパルスの印加されたアドレス電極ライン１７と交差する部分の放電セルに放電が誘発されることにより、その放電セル内のスキャン電極１４、１４’及びサステーン電極１５、１５’上の誘電層１１に形成された壁電荷が消去される。その結果、サステーンパルスにより、もうそれ以上放電は維持されず、結局放電は中断される。

すなわち、一つのスキャンパルスが一スキャン電極ライン１４に印加される間に、アドレス電極駆動部５０は、マイコン２０から与えられた一ライン分の映像データに基づいてそのスキャン電極ライン１４に連結された放電セルの放電可否を決定するデータパルスを全てのアドレス電極ライン１７に同時に印加する。例えば、一スキャン電極ライン１４に連結された全画素に白色(white)を具現するには、選択的消去方式のプラズマディスプレイパネルの駆動方法によるアドレス電極駆動部５０は、あらゆるアドレス電極ライン１７にデータパルスを印加しない。逆に、一スキャン電極ライン１４に連結された全画素に黒色(black)を具現するには、あらゆるアドレス電極ライン１７にデータパルスを印加する。

すなわち、一つの放電セルに画像を具現するという観点で、選択的書込方式はデータパルスにより各放電セルに放電を誘発させて画像を具現する方法であり、選択的消去方式はデータパルスにより各放電セルの進行中の放電を中断させて画像を具現する方法である。

尚、一フレームの映像を具現するという観点で、各放電セルの画像を利用してプラズマディスプレイパネルの全体表示領域に映像を具現する方法の中で一般的に使用される方法は、図５に示すようなサブフィールド方式である。

サブフィールド方式は、上述の選択的書込方式或いは選択的消去方式により表示される一画面を一つの副画面と設定し、スキャン電極駆動部３０、サステーン電極駆動部６０及びアドレス電極駆動部５０を制御して多数の副画面を重ねることで一つの完全な画面を具現する方式である。この類のサブフィールド方式は、多数枚の副画面を順次に集めて一つの映像をなす。この際、副画面の個数は映像の階調ビットの数と同数である。すなわち、スクリーンに８ビット階調で一フレームの映像が具現される場合、サブフィールド方式で具現される副画面の個数も８枚である。

まず、サブフィールド方式は、プラズマディスプレイパネルのあらゆるセルに１ビットずつのデジタル映像信号による電圧を印加して、全セルが同じ輝度を有する一枚の第１副画面を生成する。そして、次のビットのデジタル映像信号による電圧を印加して、再び全セルが同じ輝度を有する一枚の第２副画面を生成する。この際、第１副画面をなす全ての放電セルの輝度は同じ、第２副画面をなす全ての放電セルの輝度は同一である。しかし、第１副画面の輝度と第２副画面の輝度とは相異する。

１ビットずつの映像信号により生成された各々の副画面は、最も輝度の高い最上位ビットによる最上位副画面、最も輝度の低い最下位ビットによる最下位副画面、そして最上位副画面と最下位副画面との間の中間ビットによる多数枚の副画面から構成されている。例えば、８ビットの階調を有する映像は、最上位ビットによる第１副画面、最下位ビットによる第８副画面、そして中間の６ビットにより差等的に輝度区分された第２、第３、第４、第５、第６、第７副画面など、総８枚の副画面を重ねて表示する。このように、サブフィールド方式は、例えば８枚の副画面を重ねて、人の目の残像効果によって一つの完全な画面を具現することである。

図６はスキャン電極駆動部３０を４つに分けた４分割サブフィールド駆動方式を示す図である。図７は図６に示す４分割プラズマディスプレイパネルを駆動するための選択的消去方式のスキャンパルス、サステーンパルス、及びデータパルスを示す図である。

図６に示す４分割サブフィールド駆動方式は、第１アドレス放電区間で第１行のスキャン電極ラインＳ１に図７に示す第１スキャンパルス（ａ）を印加し、第１２１行のスキャン電極ラインＳ１２１に第２スキャンパルス（ｂ）を印加し、第２４１行のスキャン電極ラインＳ２４１に第３スキャンパルス（ｃ）を印加する。そして、第３６１行のスキャン電極ラインＳ３６１に第４スキャンパルス（ｄ）を印加して各行に形成された放電セルをアドレシングする。この後、第２アドレス放電区間で第２行のスキャン電極ラインＳ２に第１スキャンパルス（ａ）を印加し、第１２２行のスキャン電極ラインＳ１２２に第２スキャンパルス（ｂ）を印加し、第２４２行のスキャン電極ラインＳ２４２に第３スキャンパルス（ｃ）を印加する。そして、第３６２行のスキャン電極ラインＳ３６２に第４スキャンパルス（ｄ）を印加して各行に形成された放電セルをアドレシングする。図６に示す４分割サブフィールド駆動方式は、上述と同様な方法で第１２０アドレス放電区間が終わるまでアドレシングし、全てのスキャン電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４８０）の放電セルをアドレシングする。

図６に示す４分割サブフィールド駆動方式によりスキャンパルスが供給される手順、つまりアドレシング手順は表１の通りである。

この際、図７に示すように、アドレス駆動部は、各アドレス放電区間でスキャンパルスが印加される度にそのスキャンパルスの印加されるスキャン電極ラインに連結された放電セルの放電可否を決定するデータパルスをアドレス電極ラインに印加する。アドレス放電区間の第１期間のうち、第１のスキャン電極ラインＳ１に第１スキャンパルスが印加される際、アドレス駆動部は、第１のスキャン電極ラインＳ１に連結された放電セルの放電可否を決定するデータパルスをアドレス電極ラインに印加する。次いで、第１２１のスキャン電極ラインＳ１２１に第２スキャンパルスが印加される際、アドレス駆動部は第１２１のスキャン電極ラインＳ１２１に連結された放電セルの放電可否を決定するデータパルスを印加する。

結局、アドレス駆動部は、第１のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルスをアドレス電極ラインに印加し、次いで第１２１のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルスをアドレス電極ラインに印加し、次いで第２４１のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルス、第３６１のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルス、第２のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルス、第１２２のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルス、第２４２のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルス、第３６２のスキャン電極ラインに連結された放電セルの映像データに該当するデータパルスを順次にアドレス電極ラインに印加する。

最上位ビット（以下、MSB: Most Significant Bit)に該当するサブフィールド画面の具現のために第１２０のスキャン電極ラインＳ１２０に第１スキャンパルスの印加が完了すると、図６に示す４分割サブフィールド駆動方式はその次のビットに該当するサブフィールド画面を具現するべく第１のスキャン電極ラインＳ１に第１スキャンパルス（ａ）を印加して表１と同手順に再びスキャンパルスをスキャン電極ラインに印加する。図６に示す４分割サブフィールド駆動方式は、各々のサブフィールド画面を、図１に示すようにスキャンパルスをスキャン電極ラインに印加することによりプラズマディスプレイパネルに映像を具現する。

しかし、図６に示す４分割サブフィールド駆動方式には下記のような問題点があった。

図６に示す４分割サブフィールド駆動方式は、第１スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ１と第２スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ２との境界部分Ｌ１、第２スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ２と第３スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ３との境界部分Ｌ２、第３スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ３と第４スキャンパルスによりスキャン電極ラインがアドレシングされる領域Ｐ４との境界部分Ｌ３で、画面が不規則にちらつくフリッカー(flicker)が発生する。なぜならば、各境界部分のスキャン電極ラインに連結された放電セルは、互いに異なるビットの階調を具現することもあり、放電状態が互いに異なることもあるからである。例えば、同一のアドレス放電期間において第１２０のスキャン電極ラインＳ１２０に連結された放電セルは７ビット階調の画面を具現し、第１２１のスキャン電極ラインＳ１２１に連結された放電セルは６ビット階調の画面を具現する。

又、図６に示すプラズマディスプレイパネルの駆動方法により駆動されるプラズマディスプレイパネルの画面は、疑似輪郭を発生させるため、視聴者に安定した画像を提供することができない。疑似輪郭とは、表示装置の画面に具現された画像を視点を移動させながら観測する際に感じ得る画像の乱れのことである。このような疑似輪郭は、所定の階調を有する動画像で発生する頻度が高い。疑似輪郭を起こす理由は、プラズマディスプレイパネルの画面を視聴しながら視点を移動させる途中で、偶然に一つのフレームで互いに異なるサブフィールドを観測することで画像の階調が不規則的に具現されるのを感じるためである。例えば、視聴者は、画面の上部に具現された画像を視聴する途中で瞬間的に下部に具現された画像を視聴すると、上部に具現されたサブフィールド画像と全く異なるサブフィールドの画像を感じることになる。その結果、プラズマディスプレイパネルの画面は自然に具現されているにも係わらず、視聴者は画像がちらついていると感じる。

本発明は上記の問題点を解決するためになされたものであり、その目的は、プラズマディスプレイパネルの画面に発生するフリッカー及び疑似輪郭を低減させて安定的に映像を具現するプラズマディスプレイパネルの駆動方法並びに駆動回路を提供することにある。

本発明によるプラズマディスプレイパネルの駆動方法は、複数本のスキャン電極ラインと、前記各スキャン電極ラインそれぞれとは対をなして平行に形成された複数のサステーン電極ラインと、前記各スキャン電極のそれぞれに直交して形成された複数のアドレス電極ラインとを具備し、前記各スキャン電極ラインと前記各アドレス電極ラインとの交差部に放電セルがそれぞれ形成され、前記複数本のスキャン電極ラインが少なくとも２個の駆動ブロックにグループ化されたプラズマディスプレイパネルにおいて、一つのフィールドを複数個のサブフィールドに分けて階調表現を行い、各サブフィールドをアドレス放電期間とサステーン放電期間とに分離して前記放電セルにおける放電を実施する駆動方法であって、対をなす前記スキャン電極ラインおよび前記サステーン電極ラインに、位相が反対であって周期が同一のサステーンパルスがそれぞれ周期的に印加されるようになっており、前記駆動ブロックのうち何れか一つのｎ本（ｎは２以上の整数）のスキャン電極ラインにて構成される第１駆動ブロックのｘ本（ｘは２以上の整数）のスキャン電極ラインに対して第１のスキャンパルスを、第１のスキャン電極ラインから第ｘのスキャン電極ラインまで、その順番に、一サブフィールドにおける前記アドレス放電期間である前記サステーンパルスの一周期の間にそれぞれ印加する段階と、前記第１駆動ブロックに隣接する第２駆動ブロックのｍ本（ｍは、ｍ＜ｎの整数であり、ｎ：ｍ＝ｘ）のスキャン電極ラインに対して、前記第１のスキャンパルスが印加される前記記アドレス放電期間と同じタイミングのアドレス放電期間に、前記第１スキャンパルスの全ての印加時点から所定の時差を有する第２スキャンパルスを、第ｍのスキャン電極ラインから第１のスキャン電極ラインまで前記第１スキャンパルスとは逆の順番でそれぞれ印加する段階とを包含する。

本発明によるプラズマディスプレイパネルの駆動方法は、従来の駆動方法に比べて各駆動ブロックの境界面が時間的に連続性を有するため、疑似輪郭の発生を防止することができる。

更に、本発明によるＰＤＰ駆動回路並びに駆動方法は、隣接するラインに印加されるスキャンパルス間の時間差が短いため、高密度ＴＶ（ＨＤＴＶ）解像度を凌ぐＰＤＰを駆動することができる。

本発明によるプラズマディスプレイパネルの駆動方法の適用されるプラズマディスプレイパネルは複数個の駆動ブロックに区分されている。

図８ａは、本発明のプラズマディスプレイパネルの駆動方法を示す図であり、図８ｂは、図８ａに示すプラズマディスプレイパネルに印加されるスキャンパルスを示す波形図である。

本発明は、図８ａに示すように、駆動ブロックのうち何れか一つの第１駆動ブロックの第１のスキャン電極ラインから第１駆動ブロックの最後のスキャン電極ラインまで第１スキャンパルスを順次印加する。同時に、第１駆動ブロックに隣接する第２駆動ブロックの最後のスキャン電極ラインから第２駆動ブロックの第１のスキャン電極ラインまで第１スキャンパルスの印加時点から所定の時差を有するように第２スキャンパルスを印加する。この際、図８ｂに示すように、第１スキャンパルスと第２スキャンパルスは同一の（周期の）サステーンパルス内で印加時点の異なるパルスである。本発明では、一つの駆動ブロックに印加されるスキャンパルスを、サステーンパルス内の一定時点のみで印加することなく所定周期毎にスキャンパルスの印加時点を変えてやる。本発明は、各駆動ブロックに印加するスキャンパルスの印加周期及びスキャンパルスの印加順序に従って様々な実施形態として具現される。なお、図８ａおよび図８ｂは、プラズマディスプレイパネルの駆動領域を４つに区分した例を示している。

（第１実施形態）
図９に示すように、本発明の第１実施形態による駆動方法は、各駆動ブロックに印加されるスキャンパルスの印加時点を、サブフィールドを切り換える度に順序的に切り換えてやることを特徴とする。

即ち、まず、第１スキャンパルス（ａ）を第１駆動ブロックＰ１に印加し、同サステーンパルス内で第２スキャンパルス（ｂ）を第２駆動ブロックＰ２に印加してｎ番目のサブフィールドの映像を具現すると、次には、第１駆動ブロックＰ１に第２スキャンパルス（ｂ）を印加し、同サステーンパルス内で第２駆動ブロックＰ２に第１スキャンパルス（ａ）を印加してｎ＋１番目のサブフィールドの映像を具現する。更に、再び第１駆動ブロックＰ１に第１スキャンパルス（ａ）を印加し、同サステーンパルス内で第２駆動ブロックＰ２に第２スキャンパルス（ｂ）を印加してｎ＋２番目のサブフィールドの映像を具現する。

もしも、本発明の第１実施形態において駆動ブロックが３つ以上に区分されている場合、本発明の第１実施形態による駆動方法は、各駆動ブロックに印加されるスキャンパルスの印加時点を、サブフィールドを切り換える度に順序的に変えて印加するように構成される。すなわち、もし、第１スキャンパルス（ａ）を第１駆動ブロックＰ１に印加し、同サステーンパルス内で第２スキャンパルス（ｂ）を第２駆動ブロックＰ２に印加し第３スキャンパルス（ｃ）を第３駆動ブロックＰ３に印加してｎ番目のサブフィールドの映像を具現すると、次には第１スキャンパルス（ａ）を第２駆動ブロックＰ２に印加し、同サステーンパルス内で第２スキャンパルス（ｂ）を第３駆動ブロックＰ３に印加し第３スキャンパルス（ｃ）を第１駆動ブロックＰ１に印加してｎ＋１番目のサブフィールドの映像を具現する。その次には、第１駆動ブロックＰ１に第３スキャンパルス（ｃ）を印加し、同サステーンパルス内で第２駆動ブロックＰ２に第１スキャンパルス（ａ）を印加し第３駆動ブロックＰ３に第２スキャンパルス（ｂ）を印加してｎ＋２番目のサブフィールドの映像を具現する。

もし、本発明の第１実施形態のプラズマディスプレイパネルの駆動ブロックが図９に示すように４つに区分されている場合、もし第１スキャンパルス（ａ）を第１駆動ブロックＰ１に印加し、第２スキャンパルス（ｂ）を第２駆動ブロックＰ２に印加し、第３スキャンパルス（ｃ）を第３駆動ブロックＰ３に印加し、第４スキャンパルス（ｄ）を第４駆動ブロックＰ４に印加してｎ番目のサブフィールドの映像を具現すると、次には同サステーンパルス内で第１スキャンパルス（ａ）を第２駆動ブロックＰ２に印加し、第２スキャンパルス（ｂ）を第３駆動ブロックＰ３に印加し、第３スキャンパルス（ｃ）を第４駆動ブロックＰ４に印加し、第４スキャンパルス（ｄ）を第１駆動ブロックＰ１に印加してｎ＋１番目のサブフィールドの映像を具現する。その次には、同サステーンパルス内で第１駆動ブロックＰ１に第３スキャンパルス（ｃ）を印加し、第２駆動ブロックＰ２に第４スキャンパルス（ｄ）を印加し、第３駆動ブロックＰ３に第１スキャンパルス（ａ）を印加し、第４駆動ブロックＰ４に第２スキャンパルス（ｂ）を印加してｎ＋２番目のサブフィールドの映像を具現する。そして、その次には、同じサステーンパルス内で第１駆動ブロックＰ１に第４スキャンパルス（ｄ）を印加し、第２駆動ブロックＰ２に第１スキャンパルス（ａ）を印加し、第３駆動ブロックＰ３に第２スキャンパルス（ｂ）を印加し、第４駆動ブロックＰ４に第３スキャンパルス（ｃ）を印加してｎ＋３番目のサブフィールドの映像を具現する。

本発明の第１実施形態により駆動されるプラズマディスプレイパネルの各駆動ブロックは、同数のスキャン電極ラインから構成されることが好ましい。そして、本発明の第１実施形態による駆動方法は、一フレームで一つのサブフィールドが切り替わる度にスキャンパルスの印加時点が順序的に変わることが好ましい。一サブフィールドの代わりに一セットのサブフィールドが変わる度にスキャンパルスの印加時点が順序的に変わるように、この第１実施形態の方法を拡張応用してもよい。

（第２実施形態）
図１０に示すように、本発明の第２実施形態による駆動方法は、各駆動ブロックに印加されるスキャンパルスの印加時点をサステーンパルスの一周期ごとに順序的に変えてやることを特徴とする。

すなわち、サステーンパルスの１番目の周期に、第１スキャンパルスを第１駆動ブロックに印加し、第２スキャンパルスを第２駆動ブロックに印加してｎ番目のサブフィールドの映像を具現すると、２番目のサステーンパルス周期の間には第１駆動ブロックに第２スキャンパルスを印加し、第２駆動ブロックに第１スキャンパルスを印加してｎ＋１番目のサブフィールドの映像を具現する。そして、再び３番目のサステーンパルスの周期には第１駆動ブロックに第１スキャンパルスを印加し、第２駆動ブロックに第２スキャンパルスを印加してｎ＋２番目のサブフィールドの映像を具現する。

もしも、本発明の第２実施形態により駆動される駆動ブロックが３つ以上に区分されている場合、各駆動ブロックに印加されるスキャンパルスの印加時点を、サステーンパルスの一周期ごとに順序的に変えて印加するように構成される。すなわち、もしサステーンパルスの１番目の周期に、第１スキャンパルス（ａ）を第１駆動ブロックＰ１に印加し、第２スキャンパルス（ｂ）を第２駆動ブロックＰ２に印加し、第３スキャンパルス（ｃ）を第３駆動ブロックＰ３に印加するとしたら、次の周期に第１スキャンパルス（ａ）を第２駆動ブロックＰ２に印加し、第２スキャンパルス（ｂ）を第３駆動ブロックＰ３に印加し、第３スキャンパルス（ｃ）を第１駆動ブロックＰ１に印加する。更に、その次の周期には、第１スキャンパルス（ａ）を第３駆動ブロックＰ３に印加し、第２スキャンパルス（ｂ）を第１駆動ブロックＰ１に印加し、第３スキャンパルス（ｃ）を第２駆動ブロックＰ２に印加する。

もし、第２実施形態により駆動される駆動ブロックが図１０に示すように４つに区分されている場合、サステーンパルスの１番目の周期に、第１スキャンパルス（ａ）を第１駆動ブロックＰ１に印加し、第２スキャンパルス（ｂ）を第２駆動ブロックＰ２に印加し、第３スキャンパルス（ｃ）を第３駆動ブロックＰ３に印加し、第４スキャンパルス（ｄ）を第４駆動ブロックＰ４に印加するとしたら、次の周期には第１スキャンパルス（ａ）を第２駆動ブロックＰ２に印加し、第２スキャンパルス（ｂ）を第３駆動ブロックＰ３に印加し、第３スキャンパルス（ｃ）を第４駆動ブロックＰ４に印加し、第４スキャンパルス（ｄ）を第１駆動ブロックＰ１に印加する。そして、その次には、第１駆動ブロックＰ１に第３スキャンパルス（ｃ）を印加し、第２駆動ブロックＰ２に第４スキャンパルス（ｄ）を印加し、第３駆動ブロックＰ３に第１スキャンパルス（ａ）を印加し、第４駆動ブロックＰ４に第２スキャンパルス（ｂ）を印加する。更に、その次には、第１駆動ブロックＰ１に第４スキャンパルス（ｄ）を印加し、第２駆動ブロックＰ２に第１スキャンパルス（ａ）を印加し、第３駆動ブロックＰ３に第２スキャンパルス（ｂ）を印加し、第４駆動ブロックＰ４に第３スキャンパルス（ｃ）を印加する。

本発明の第２実施形態により駆動されるプラズマディスプレイパネルの各駆動ブロックは、同数のスキャン電極ラインから構成されることが好ましい。そして、本発明の第２実施形態による駆動方法は、サステーンパルスの毎周期ごとにスキャンパルスの印加時点を順序的に変えることが好ましい。毎周期の代わりにサブフィールドのセット周期ごとにスキャンパルスの印加時点を順序的に変えるよう、第２実施形態の方法を拡張応用してもよい。

（第３実施形態）
本発明の第３実施形態は、一駆動ブロックに２つ以上のスキャンパルスを所定駆動周期ごとに順序を変えて印加することを特徴とする。

もし、一サステーンパルス周期の間に、第１駆動ブロックＰ１の第ｘのスキャン電極ラインに第１スキャンパルス（ａ）を印加し、第２駆動ブロックＰ２の第ｙのスキャン電極ラインに第２スキャンパルス（ａ）を印加すると、次には、第２駆動ブロックＰ２の第ｙ−１のスキャン電極ラインに第２スキャンパルス（ｂ）を印加する前に、第１駆動ブロックＰ１の第ｘ＋１のスキャン電極ラインに第３スキャンパルス（ｃ）を印加する。そして、第１駆動ブロックＰ１の全てのスキャン電極ラインにスキャンパルスを印加した後、第１スキャンパルス（ａ）を印加した第１駆動ブロックＰ１の第ｘのスキャン電極ラインには第３スキャンパルス（ｃ）を印加し、第１駆動ブロックＰ１の第ｘ＋１のスキャン電極ラインには第１スキャンパルス（ａ）を印加する。すなわち、第１駆動ブロックＰ１及び第２駆動ブロックＰ２の各々のあらゆるスキャン電極ラインにスキャンパルスが印加される全体時間が一致するように、一サステーンパルス周期の間に第１駆動ブロックＰ１の第ｘのスキャン電極ラインに第１スキャンパルス（ａ）を印加し、第１駆動ブロックＰ１の第ｘ＋１のスキャン電極ラインに第２スキャンパルス（ｂ）を印加し、第２駆動ブロックＰ１の第ｙのスキャン電極ラインに第３スキャンパルス（ｃ）を印加する。

本発明の第３実施形態により駆動されるプラズマディスプレイパネルの第１駆動ブロックＰ１、第２駆動ブロックＰ２は、スキャン電極ラインの個数が２：１の比率に構成されなければならない。すなわち、所定周期内に第１駆動ブロックＰ１に印加されるスキャンパルスの個数と、第２駆動ブロックＰ２に印加されるスキャンパルスの個数との比率は、第１駆動ブロックＰ１に構成されたスキャン電極ラインの個数と第２駆動ブロックＰ２に構成されたスキャン電極ラインの個数との比率と同じである。

第１駆動ブロックＰ１、第２駆動ブロックＰ２に構成されたスキャン電極ラインの個数の比率は３：１以上であってもよい。

図１１に示すように、第１駆動ブロックＰ１、第２駆動ブロックＰ２に構成されたスキャン電極ラインの個数の比率が３：１である場合、一サステーンパルス周期の間に第１駆動ブロックＰ１の第ｘのスキャン電極ラインに第１スキャンパルス（ａ）を印加し、第１駆動ブロックＰ１の第ｘ＋１のスキャン電極ラインに第２スキャンパルス（ｂ）を印加し、第１駆動ブロックＰ１の第ｘ＋２のスキャン電極ラインに第３スキャンパルス（ｃ）を印加する。そして、本発明は、第１駆動ブロックＰ１の第ｘのライン、第ｘ＋１のライン、第ｘ＋２のラインにスキャンパルスを印加するサステーンパルス周期の間に、第２駆動ブロックＰ２の第ｙのラインに第４スキャンパルス（ｄ）を印加する。

この後、所定駆動周期ごとに各駆動ブロックに印加されるスキャンパルスの順序を変える。例えば、一サステーンパルス周期内に、第１駆動ブロックの第ｘのラインないし第ｘ＋２のスキャン電極ラインに第１スキャンパルス（ａ）、第２スキャンパルス（ｂ）、第３スキャンパルス（ｃ）を順次印加し、第２駆動ブロックＰ２の第ｙのスキャン電極ラインに第４スキャンパルス（ｄ）を印加してｎ番目のサブフレームの映像を具現する場合、次のサステーンパルス周期では第１駆動ブロックＰ１の第ｘのラインないし第ｘ＋２のスキャン電極ラインに第２スキャンパルス（ｂ）、第３スキャンパルス（ｃ）、第４スキャンパルス（ｄ）を順次印加し、第２駆動ブロックＰ２の第ｙのスキャン電極ラインに第１スキャンパルス（ａ）を印加してｎ＋１番目のフレームの映像を具現する。次いで、その次のサステーンパルス周期では第１駆動ブロックＰ１の第ｘのラインないし第ｘ＋２のスキャン電極ラインに第３スキャンパルス（ｃ）、第４スキャンパルス（ｄ）、第１スキャンパルス（ａ）を順次印加し、第２駆動ブロックＰ２の第ｙのスキャン電極ラインに第２スキャンパルス（ｂ）を印加してｎ＋２番目のフレームの映像を具現する。

この際、各駆動ブロックに印加されるスキャンパルスの順序を、上述したように毎フレームごとに変えてもよく、毎フレームでなく一セットのフレーム或いは一つのサブフィールドごとに変えてもよく、一セットのサブフィールドごとに変えてもよい。

第１駆動ブロックＰ１のスキャン電極ラインに印加されるスキャンパルスの個数と第２駆動ブロックＰ２のスキャン電極ラインに印加されるスキャンパルスの個数との比率が整数倍に構成されることが好ましい。しかし、その比率は整数倍でなくてもよい。

各スキャンパルスを印加する順序は、サステーンパルス周期の整数倍ごとに変更してもよい。

すなわち、第１駆動ブロックＰ１の第１のラインないし第３のスキャン電極ラインに第１スキャンパルス（ａ）、第２スキャンパルス（ｂ）及び第３スキャンパルス（ｃ）を順次印加し、第２駆動ブロックＰ２の第１のスキャン電極ラインに第４スキャンパルス（ｄ）を印加すると、その次には、第１駆動ブロックＰ１の第４のラインないし第６のスキャン電極ラインに第４スキャンパルス（ｄ）、第１スキャンパルス（ａ）、及び第２スキャンパルス（ｂ）を順次印加し、第２駆動ブロックＰ２の第２のスキャン電極ラインに第３スキャンパルス（ｃ）を印加する。この後、第１駆動ブロックＰ１の第７のラインないし第９のスキャン電極ラインに第３スキャンパルス（ｃ）、第４スキャンパルス（ｄ）、及び第１スキャンパルス（ａ）を順次印加し、第２駆動ブロックＰ２の第３のスキャン電極ラインに第２スキャンパルス（ｂ）を印加し、第１駆動ブロックＰ１の第１０のラインないし第１２のスキャン電極ラインに第２スキャンパルス（ｂ）、第３スキャンパルス（ｃ）、及び第４スキャンパルス（ｄ）を印加し、第２駆動ブロックＰ２の第４のスキャン電極ラインに第１スキャンパルス（ａ）を印加する。

（第４実施形態）
本発明の第４実施形態では一つの駆動ブロックに互いに異なるサブフィールド画面を具現するスキャンパルスを所定の時差を有して印加することを特徴とする。

図１２に示すように、本発明の第４実施形態による駆動回路が、第１駆動ブロックＰ１の第ｘのスキャン電極ラインにｎ番目のサブフィールド画面の第１スキャンパルス（ａ）を印加すると、同時に第１駆動ブロックＰ１の第１のスキャン電極ラインにｎ＋１番目のサブフィールド画面の第１’スキャンパルス（ａ’）を印加する。そして、第２駆動ブロックＰ２の第ｙのスキャン電極ラインにｎ番目のサブフィールド画面の第２スキャンパルス（ｂ）を印加すると、同時に第２駆動ブロックＰ２の第１のスキャン電極ラインにｎ＋１番目のサブフィールド画面の第２’スキャンパルス（ｂ’）を印加する。

この際、一サステーンパルス周期において第１’スキャンパルス（ａ’）の印加時点は第１スキャンパルス（ａ）の印加時点と同様であるが、第１’スキャンパルス（ａ’）により具現されるサブフィールド画面は第１スキャンパルス（ａ）により具現されるサブフィールド画面と異なる。そして、一サステーンパルス周期において第２’スキャンパルス（ｂ’）の印加時点は第２スキャンパルス（ｂ）の印加時点と同様であるが、第２’スキャンパルス（ｂ’）により具現されるサブフィールド画面は第２スキャンパルス（ｂ）により具現されるサブフィールド画面と異なる。

図１３は本発明のプラズマディスプレイパネルの駆動回路を示している。

図１３に示すように、本発明によるプラズマディスプレイパネルの駆動回路は、映像を表示するパネル部４００と、パネル部にサステーンパルスとスキャンパルスを印加するスキャン駆動部１００と、パネル部にスキャン駆動部から出力されるサステーンパルスと反対位相のサステーンパルスを印加する共通回路部３００と、パネル部４００に映像データを与えるアドレス駆動部２００と、そして各部１００、２００、３００に制御信号を印加する制御部５００とを備える。

パネル部４００は、複数本のスキャン電極ライン１１１、１２１、１３１、１４１とサステーン電極ライン３０１とが互いに平行に形成されており、そのスキャン電極ライン１１１、１２１、１３１、１４１に直交してアドレス電極ライン２０１が形成されている。そして、スキャン電極ライン１１１、１２１、１３１、１４１とアドレス電極ライン２０１との交差部に放電セルが形成されている。パネル部４００は、スキャン駆動部１００から出力されるスキャンパルス、サステーンパルス、及び共通回路部３００から印加されるサステーンパルスにより放電セルが放電するように動作する。

スキャン駆動部１００は、スキャン電極ライン１１１、１２１、１３１、１４１を所定の個数にブロック化し、各ブロックＰ１、Ｐ２、Ｐ３、Ｐ４に別々のスキャンパルスとサステーンパルスを印加する。すなわち、スキャン駆動部１００の各スキャン駆動装置１１０、１２０、１３０、１４０から、一サステーンパルスの周期内に第１スキャンパルス（ａ）、第２スキャンパルス（ｂ）等が各スキャン電極ライン１１１、１２１、１３１、１４１に印加される。

共通回路部３００は、サステーン電極ライン３０１にサステーンパルスを印加してスキャン電極ライン１１１、１２１、１３１、１４１とサステーン電極ライン３０１との間の放電セル内の放電を維持させる。

制御部５００は、スキャンデータをラッチし、スキャン駆動部の各スキャン駆動装置１１０、１２０、１３０、１４０の各々に制御信号を印加して、スキャンパルスがスキャン電極ライン１１１、１２１、１３１、１４１に印加されることを制御する。

本発明のあらゆる実施形態は、第１駆動ブロックＰ１に印加されるｊ番目の第１スキャンパルス（ａ）の印加時点と、ｊ＋１番目の第１スキャンパルス（ａ）の印加時点との間に、第２駆動ブロックＰ２に印加されるｊ＋１番目の第２スキャンパルス（ｂ）のスキャンデータが制御部にラッチされるように構成されている。

６４０×４８０の解像度の一般的なプラズマディスプレイパネルの構成を示す図である。 プラズマディスプレイパネルの構成を示す図であり、プラズマディスプレイパネルにおいて相互対向して設けられた上部基板と下部基板を示す図である。 図２ａに示すパネルの断面構造図である。 従来のプラズマディスプレイパネルを駆動する駆動パルスを示す波形図である。 選択的消去方式によりプラズマディスプレイパネルの各電極に印加されるパルスを示す波形図である。 サブフィールド方式のプラズマディスプレイパネルの駆動方法を示す図である。 ４分割されたサブフィールド方式のプラズマディスプレイパネルの駆動方法を示す図である。 図６に示す４分割プラズマディスプレイパネルを駆動するためのスキャンパルス、サステーンパルス、及びデータパルスを示す波形図。 本発明のプラズマディスプレイパネルの駆動方法を示す図である。 図８ａに示すプラズマディスプレイパネルに印加されるスキャンパルスを示す波形図である。 本発明の第１実施形態のプラズマディスプレイパネルの駆動方法を示す図である。 本発明の第２実施形態のプラズマディスプレイパネルの駆動方法を示す図である。 本発明の第３実施形態のプラズマディスプレイパネルの駆動方法を示す図である。 本発明の第４実施形態のプラズマディスプレイパネルの駆動方法を示す図である。 本発明のプラズマディスプレイパネルの駆動回路を示す図である。

符号の説明

Ｐ１、Ｐ２、Ｐ３、Ｐ４ 駆動ブロック
ａ、ｂ、ｃ、ｄ スキャンパルス

Claims (1)

1. 複数本のスキャン電極ラインと、前記各スキャン電極ラインそれぞれとは対をなして平行に形成された複数のサステーン電極ラインと、前記各スキャン電極のそれぞれに直交して形成された複数のアドレス電極ラインとを具備し、前記各スキャン電極ラインと前記各アドレス電極ラインとの交差部に放電セルがそれぞれ形成され、前記複数本のスキャン電極ラインが少なくとも２個の駆動ブロックにグループ化されたプラズマディスプレイパネルにおいて、一つのフィールドを複数個のサブフィールドに分けて階調表現を行い、各サブフィールドをアドレス放電期間とサステーン放電期間とに分離して前記放電セルにおける放電を実施する駆動方法であって、
   対をなす前記スキャン電極ラインおよび前記サステーン電極ラインに、位相が反対であって周期が同一のサステーンパルスがそれぞれ周期的に印加されるようになっており、
   前記駆動ブロックのうち何れか一つのｎ本（ｎは２以上の整数）のスキャン電極ラインにて構成される第１駆動ブロックのｘ本（ｘは２以上の整数）のスキャン電極ラインに対して第１のスキャンパルスを、第１のスキャン電極ラインから第ｘのスキャン電極ラインまで、その順番に、一サブフィールドにおける前記アドレス放電期間である前記サステーンパルスの一周期の間にそれぞれ印加する段階と、
   前記第１駆動ブロックに隣接する第２駆動ブロックのｍ本（ｍは、ｍ＜ｎの整数であり、ｎ：ｍ＝ｘ）のスキャン電極ラインに対して、前記第１のスキャンパルスが印加される前記記アドレス放電期間と同じタイミングのアドレス放電期間に、前記第１スキャンパルスの全ての印加時点から所定の時差を有する第２スキャンパルスを、第ｍのスキャン電極ラインから第１のスキャン電極ラインまで前記第１スキャンパルスとは逆の順番でそれぞれ印加する段階と
   を包含するプラズマディスプレイパネルの駆動方法。

Images