JP2005244183A - 積層型インダクタ及びその製造方法 - Google Patents
積層型インダクタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005244183A JP2005244183A JP2005007223A JP2005007223A JP2005244183A JP 2005244183 A JP2005244183 A JP 2005244183A JP 2005007223 A JP2005007223 A JP 2005007223A JP 2005007223 A JP2005007223 A JP 2005007223A JP 2005244183 A JP2005244183 A JP 2005244183A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- magnetic
- sio
- conductor
- multilayer inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】 導体パターンと磁性体層が接触しているので、導体パターンに流れる電流による磁界の影響を受けて特性が劣化する。また、導体パターンの銀の熱膨張係数と磁性体層のフェライトの熱膨張係数が大きく異なるので、この熱膨張係数の差によって磁性体内に残留応力が発生し、磁気特性が劣化する。さらに、導体パターンに使用されている銀が磁性体層に拡散し、これによって磁気特性が劣化する。
【解決手段】 磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成される。この時、導体パターンは、銀粉末がＳｉＯ2によって被覆され、このＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
【選択図】 図１
【解決手段】 磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成される。この時、導体パターンは、銀粉末がＳｉＯ2によって被覆され、このＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
【選択図】 図１
Description
本発明は、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタ及びその製造方法に関するものである。
電子部品の小型化、薄型化等の要求に伴ってインダクタンス素子の分野においても、巻線を用いない固体化した積層型のインダクタが用いられるようになっている。
図６に示す様に磁性体層６１と導体パターン６２を積層し、磁性体層間の導体パターンを螺旋状に接続して積層体内にコイルが形成された積層型インダクタがある。この積層体のコイル端が引き出された端面には、外部端子が形成される。この様な従来の積層型インダクタは、導体パターン６２が磁性体層６１と接触しているため、導体パターンに流れる電流による磁界の影響を受け、インダクタンス値の低下や直流重畳特性等の特性が劣化するという問題があった。
この種の積層型インダクタは、近年、より小型化が検討されているが、小型化した場合、導体パターンが薄く、かつ、導体パターン間の間隔が狭くなって、導体パターンに流れる電流による磁界の影響がより大きくなる傾向があった。また、導体パターンに一般的に使用されている銀と磁性体層に使用されるフェライトでは熱膨張係数が大きく異なるため、この熱膨張係数の差によって磁性体内に残留応力が発生し、磁気特性が劣化するという問題もあった。さらに、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するという問題もあった。
これらの問題を解決するために、図７に示す様に磁性体層７１と導体パターン７２の間に空隙７３を形成することが行われている（例えば、非特許文献１、特許文献１を参照。）。
野村武史、中野敦之 「チップコンデンサおよびＬＣ複合チップ部品」 エレクトロニクス実装学会誌 ２０００ Ｖｏｌ．３ Ｎｏ．４ ｐ．２８６−２８８ 特許2987176号公報
この種の積層型インダクタは、近年、より小型化が検討されているが、小型化した場合、導体パターンが薄く、かつ、導体パターン間の間隔が狭くなって、導体パターンに流れる電流による磁界の影響がより大きくなる傾向があった。また、導体パターンに一般的に使用されている銀と磁性体層に使用されるフェライトでは熱膨張係数が大きく異なるため、この熱膨張係数の差によって磁性体内に残留応力が発生し、磁気特性が劣化するという問題もあった。さらに、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するという問題もあった。
これらの問題を解決するために、図７に示す様に磁性体層７１と導体パターン７２の間に空隙７３を形成することが行われている（例えば、非特許文献１、特許文献１を参照。）。
野村武史、中野敦之 「チップコンデンサおよびＬＣ複合チップ部品」 エレクトロニクス実装学会誌 ２０００ Ｖｏｌ．３ Ｎｏ．４ ｐ．２８６−２８８
しかしながら、この様な従来の積層型インダクタは、形状が小型のものほど、磁性体層と導体パターン間に均一かつ完全な空隙を形成することは極めて困難であり、また、１００５サイズ（１ｍｍ×０．５ｍｍ×０．５ｍｍ）以下のものでは充分な空隙を設けると所定のインダクタンス値を有する素子が形成できなくなると共に、導体パターンの断面積が小さくなって直流抵抗が増大するという問題があった。
また、従来の積層型インダクタにおいて、磁性体層と導体パターン間に空隙を設けるかわりに導体パターン間に非磁性体を形成することも検討されたが、非磁性体を形成するための工数やコストが増加すると共に、非磁性体と磁性体の加熱収縮挙動や収縮率等が異なるために非磁性体と磁性体層の接合が不充分になるという問題があった。
また、従来の積層型インダクタにおいて、磁性体層と導体パターン間に空隙を設けるかわりに導体パターン間に非磁性体を形成することも検討されたが、非磁性体を形成するための工数やコストが増加すると共に、非磁性体と磁性体の加熱収縮挙動や収縮率等が異なるために非磁性体と磁性体層の接合が不充分になるという問題があった。
本発明は、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる積層型インダクタ及びその製造方法を提供することを目的とする。
本発明は、導体パターンに用いられる材料を改良することにより、上記の課題を解決するものである。
すなわち、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタにおいて、導体パターンは、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
また、本発明は、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタの製造方法において、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成する。
すなわち、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタにおいて、導体パターンは、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
また、本発明は、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタの製造方法において、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成する。
本発明の積層型インダクタは、導体パターンが銀粉末をＳｉＯ2によって被覆し、このＳｉＯ2を銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成されるので、ＳｉＯ2が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結状態をそれ以外の部分よりも遅らせて、磁気的に不活性な層を傾斜的に形成することができる。従って、本発明の積層型インダクタは、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
また、本発明の積層型インダクタの製造方法は、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成するので、ＳｉＯ2が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結状態をそれ以外の部分よりも遅らせて、磁気的に不活性な層を傾斜的に形成することができる。従って、本発明の積層型インダクタの製造方法は、特別な装置や工程を必要とすることなく、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
また、本発明の積層型インダクタの製造方法は、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを磁性体層に印刷して導体パターンを形成するので、ＳｉＯ2が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結状態をそれ以外の部分よりも遅らせて、磁気的に不活性な層を傾斜的に形成することができる。従って、本発明の積層型インダクタの製造方法は、特別な装置や工程を必要とすることなく、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したり、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
本発明の積層型インダクタは、磁性体層と導体パターンを積層し、磁性体層間の導体パターンを接続して積層体内にコイルが形成される。この時、コイルを構成する導体パターンは、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。この様に形成された積層型インダクタは、導体ペーストの銀粉末を被覆しているＳｉＯ2が適度に磁性体に拡散し、導体パターンの近傍の磁性体の焼結をそれ以外の部分よりも遅らせることができ、導体パターン間及び導体パターンの近傍に磁性体としての機能がそれ以外の部分よりも不活性な部分を形成することができる。従って、本発明の積層型インダクタは、導体パターンに流れる電流による磁界の影響を受けて特性が劣化したり、導体パターンと磁性体の熱膨張係数の差によって磁性体内に残留応力が発生して磁気特性が劣化したりするのを防止できる。
図５は、本発明の積層型インダクタに使用される導体パターンの温度に対する収縮挙動を示すグラフである。なお、図５において、横軸は温度を、縦軸は導体パターンの収縮率を示している。
本発明の積層型インダクタに使用される導体パターンは、銀粉末を被覆しているＳｉＯ2の含有量を０．２ｗｔ％にした場合、実線で示す様に、銀がＳｉＯ2によって被覆されているので、３００〜８００℃の間で点線で示した従来の積層型インダクタのものよりも焼結反応が遅延され、収縮率が小さくなっている。この様に銀の焼結反応を遅延させることで、積層体を焼成する際に銀が磁性体に拡散するのを抑制することができ、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
図５は、本発明の積層型インダクタに使用される導体パターンの温度に対する収縮挙動を示すグラフである。なお、図５において、横軸は温度を、縦軸は導体パターンの収縮率を示している。
本発明の積層型インダクタに使用される導体パターンは、銀粉末を被覆しているＳｉＯ2の含有量を０．２ｗｔ％にした場合、実線で示す様に、銀がＳｉＯ2によって被覆されているので、３００〜８００℃の間で点線で示した従来の積層型インダクタのものよりも焼結反応が遅延され、収縮率が小さくなっている。この様に銀の焼結反応を遅延させることで、積層体を焼成する際に銀が磁性体に拡散するのを抑制することができ、導体パターンに使用されている銀が磁性体層内に拡散し、これによって磁気特性が劣化するのを防止できる。
以下、本発明の積層型インダクタ及びその製造方法を図１乃至図５を参照して説明する。
図１は本発明の積層型インダクタの実施例を示す分解斜視図である。
図１において、１１Ａ〜１１Ｆは磁性体層、１２Ａ〜１２Ｅは導体パターンである。
磁性体層１１Ａ〜１１Ｆは、Ｎｉ−Ｃｕ−Ｚｎ系フェライトやＭｇ−Ｚｎ−Ｃｕ系フェライト等のフェライトで形成される。また、導体パターン１２Ａ〜１２Ｅは、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
磁性体層１１Ａの表面には、導体パターン１２Ａが形成される。この導体パターン１２Ａは、１ターン未満分が形成され、一端が磁性体層１１Ａの端面に引き出される。
磁性体層１１Ｂの表面には、導体パターン１２Ｂが形成される。この導体パターン１２Ｂは、コの字状に３／４ターン分が形成される。導体パターン１２Ｂの一端は磁性体層１１Ｂのスルーホール内の導体を介して導体パターン１２Ａの他端に接続される。
磁性体層１１Ｃの表面には、導体パターン１２Ｃが形成される。導体パターン１２Ｃは、コの字状に３／４ターン分が形成され、その一端が磁性体層１１Ｃのスルーホール内の導体を介して導体パターン１２Ｂの他端に接続される。
磁性体層１１Ｄの表面には、導体パターン１２Ｄが形成される。この導体パターン１２Ｄは、３／４ターン分が形成され、その一端が磁性体層１１Ｄのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。
磁性体層１１Ｅの表面には、導体パターン１２Ｅが形成される。この導体パターン１２Ｅは、１ターン未満分が形成される。導体パターン１２Ｅの一端は、磁性体層１１Ｅのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。導体パターン１２Ｅの他端は、磁性体層１１Ｅの端面に引き出される。
この導体パターン１２Ｅが形成された磁性体層１１Ｅの上には、導体パターン１２Ｅを保護するための磁性体層１１Ｆが形成される。
この様にして導体パターン１２Ａ〜１２Ｅによって積層体内に螺旋状のコイルが形成され、積層体の両端面に形成された外部端子間にコイルが接続される。
図１は本発明の積層型インダクタの実施例を示す分解斜視図である。
図１において、１１Ａ〜１１Ｆは磁性体層、１２Ａ〜１２Ｅは導体パターンである。
磁性体層１１Ａ〜１１Ｆは、Ｎｉ−Ｃｕ−Ｚｎ系フェライトやＭｇ−Ｚｎ−Ｃｕ系フェライト等のフェライトで形成される。また、導体パターン１２Ａ〜１２Ｅは、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成される。
磁性体層１１Ａの表面には、導体パターン１２Ａが形成される。この導体パターン１２Ａは、１ターン未満分が形成され、一端が磁性体層１１Ａの端面に引き出される。
磁性体層１１Ｂの表面には、導体パターン１２Ｂが形成される。この導体パターン１２Ｂは、コの字状に３／４ターン分が形成される。導体パターン１２Ｂの一端は磁性体層１１Ｂのスルーホール内の導体を介して導体パターン１２Ａの他端に接続される。
磁性体層１１Ｃの表面には、導体パターン１２Ｃが形成される。導体パターン１２Ｃは、コの字状に３／４ターン分が形成され、その一端が磁性体層１１Ｃのスルーホール内の導体を介して導体パターン１２Ｂの他端に接続される。
磁性体層１１Ｄの表面には、導体パターン１２Ｄが形成される。この導体パターン１２Ｄは、３／４ターン分が形成され、その一端が磁性体層１１Ｄのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。
磁性体層１１Ｅの表面には、導体パターン１２Ｅが形成される。この導体パターン１２Ｅは、１ターン未満分が形成される。導体パターン１２Ｅの一端は、磁性体層１１Ｅのスルーホール内の導体を介して導体パターン１２Ｃの他端に接続される。導体パターン１２Ｅの他端は、磁性体層１１Ｅの端面に引き出される。
この導体パターン１２Ｅが形成された磁性体層１１Ｅの上には、導体パターン１２Ｅを保護するための磁性体層１１Ｆが形成される。
この様にして導体パターン１２Ａ〜１２Ｅによって積層体内に螺旋状のコイルが形成され、積層体の両端面に形成された外部端子間にコイルが接続される。
この様な積層型インダクタは以下の様にして製造される。この積層型インダクタをシート積層法によって形成する場合には、磁性体シート表面に銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを印刷して導体パターンを形成し、この導体パターンが形成された磁性体シートを所定の順序で所定の枚数を積層して積層体を形成し、所定の形状に切断後、焼成し、外部端子が形成される。また、この積層型インダクタを印刷積層法によって形成する場合には、磁性体層表面に銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを印刷する磁性体層への導体パターンの形成と、この導体パターンが形成された磁性体層上に磁性体ペーストを印刷する磁性体層の形成を所定回数繰り返して積層体を形成し、所定の形状に切断後、焼成し、外部端子が形成される。
この様に形成された積層型インダクタは、粒径が０．１μｍのＮｉ−Ｃｕ−Ｚｎ系フェライトを用いて磁性体層を形成し、銀粉末がＳｉＯ2によって被覆され、ＳｉＯ2が銀粉末の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて導体パターンを形成し、これらの積層体を８７０℃で焼成して積層体内に１４．５ターンのコイルを形成したところ、図２に示す様に導体パターン間及び導体パターンの近傍（すなわち、点線で囲まれた部分）の磁性体の粒径がそれ以外の部分よりも小さくなった。ＳｉＯ2の含有量を０．２ｗｔ％にした場合、この導体パターン間及び導体パターンの近傍の磁性体の粒径は、それ以外の部分の磁性体の粒径が１μｍなのに対して０．５μｍとなった。
図３は、本発明の積層型インダクタの特性を表にまとめたものを示している。なお、サンプルＮＯの＊印は本発明の範囲外のものであることを示している。
本発明の積層型インダクタは、銀粉末を被覆しているＳｉＯ2の含有量を０．０５〜０．３ｗｔ％にすることにより、１０ＭＨｚにおけるＱ値や直流抵抗ＲＤｃを大きく劣化させることなく、サンプルＮＯ．１に示した従来のものに比較して、１０ＭＨｚにおけるインダクタンス値が大きくなると共に、インダクタンス値のバラツキも小さくなった。
図４は、（Ａ）が直流電流を印加後のインダクタンス値（直流電流印加後のインダクタンス値の復帰値）を測定したものを、（Ｂ）が直流電流を印加中のインダクタンス値（直流重畳特性）を測定したものをグラフにまとめたものを示している。なお、図４において、横軸は印加電流を、縦軸はインダクタンス値の変動率を示している。
本発明の積層型インダクタの直流電流印加後のインダクタンス値の復帰値は、４２Ａ〜４６Ａに示す様に、従来の積層型インダクタのもの４１Ａに比較して、その変動率が小さくなる。なお、４２ＡはＳｉＯ2の含有量を０．０５にしたものの特性を、４３ＡはＳｉＯ2の含有量を０．１にしたものの特性を、４４ＡはＳｉＯ2の含有量を０．２にしたものの特性を、４５ＡはＳｉＯ2の含有量を０．３にしたものの特性を、４６ＡはＳｉＯ2の含有量を０．４にしたものの特性をそれぞれ示している。
また、本発明の積層型インダクタの直流重畳特性は、４２Ｂ〜４６Ｂに示す様に、従来の積層型インダクタのもの４１Ｂに比較してその変動率が小さくなる。なお、４２ＢはＳｉＯ2の含有量を０．０５にしたものの特性を、４３ＢはＳｉＯ2の含有量を０．１にしたものの特性を、４４ＢはＳｉＯ2の含有量を０．２にしたものの特性を、４５ＢはＳｉＯ2の含有量を０．３にしたものの特性を、４６ＢはＳｉＯ2の含有量を０．４にしたものの特性をそれぞれ示している。
本発明の積層型インダクタは、銀粉末を被覆しているＳｉＯ2の含有量を０．０５〜０．３ｗｔ％にすることにより、１０ＭＨｚにおけるＱ値や直流抵抗ＲＤｃを大きく劣化させることなく、サンプルＮＯ．１に示した従来のものに比較して、１０ＭＨｚにおけるインダクタンス値が大きくなると共に、インダクタンス値のバラツキも小さくなった。
図４は、（Ａ）が直流電流を印加後のインダクタンス値（直流電流印加後のインダクタンス値の復帰値）を測定したものを、（Ｂ）が直流電流を印加中のインダクタンス値（直流重畳特性）を測定したものをグラフにまとめたものを示している。なお、図４において、横軸は印加電流を、縦軸はインダクタンス値の変動率を示している。
本発明の積層型インダクタの直流電流印加後のインダクタンス値の復帰値は、４２Ａ〜４６Ａに示す様に、従来の積層型インダクタのもの４１Ａに比較して、その変動率が小さくなる。なお、４２ＡはＳｉＯ2の含有量を０．０５にしたものの特性を、４３ＡはＳｉＯ2の含有量を０．１にしたものの特性を、４４ＡはＳｉＯ2の含有量を０．２にしたものの特性を、４５ＡはＳｉＯ2の含有量を０．３にしたものの特性を、４６ＡはＳｉＯ2の含有量を０．４にしたものの特性をそれぞれ示している。
また、本発明の積層型インダクタの直流重畳特性は、４２Ｂ〜４６Ｂに示す様に、従来の積層型インダクタのもの４１Ｂに比較してその変動率が小さくなる。なお、４２ＢはＳｉＯ2の含有量を０．０５にしたものの特性を、４３ＢはＳｉＯ2の含有量を０．１にしたものの特性を、４４ＢはＳｉＯ2の含有量を０．２にしたものの特性を、４５ＢはＳｉＯ2の含有量を０．３にしたものの特性を、４６ＢはＳｉＯ2の含有量を０．４にしたものの特性をそれぞれ示している。
本発明の積層型インダクタは、銀粉末を被覆しているＳｉＯ2の含有量を０．０５〜０．３ｗｔ％にすることにより、インダクタンス値を大きくできると共に、インダクタンス値のバラツキを小さくでき、さらに、直流重畳特性や直流電流印加後のインダクタンス値の復帰値を向上させることができる。従って、本発明の積層型インダクタは、直流重畳特性を改善できた分、定格電流を大きくしたり、形状を小型化したりすることができる。
以上、本発明の積層型インダクタの実施例を述べたが、これら実施例に限られるものではない。例えば、実施例では積層体内にコイルを１つ形成する場合を説明したが、積層体内に複数のコイルを形成してトランスとしたり、コンデンサも内蔵させて積層体内にＬＣフィルタを形成したりしたものにも適用することができる。
１１Ａ〜１１Ｆ 磁性体層
１２Ａ〜１２Ｅ 導体パターン
１２Ａ〜１２Ｅ 導体パターン
Claims (2)
- 磁性体層と導体パターンを積層し、該磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタにおいて、
該導体パターンは、銀粉末がＳｉＯ2によって被覆され、該ＳｉＯ2が該銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを用いて形成されたことを特徴とする積層型インダクタ。 - 磁性体層と導体パターンを積層し、該磁性体層間の導体パターンを接続して積層体内にコイルが形成された積層型インダクタの製造方法において、
銀粉末がＳｉＯ2によって被覆され、該ＳｉＯ2が該銀の重量換算で０．０５〜０．３ｗｔ％含有した導体ペーストを該磁性体層に印刷して該導体パターンを形成したことを特徴とする積層型インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005007223A JP4659463B2 (ja) | 2004-01-30 | 2005-01-14 | 積層型インダクタ及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004023198 | 2004-01-30 | ||
| JP2005007223A JP4659463B2 (ja) | 2004-01-30 | 2005-01-14 | 積層型インダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005244183A true JP2005244183A (ja) | 2005-09-08 |
| JP4659463B2 JP4659463B2 (ja) | 2011-03-30 |
Family
ID=35025544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005007223A Active JP4659463B2 (ja) | 2004-01-30 | 2005-01-14 | 積層型インダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4659463B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012172921A1 (ja) * | 2011-06-15 | 2012-12-20 | 株式会社 村田製作所 | 積層コイル部品 |
| US9281113B2 (en) | 2011-06-15 | 2016-03-08 | Murata Manufacturing Co., Ltd. | Laminated coil component, and method of manufacturing the laminated coil component |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210606A (ja) * | 1988-06-28 | 1990-01-16 | Tdk Corp | 導電性ペーストおよびそれを用いた厚膜部品 |
| JPH0210607A (ja) * | 1988-06-28 | 1990-01-16 | Tdk Corp | 導電性ペーストおよびそれを用いた厚膜部品 |
| JPH0354126A (ja) * | 1989-07-20 | 1991-03-08 | Hai Miller:Kk | ＳｉＯ２被膜が形成された銀コートガラスフレークの製造法 |
| JPH04142714A (ja) * | 1990-10-03 | 1992-05-15 | Murata Mfg Co Ltd | ソリッドトランスとその製造方法 |
| JPH04199804A (ja) * | 1990-11-29 | 1992-07-21 | Murata Mfg Co Ltd | 積層チップ型コイル部品及びその製造方法 |
| JPH056824A (ja) * | 1991-06-27 | 1993-01-14 | Pilot Precision Co Ltd | インダクタ−素子 |
| JPH0554714A (ja) * | 1991-08-22 | 1993-03-05 | Dai Ichi Kogyo Seiyaku Co Ltd | 導電ペースト組成物 |
| JPH0645307U (ja) * | 1992-11-20 | 1994-06-14 | 太陽誘電株式会社 | 積層チップインダクタ |
| JPH08130109A (ja) * | 1994-11-02 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 積層部品用非磁性絶縁材料、積層部品およびその製造法 |
| JPH11353939A (ja) * | 1998-06-05 | 1999-12-24 | Murata Mfg Co Ltd | 導電性ペーストおよびセラミック多層基板 |
| JP2001240901A (ja) * | 1999-12-22 | 2001-09-04 | Mitsui Mining & Smelting Co Ltd | 表面修飾銀粉及びその製造方法 |
| JP2001267129A (ja) * | 2000-03-16 | 2001-09-28 | Murata Mfg Co Ltd | チップインダクタおよびその製造方法 |
-
2005
- 2005-01-14 JP JP2005007223A patent/JP4659463B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210606A (ja) * | 1988-06-28 | 1990-01-16 | Tdk Corp | 導電性ペーストおよびそれを用いた厚膜部品 |
| JPH0210607A (ja) * | 1988-06-28 | 1990-01-16 | Tdk Corp | 導電性ペーストおよびそれを用いた厚膜部品 |
| JPH0354126A (ja) * | 1989-07-20 | 1991-03-08 | Hai Miller:Kk | ＳｉＯ２被膜が形成された銀コートガラスフレークの製造法 |
| JPH04142714A (ja) * | 1990-10-03 | 1992-05-15 | Murata Mfg Co Ltd | ソリッドトランスとその製造方法 |
| JPH04199804A (ja) * | 1990-11-29 | 1992-07-21 | Murata Mfg Co Ltd | 積層チップ型コイル部品及びその製造方法 |
| JPH056824A (ja) * | 1991-06-27 | 1993-01-14 | Pilot Precision Co Ltd | インダクタ−素子 |
| JPH0554714A (ja) * | 1991-08-22 | 1993-03-05 | Dai Ichi Kogyo Seiyaku Co Ltd | 導電ペースト組成物 |
| JPH0645307U (ja) * | 1992-11-20 | 1994-06-14 | 太陽誘電株式会社 | 積層チップインダクタ |
| JPH08130109A (ja) * | 1994-11-02 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 積層部品用非磁性絶縁材料、積層部品およびその製造法 |
| JPH11353939A (ja) * | 1998-06-05 | 1999-12-24 | Murata Mfg Co Ltd | 導電性ペーストおよびセラミック多層基板 |
| JP2001240901A (ja) * | 1999-12-22 | 2001-09-04 | Mitsui Mining & Smelting Co Ltd | 表面修飾銀粉及びその製造方法 |
| JP2001267129A (ja) * | 2000-03-16 | 2001-09-28 | Murata Mfg Co Ltd | チップインダクタおよびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012172921A1 (ja) * | 2011-06-15 | 2012-12-20 | 株式会社 村田製作所 | 積層コイル部品 |
| JPWO2012172921A1 (ja) * | 2011-06-15 | 2015-02-23 | 株式会社村田製作所 | 積層コイル部品 |
| US9281113B2 (en) | 2011-06-15 | 2016-03-08 | Murata Manufacturing Co., Ltd. | Laminated coil component, and method of manufacturing the laminated coil component |
| US9490060B2 (en) | 2011-06-15 | 2016-11-08 | Murata Manufacturing Co., Ltd. | Laminated coil component |
| US9741484B2 (en) | 2011-06-15 | 2017-08-22 | Murata Manufacturing Co., Ltd. | Laminated coil component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4659463B2 (ja) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101954579B1 (ko) | 적층 인덕터 | |
| KR101792281B1 (ko) | 파워 인덕터 및 그 제조 방법 | |
| US6459351B1 (en) | Multilayer component having inductive impedance | |
| KR101862401B1 (ko) | 적층형 인덕터 및 그 제조방법 | |
| KR101503967B1 (ko) | 적층형 인덕터 및 그 제조방법 | |
| KR101994722B1 (ko) | 적층형 전자부품 | |
| JP2001044037A (ja) | 積層インダクタ | |
| KR102052770B1 (ko) | 파워인덕터 및 그 제조방법 | |
| JPWO2008093568A1 (ja) | 積層コイル部品 | |
| KR101832554B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| WO2016158202A1 (ja) | 積層型電子部品 | |
| KR20130096026A (ko) | 적층형 인덕터 및 그 제조 방법 | |
| KR20130031581A (ko) | 적층형 인덕터 | |
| JP4694860B2 (ja) | 積層型ビーズの製造方法 | |
| KR102217286B1 (ko) | 하이브리드 인덕터 및 그 제조방법 | |
| KR101367952B1 (ko) | 적층형 전자부품용 비자성체 조성물, 이를 이용한 적층형 전자부품 및 이의 제조방법 | |
| JP6233246B2 (ja) | 積層型電子部品 | |
| JP2007324554A (ja) | 積層インダクタ | |
| JP4659463B2 (ja) | 積層型インダクタ及びその製造方法 | |
| JP5098409B2 (ja) | 巻線型電子部品用コア、その製造方法及び巻線型電子部品 | |
| JP2005259774A (ja) | 開磁路型積層コイル部品 | |
| KR101026034B1 (ko) | 칩 형상의 파워 인덕터 | |
| KR20150042169A (ko) | 적층형 인덕터 및 그 제조 방법 | |
| KR20150105786A (ko) | 적층형 전자부품 및 그 제조방법 | |
| KR102100348B1 (ko) | 파워 인덕터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4659463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |