JP2005223890A - 分割走査線及び結合データ線のｘ線検出器 - Google Patents

Abstract

【課題】コスト及び電力消費が低減されると同時に、信頼性が向上するＸ線検出器及び該検出器を作動させる方法を提供する。
【解決手段】Ｘ線検出器５０は、Ｘ線を受信する複数のピクセルを含む。該Ｘ線検出器は、ピクセルを作動する分割走査線５２とＸ線を示す電荷を伝導させるデータ線５４とを含む。分割走査線を使用することにより、検出器読み取り時間を増大させ、読み出しチャンネルの数を減少させる。
【選択図】図２

Description

本発明は、一般に、Ｘ線イメージング・システムに関する。より詳細には、本発明は、改良されたＸ線検出器及び該検出器を作動させる方法に関する。

Ｘ線システムは、典型的には、Ｘ線ビーム源及びＸ線検出器を含む。Ｘ線ビームは、Ｘ線源によって患者の関心領域にわたって配向され、検出器によって検出され、次いで、該検出器がＸ線ビームに対応する投影データを生成する。

半導体Ｘ線検出器は、通常、スイッチとして機能する電界効果トランジスタ（ＦＥＴ）と、光を検出するフォトダイオードとからなるピクセルのアレイを有する。ＦＥＴ及びフォトダイオードは、アモルファスシリコンから構成され、その上にヨウ化セシウム（ＣｓＩ）が堆積される。ＣｓＩは、Ｘ線ビーム源によって発生されるＸ線を吸収し、これを光エネルギに変換して、その後該光エネルギがフォトダイオードにより検出される。フォトダイオードは、これらの構成によりコンデンサとして機能し電荷の形態でエネルギを蓄積する。

検出器の初期化は、通常「検出器のスクラビング」又は単に「スクラビング」と呼ばれる技法により、Ｘ線照射の前に行われる。スクラビングの間に、各フォトダイオードは所定の初期電位にまで充電される。次いで、検出器はＸ線に照射され、該Ｘ線はＣｓＩによって吸収される。ＣｓＩから放射される光は、Ｘ線の線束に比例し、フォトダイオードを部分的に放電させる。照射終了後、フォトダイオードの両端の電位は初期電位に回復される。各フォトダイオードを初期電位に回復させるのに必要な電荷量は、照射時間にわたって各ピクセルの範囲区域で積分される、各ピクセルによって検出されたＸ線線量に比例する。

ＦＥＴの能動スイッチングにより制御される検出器は、列毎に読み出されてスクラビングされる。読み出しは検出器によって生成される画像が有用なデータを含む場合には常に行われ、これは主に、画像が露光データ又はオフセット・データを含むときに行われる。スクラビングの間に収集されるデータは関心のあるものではないので破棄される。スクラビングは、休止期間の間にフォトダイオードの両端の適切な電圧バイアスを維持し、或いは場合によっては、フォトダイオードの遅延又は不完全な電荷回復の影響を軽減するために行われる。

高速フレームレート対応用の最近のＸ線検出器は、分割データ線設計を有する場合が多い。Ｘ線検出器は、フォトダイオードのＫ行×Ｎ列のマトリクスからなる。データ線は、走査線の第１の半部分と第２の半部分とが存在するように分割される。各走査線は、各半部分にわたって延びて各データ線と交差する。各データ線は、１対のライン・セグメントを有するように分割され、各ライン・セグメントは第１の半部分又は第２の半部分の何れかに対応する。読み出し電子回路は、Ｘ線信号を表すフォトダイオードからの電荷を収集し、測定された電荷をデジタル形式に変換する。読み出し電子回路はデータ線の両方のセグメントに取付けられる。

分割データ線設計は、２つの走査線が同時に作動することができるので、より高速の収集フレームレートに対応する。事実上、検出器は、単一の全体パネルでなく、２つの半部分のパネルを有するように読み出すことができるので、収集フレームレートは２倍になる。しかしながら、データ線セグメントの全てに対応するためには２倍の数の読み出しチャンネルが必要とされ、これはコスト及び電力消費を増大させ信頼性を低下させる。読み出し電子回路の倍増により、検出器の電力消費及びそこで発生する熱が増大する。発熱量の増加は、熱除去装置によるコスト高をもたらす。

また、読み出し回路の設計においては、電子ノイズ性能が重要である。低ノイズ性能を達成するための１つの技法は、名称が「Ｍｅａｎｓ ｏｆ Ｓｅｌｅｃｔｉｎｇ Ｌｏｗ Ｎｏｉｓｅ Ｐｅｒｆｏｒｍａｎｃｅ ｏｒ Ｌｏｗ Ｐｏｗｅｒ Ｄｉｓｓｉｐａｔｉｏｎ ｉｎ ｔｈｅ Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ ｏｆ ａ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」の米国特許第６，４２６，６７２号に説明されるように、バイアス電流を増加することである。このような実施は、フルオロスコピーなどの低線量Ｘ線画像を収集する用途に対しては有利とすることができる。バイアス電流を増加させることによって、電子ノイズは、低線量画像におけるＸ線量子ノイズを下回る程に低減される。これにより、電子ノイズによって劣化されない低線量Ｘ線画像を収集することが可能になる。
米国特許第６，４２６，６７２号

従って、高速フレームレートに対応し、消費電力がより少なく、低ノイズ性能を有し、その内部での熱発生量を最低限に抑える改良されたＸ線検出器に対する必要性が存在する。

本発明は、複数のＸ線検出器及び対応するＸ線システム、並びに各検出器を作動させる方法を提供する。Ｘ線を受信する複数のピクセルを含むＸ線検出器が提供される。Ｘ線検出器は、ピクセルを作動する分割走査線とＸ線を示す電荷を伝導するデータ線とを含む。

本発明の実施形態は幾つかの利点を提供する。本発明の実施形態によって提供される１つのそのような利点は、分割走査線を有する検出器が提供されることである。分割走査線の使用により、検出器読み取り時間が増大し、これは、読み出しチャンネルの数を減少させる。読み出しチャンネルの数が減少すると、Ｘ線検出器のコスト及び電力消費が低減されると同時に、信頼性が向上する。

本発明の実施形態によって提供される別の利点は、非分割データ線を有する検出器が提供されることである。本発明の別の実施形態によって提供される更なる利点は、結合データ線を有する検出器が提供されることである。非分割データ線及び結合データ線を利用することにより、読み出し電子回路の量を低減することができ、上述の利点が得られる。

更に、本発明の実施形態は、同時に読み取られるピクセルの種々の数を結合する能力により種々の程度の分解能に対応することができ、検出器を完全に読み取るのに要する時間を低減することができ、従って、要求される分解能が検出器の固有の分解能よりも低いときには、収集フレームレートが高められる。これにより、実質的にＸ線システムが分解能を損なうことなくフレームレートを高速にすることが可能となり、これは、特定の検出器設計の汎用性が広がる。

添付図と共に以下の詳細な説明を参照すると、付随する利点並びに本発明自体を最も良く理解されるであろう。

次に、本発明をより完全に理解するために、添付図により詳細に示され且つ本発明の実施例を用いて以下に説明される実施形態を参照する。

以下の図において、同じ参照符号が同じ構成要素を示すために使用される。本発明は、Ｘ線検出器、対応するＸ線システム、及び各々を作動させる方法に関するが、本発明は種々の目的に適合させることが可能であり、以下の用途、すなわち、コンピュータ断層撮影（ＣＴ）システム、放射線療法又は放射線写真システム、Ｘ線イメージング・システム、及び当該技術分野で既知の他の用途に限定されるものではない。本発明は、放射線撮影検出器、カルジオグラフ検出器、又は当該技術分野で既知の他の検出器に適用することができる。

以下の説明において、種々の動作パラメータ及び構成要素は、１つの構成された実施形態について説明される。これらの特定のパラメータ及び構成要素は、例証として含まれるものであり、限定を意味するものではない。

次に図１を参照すると、本発明の実施形態による検出器アレイ又はＸ線検出器１２を用いるＸ線イメージング・システム１０の透視ブロック図が示される。システム１０は、Ｘ線ビーム１６を生成するＸ線源１４を含み、該ビーム１６は患者２０の関心領域１８を透過するように配向される。ビーム１６は患者２０の体内組織によって減弱され、検出器１２によって受信される。

検出器１２は、複数のピクセル２２に分割される。検出器１２の作動中、ピクセル２２は走査線２９を介してスキャニング回路構成２８によってスキャンされ、露光データが生成される。露光データは、データ線３１を用いることにより、読み出し電子回路又は回路構成３０によって、受け取られてデジタル化される。各ピクセル２２は、対応するピクセル露光領域又はフォトダイオード領域にわたり受信したＸ線放射波の強度を独立して測定し露光データを生成する。フォトダイオード共通バイアス又はチャージ回路３２は、検出器１２に電気的に結合され、ピクセル２２のアノード電圧を制御する。

収集制御及び画像処理回路３４は、電源１４、スキャニング回路構成２８、読み出し回路構成３０、及びバイアス回路構成３２に電気的に結合され、これらの動作と協働する。収集処理回路３４は、露光データに応答して画像を再構成し、該画像はモニタ２６上に表示される。

コントローラ３６は、読み出し回路構成３０及びスキャン回路構成２８の両方に電気的に結合される。コントローラ３６は、読み出しの順序及び速度、並びにフォトダイオード共通バイアス電圧を制御する。コントローラ３６は読み出し回路構成３０の一部として示されているが、これは、フォトダイオード共通バイアス回路構成３２、スキャン回路構成２８、或いは画像処理回路３４といった他の回路構成の一部とすることができる。

収集処理回路３４及びコントローラ３６は、中央演算処理装置、メモリ（ＲＡＭ及び／又はＲＯＭ）、並びに関連する入力及び出力バスを有するコンピュータなどのマイクロプロセッサ・ベースとすることができる。収集回路３４及びコントローラ３６は、単に、当該技術分野で既知の論理状態装置又は論理回路から形成することができる。収集処理回路３４及びコントローラ３４は、中央主制御装置の一部、電子制御モジュールとすることができ、或いは、図のように、各々が独立型コントローラとすることができる。

次に、図２を参照すると、本発明の実施形態に従って、分割走査線５２と非分割結合データ線５４とを有するＸ線検出器パネル５０の概略ブロック図が示される。検出器５０は、電界効果トランジスタ（ＦＥＴ）５６とフォトダイオード５８とによって表されるピクセルを含み、該ピクセルの各々がそれぞれＦＥＴ５６及びフォトダイオード５８を有する。走査線５２は、ＦＥＴ５６を作動させ、並びに特定の列セグメントの範囲内のフォトダイオード５８を同時に充電可能とするために使用される。データ線５４は、フォトダイオード５８を充電するのに使用され、これによってフォトダイオード５８からの露光データ又はオフセット・データを収集する。データ線５４は、読み出し回路構成３０によってフォトダイオードに電荷を回復させるのに使用される。各走査線５２が作動されると、作動された走査線上のピクセル内のフォトダイオードは同時的に初期電荷に回復される。各データ線５４は、関連する読み出しチャンネル（図示せず）を有し、該チャンネルから収集処理回路３４が露光データを受け取る。

検出器５０は、左半部分６０と右半部分６２とを備えた分割デザインを有する。左半部分６０のピクセルは、駆動回路構成Ａに結合される。右半部分６２のピクセルは、駆動回路構成Ｂに結合される。左半部分６０の各ピクセルは、右半部分６２のピクセルと共に共通のデータ線に結合される。半部分６０及び６２の各々は、ピクセル、走査線５２、及びデータ線５４の対応するセットを有し、その幾つかの実施例を以下に述べる。任意の数のセットが存在することができ、該セットは種々の寸法のものとすることができる。走査線５２は、左半部分６０のピクセルが駆動回路構成Ａのスキャン６３に結合され、且つ右半部分６２のピクセルが駆動回路構成Ｂの走査ドライバ６４に結合されるように分割される。

本発明の１つの実施形態において、右半部分６２内のピクセルは左半部分６２のピクセルの後で読み取られ、左半部分６２と右半部分６４との間で交互に行われる。検出器を読み取る方法に関して、１つの順序の実施例が提供され上述されたが、当該技術分野で既知の他の読み取りシーケンスを用いることができる。

図２の実施形態において、データ線５４は、以下のように結合される。すなわち、データ線_Ｋはデータ線_Ｋ＋１に結合され、データ線_Ｋ−１はデータ線_Ｋ＋２に結合され、データ線_Ｋ−２はデータ線_Ｋ＋３に結合される、などである。第１の半部分６０のデータ線Ｋ−２、Ｋ−１、及びＫは、接続部６５を介して、第２の半部分６２のデータ線Ｋ＋１、Ｋ＋２、及びＫ＋３に結合され、各接続部６５は互いに交差しないようにされる。データ線Ｋ−２、Ｋ−１、及びＫは、データ線の第１のセットを形成し、データ線Ｋ＋１、Ｋ＋２、及びＫ＋３は、データ線の第２のセットを形成する。第１の半部分６０のピクセルは、第１のピクセル・スキャンのセットの一部であり、第２の半部分６２のピクセルは、第２のピクセル・スキャンのセットの一部である。結合データ線５４は、実質的に単一のデータ線を形成する。例えば、データ線Ｋ−１及びＫは、データ線Ｋ−１及びＫの各々の長さの少なくとも２倍の長さを有する単一データ線を形成する。各データ線５４は特定の接続パターンを用いて結合されているが、これらは当該技術分野で既知である種々の他の接続パターンを用いて結合することができる。

接続部６５は、図のように検出器内部に形成することができ、或いは、当該技術分野で既知の他の技法を用いて形成することができる。例えば、接続部６５は、分離した回路基板内に形成することができ、電線（図示せず）を用いて検出器５０に結合される。該電線は、読み出し回路構成３０と走査ドライバ６３及び６４とを検出器５０に結合するために使用することができる電線（同様に図示せず）と同様のものである。

データ線５４は、検出器５０全体にわたり連続して延びて結合されるので、非分割走査線及び分割データ線設計を用いる従来のシステムに優る、４分の１の量の読み出し電子回路を用いる。分割データ線設計を用いるシステムは、通常、各分割データ線に対して１対の読み出し電子回路を使用する。４分の１の読み出し電子回路を用いることにより、検出器の電力消費量並びに検出器から発生する熱が有意に低減される。検出器５０によって消費される電力が小さいので、検出器５０への電力配分がより容易である。検出器５０への給電にバッテリーなどの電源装置が使用される場合には、検出器５０からの電力需要が少ないため、より軽量の電源装置となる。また、検出器５０の消費電力がより少ないので、検出器５０の冷却がより簡略化される。加えて、読み出し電子回路の量が低減され且つ検出器５０を冷却するために使用されるハードウェアが簡略化されるので、検出器５０及び対応する回路構成は共に可搬性が改良され且つ信頼性が向上される。このことは、より少なくより軽量の構成要素、及び検出器５０に関連する構成要素がより少ないことに起因する。

従って、長さが重複しているフルレングスのデータ線５４の組込みは、検出器５０の読み取りにおいて柔軟性と容易さを向上させる。走査線５２に沿った左半部分６０と右半部分６２との間の交互のピクセルにより、検出器５０を１つより多い方法で読み取ることが可能となる。或いは、右半部分５２の前に左半部分６０を読み取ることができ、或いは逆もまた同様である。これは、更に詳細に後述される。

例示的な目的において、検出器５０のピクセルは、列及び行において直角に配列されるが、勿論、他の配列を用いてもよい。各列は、走査線５２によって指定され、各行はデータ線５４によって指定される。検出器５０は、走査線Ｎ及びデータ線Ｋによって示される、近似的に中心にあるピクセルを有する。特定の数のピクセルが示されているが、検出器５０は任意の数のピクセルを有することができる。

ＦＥＴ５６は、ゲート端子６６、ドレイン端子６７、及びソース端子６８を有する。走査線５２は、ゲート端子６６と駆動回路構成Ａ１及びＢ１との間に結合される。データ線５４は、ドレイン端子６７と積分器７０との間に結合される。

フォトダイオード５８の各々はカソード７２とアノード７４とを有する。カソード７２はソース端子６８に結合される。アノード７４は共通接点７７で電圧源７６に結合され、共通接点電位を有する。電圧源は、共通接地７８に結合される。ＦＥＴ５６の各々が理想スイッチとして機能すると仮定すると、データ線５４の電位差によって形成されるフォトダイオードの両端の電位は、積分器７０及び共通電位によって制御されるので、フォトダイオード・バイアスと呼ぶことができる。

ＦＥＴ５６の使用において、当該技術分野で既知のように、検出器５０に対する電気接点の数が低減される。ＦＥＴ５６を使用しなければ、フォトダイオード５８の各々の電荷を回復させるのに各ピクセルにつき少なくとも１つの接点が必要とされ、実質的に単一の検出器で製造することができるピクセル数が制限される。ＦＥＴ５６は、必要な接点の数を、検出器５０の周囲に沿ったピクセルの数、すなわち列及び行の数だけにまで減少させる。

フォトダイオード５８の両端の電圧は、一般にバイアス回路３２によって制御される。フォトダイオード５８が充電されるバイアス電圧は、共通接点７７の電圧レベルとそれぞれのフォトダイオードデータ線の電圧レベルとの間の差に等しい。フォトダイオード５８が容量性電荷を蓄えるため、これらには逆バイアスがかけられ、その結果フォトダイオードのアノードは共通接点７７に結合され、該共通接点はデータ線５４よりも負の電圧を有する。

一方で、フォトダイオードのバイアスを誘起し且つこれと直接関連する共通接点７７の電位は、コントローラ３６によって制御される。コントローラ３６は電気的にデータ線５４、スキャン回路構成２８、及び共通接点７７に結合される。コントローラ３６は、要求される用途に従って共通接点を変えることができる。

次に図３を参照すると、本発明の別の実施形態による、分割走査線１１２と、非分割結合データ線１１４とを有し、ピクセル１１６がデータ線１１４の第１の側１１８と第２の側１２０との両方に結合されている、Ｘ線検出器１１０の平面図が示されている。走査線１１２は、交互のフルレングスの分割走査線であり、駆動回路構成Ａ２及びＢ２の走査ドライバ１２１に結合される。データ線１１４はデータ線５４のようなフルレングスのデータ線であるが、データ線１１４が存在する数はデータ線５４が存在する数の半分である。

ピクセル１１６は分割デザインで配列されるが、ピクセル１１６は左半部分と右半部分とに分割されているのではなく、図２の実施形態におけるピクセルのように、ピクセル１１６は第１のグループ１２２と第２のグループ１２４とに分割されている。第１のグループ１２２と第２のグループ１２４とは行毎にピクセルが交互にされる。

走査線１１２が、該走査線１１２に平行に延びる横軸（図示せず）に沿った任意の所与の列に沿ったピクセルの半分の数に結合されてこれを制御するので、走査線１１２は分割と見なされる。例えば、走査線１２６は、ピクセル１２８に沿って延びるが、ピクセル１３０に結合するのみである。走査線１１２の接続部ピッチは上述の検出器５０とほぼ同じである。走査線１３２のような隣接する走査線が、互いに離間して配置されて示されるが、隣接走査線は、互いの上に「積重ねる」ことができ、フォトダイオード充填ファクターを最大にするようにされる。隣接走査線が積重ねられると、該隣接積重ね走査線は、検出器１１０の平面に直交する方向に間隔を置いて配置され、又は絶縁材料によって分離される。分離又は絶縁材料は、積重ねられていない走査線１１２の間の分離と同様に、隣接走査線間の伝導性接続が確実に存在しないようにする。

ピクセル１２２及び１２４が共通データ線を共有するので、データ線１１４の半分の数が使用される。データ線１１４の接続ピッチは、上述の検出器５０の接続ピッチのほぼ半分である。接続ピッチが半分であることにより、製造許容寸法が緩和されるので、検出器の製造がより容易になる。データ線１１４の長さは、データ線１１４が検出器１１０の長さだけ延びて、どのような他のデータ線とも結合されないことから、データ線５４の半分の長さである。従って、データ線１１４は、データ線５４及び従来技術のデータ線と比較して、静電容量及び抵抗が低減される。静電容量及び抵抗が低減されることにより、読み出しチャンネルが低ノイズ性能となる。

検出器５０及び１１０は、交互モード或いは「ビン」モードで作動することができる。該ビン・モードは、１回の読み取りにおいて複数のピクセルを結合することを意味し、これは以下に更に詳細に説明する。交互モードは、ビン・モードより高い分解能を与え、ビン・モードはより高速の収集フレームレートに対応するものである。

交互モードにおいて、図２及び図３の実施形態に関しては、駆動回路構成Ａ１又はＡ２が最初に作動された後、駆動回路構成Ｂ１又はＢ２が作動される。左半部分６０又は第１のグループの第１のピクセルが読み取られ、その後、第１のピクセルと同じデータ線上にあり右半部分６２又は第２のグループの第２のピクセルが読み取られる。或いは、走査ドライバ回路構成Ａ１又はＡ２の全てが順番に作動された後、走査ドライバ回路構成Ｂ１又はＢ２の何れかを作動させることができる。図４の実施形態に関して、同じ分割走査線及び同じ結合データ線上のピクセルは、上述と同様の連続的技法を用いて読み取ることができる。

ビン・モードにおいては、複数の走査ドライバが同時に作動される。例えば、図２の実施形態に関して、駆動回路構成Ａ１の２つの走査ドライバが同時に作動され、続いて駆動回路構成Ｂ１の２つの走査ドライバが同時に作動される。従って、１つの読み出しチャンネルが左半部分６０の２つのピクセルからの電荷を同時に収集することができ、その後、右半部分６２の２つのピクセルからの電荷が同時に収集される。更に、２つの隣接する読み出しチャンネルからの信号が、読み出し電子回路又は該読み出し電子回路の次の電子回路の何れかによってデジタル方式で結合され、結果として４つのより小さいピクセルの結合によって形成される単一の大きなピクセルが得られる。この４つのピクセルは、実質的に個々のピクセルと同じアスペクト比を含む２×２の四角形を形成する。２つのピクセルの個々の電荷は、２つの共通データ線の各々上で結合され、アナログ加算方式で収集される。個々の電荷が結合されると、次いで、隣接データ線からのデジタルデータがデジタル的に加算される。

上述の実施形態において、ピクセルのビニングは、視野寸法が減少することなく、空間分解能を犠牲にして収集フレームレートを増大させる。ビン・モードを使用して結果として得られる画像のデータ収集量は少なく、従って必要とされる画像記憶スペースは小さい。図３の実施形態において、駆動回路構成Ａ２から２つ及び駆動回路構成Ｂ２から２つの４つの走査線は、同時に作動される。これは、図３における２つの隣接する列に沿ってピクセルを作動させるような方法で行われる。換言すれば、各データ線上の４つのピクセルが同時に読み取られ、単独のアナログ信号結合をもたらし、読み出し電子回路或いは他の場所のデジタル加算回路構成を必要としない。従って、その際、上述の実施形態は、ビン・モードで使用されるときに更に電力消費及びコストが低減される。

図４を参照すると、本発明の複数の実施形態によるＸ線検出器を作動させる方法が示される。ステップ１５０において、検出器５０及び１１０のピクセルのような検出器のピクセルは１つ又はそれ以上の分割走査線を介して作動される。該ピクセルはスクラビング又は読み取りが行われ、これにより、読み出し電子回路からの電荷が、データ線を介して各ピクセルを所与の電位に充電することが可能になる。ステップ１５２において、検出器のフォトダイオードは照射されＸ線を受信する。ステップ１５４において、Ｘ線の範囲が、結合データ線５４及びデータ線１１４などの、１つ又はそれ以上の非分割データ線によって読み取られ、或いはこれを介して表示される。

上述の各ステップは例証としての実施例であることが意図されており、該各ステップは、用途に応じて同期的、連続的、同時的、或いは異なった順序で実行することができる。

本発明は、種々の用途に適用することができる複数のＸ線検出器を提供する。Ｘ線検出器は、種々の程度、レベル、並びに分解能の量、ピクセル接続ピッチ量、走査ドライバチャンネル数、読み出し回路構成チャンネル数、ノイズ性能量、データ線静電容量及び抵抗の量、電力消費量、及び発熱量を有する。本発明の実施形態の検出器は、従来技術の検出器に優る、少ない量の読み出し回路構成、少ない電力消費、少ない発熱量、及び軽量な検出器及び電源装置、並びに、改良されたノイズ性能及び信頼性を提供する。

本発明を１つ又はそれ以上の実施形態に関連して説明してきたが、説明された特定の機構及び技法は本発明の原理の単なる例証に過ぎず、添付の請求項によって定義される本発明の概念及び範囲を逸脱することなく、説明された方法及び装置に対して多くの修正を行うことができることは理解されるべきである。

本発明の実施形態によるＸ線検出器を用いるＸ線イメージング・システムの透視ブロック図。 本発明の実施形態による分割走査線と非分割結合データ線とを有する、Ｘ線検出器の概略ブロック図。 本発明の別の実施形態による、分割走査線とデータ線の両側を結合するピクセルを有する非分割結合データ線とを有するＸ線検出器の概略ブロック図。 本発明の複数の実施形態によるＸ線検出器を作動させる方法を示す論理フロー図。

符号の説明

５０ Ｘ線検出器パネル
５２ 走査線
５４ データ線
５６ 電界効果トランジスタ（ＦＥＴ）
５８ フォトダイオード
６０ 左半部分
６２ 右半部分
６３ 駆動回路構成Ａのスキャン
６４ 駆動回路構成Ｂの走査ドライバ
６５ 接続部
６６ ゲート端子
６７ ドレイン端子
６８ ソース端子
７０ 積分器
７６ 電圧源
７７ 共通接点
７８ 共通接地

Claims (10)

1. Ｘ線を受信する複数のピクセルと、
   前記複数のピクセルを作動する少なくとも１つの分割走査線（５２）と、
   前記Ｘ線を示す電荷を伝導する少なくとも１つのデータ線と、
   を備えるＸ線検出器。
2. 前記少なくとも１つのデータ線が、少なくとも１つの非分割線を備える請求項１に記載の検出器。
3. 前記少なくとも１つのデータ線の内の少なくとも２つのデータ線が、相互に結合される請求項１に記載の検出器。
4. 前記複数のデータ線が、
   第１のセットのデータ線と、
   第２のセットのデータ線と、
   を備え、
   前記第１のセットのデータ線からの少なくとも１つのデータ線が、前記第２のセットのデータ線からの少なくとも１つのデータ線に結合されることを特徴とする請求項１に記載の検出器。
5. 前記第１のセットのデータ線の各データ線が、前記第２のセットのデータ線の各データ線に結合される請求項４に記載の検出器。
6. 前記少なくとも１つの分割走査線（５２）が、第１のピクセル・スキャンのセットと第２のピクセル・スキャンのセットとを有する請求項４に記載の検出器。
7. 前記第１のセットのデータ線が前記第１のピクセル・スキャンのセットに対応し、前記第２のセットのデータ線が前記第２のピクセル・スキャンのセットに対応する請求項６に記載の検出器。
8. 前記少なくとも１つの走査線（５２）が垂直に積重ねられる請求項１に記載の検出器。
9. 前記少なくとも１つのデータ線が、
   第１のセットのピクセル（１２２）に結合する第１の側（１１８）と、
   第２のセットのピクセル（１２４）に結合する第２の側（１２０）と、
   を含む請求項１に記載の検出器。
10. Ｘ線を受信する複数のピクセル（１１６）と、
    前記複数のピクセル（１１６）を作動する少なくとも１つの走査線（１１２）と、
    前記Ｘ線を示す電荷を伝導する、相互に結合される少なくとも２つのデータ線を有する複数のデータ線（１１４）と、
    を備え、
    前記複数のデータ線（１１４）の少なくとも１つのデータ線が、
    第１のセットのピクセルに結合される第１の側（１１８）と
    第２のセットのピクセルに結合される第２の側（１２０）と、
    を含むことを特徴とするＸ線検出器。

Images