JP2005220013A - 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ - Google Patents

高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ Download PDF

Info

Publication number
JP2005220013A
JP2005220013A JP2005023905A JP2005023905A JP2005220013A JP 2005220013 A JP2005220013 A JP 2005220013A JP 2005023905 A JP2005023905 A JP 2005023905A JP 2005023905 A JP2005023905 A JP 2005023905A JP 2005220013 A JP2005220013 A JP 2005220013A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dopants
dopant
highly doped
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005023905A
Other languages
English (en)
Inventor
Rupert Krautbauer
クラウトバウアー ルパート
Erich Gmeilbauer
グマイルバウアー エーリヒ
Robert Vorbuchner
フォアブーフナー ローベルト
Martin Dr Weber
ヴェーバー マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2005220013A publication Critical patent/JP2005220013A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高度にドープされた半導体ウェハを製造する方法であって、単一のドープ剤を使用する場合よりも少量のドープ剤で、比抵抗の小さな、転位のない半導体ウェハを製造する。
【解決手段】電気的に活性であり、化学元素の周期律表の同じ群に属している少なくとも2つのドープ剤がドーピングのために使用される。
【選択図】なし

Description

本発明の対象は、高度にドープされた半導体ウェハの製造法であり、この場合には、少なくとも2つのドープ剤がドーピングに使用される。また、本発明の対象は、転位のない高度にドープされた半導体ウェハである。
低い比抵抗を有する高度にドープされた半導体サブストレートは、例えば出力構造素子の製造に必要とされる。従来の方法において、サブストレートの抵抗を減少させるために、それぞれ一定の元素は、ドープ剤として半導体ウェハ中に導入される(例:ケイ素中のB、P、As、Sb;高度にドープされたケイ素にとって典型的なドープ剤濃度は、1e18/cm3より高い)。これは、通常、溶融液へのドープ剤の添加によって結晶成長の前または間に行なわれるかまたは半導体ウェハ中へのドープ剤の拡散によって行なわれ、この半導体ウェハは、成長された単結晶と分離される。
半導体材料中でのドープ剤の拡散定数は、著しく重要である。エピタキシャル層の析出および半導体ウェハの処理は、通常高い温度で行なわれるので、ドープ剤は、サブストレートからエピタキシャル層中に拡散する。従って、よりいっそう大きな拡散定数を有するドープ剤を使用する場合には、サブストレートとエピタキシャル層との移行範囲は、小さい拡散係数を有するドープ剤を使用する場合よりも広い。これは、大きな拡散係数を有するドープ剤を使用する場合には、材料の性質が完全に移行するまで厚手のエピタキシャル層が必要とされることを生じる。半導体素子の工業的製造において、これは、よりいっそう高い製造費をまねく。更に、大きな拡散係数を有するドープ剤の欠点は、エピタキシャル層の析出の場合に所謂自動ドーピングによって生じる。この場合には、ドープ剤は、サブストレートから気相を経てエピタキシャル層中に到達し、不所望にも比抵抗を変化させる。従って、半導体材料中で小さな拡散係数を有するドープ剤が有利に使用される。
しかし、単結晶を製造する場合には、大きなドープ剤量の使用は、最少の達成しうるサブストレート抵抗を制限する、種々の問題と関連している:溶融液中での高いドープ剤濃度は、溶融液中でのドープ剤の分離および代替の過冷却をまねき、このことは、双方の場合に単結晶の成長を妨害する。その上、大量の個々のドープ剤は、溶融液から蒸発する可能性があり、このことは、ドープ剤の必要とされる量を高め、毒性の化合物の望ましくない形成をまねきうる。更に、高いドープ剤濃度を有する問題は、一定の濃度から、半導体材料中に導入されたドープ剤原子の一部分が電気的に不活性になりうることにある。これは、例えば比抵抗が約5ミリΩcm未満に減少する程度に強く砒素でケイ素がドーピングされることを生じる(Quick Reference Manual for Silicon Integrated Circuit Technology; W.E. Beadle, J.C.C. Tsai & R.D. Plummer; John Wiley & Sons, New York, Chinchester, Brisbane; 第2〜70頁, 1985)。記載された効果のために、転位のない結晶成長は、一定の最少の抵抗になるまで可能であり、この場合ドープ剤の限界濃度は、結晶成長の処理の実施およびドープ剤の種類によって定められる。
Quick Reference Manual for Silicon Integrated Circuit Technology; W.E. Beadle, J.C.C. Tsai & R.D. Plummer; John Wiley & Sons, New York, Chinchester, Brisbane; 第2〜70頁, 1985
本発明には、前記に記載されたような課題が課された。
本発明は、これまで一定のドープ剤だけを用いた場合には、得ることができなかった比抵抗の範囲内で比抵抗が減少されている、転位のない半導体ウェハを使用することができる方法を提供することである。また、本発明は、改善された性質を有する一定のドーピング部(n型またはp型)を有する、転位のない半導体ウェハを製作することができ、低い比抵抗を有する、転位のない半導体ウェハの製造を簡易化する方法を提供する。
本発明の対象は、高度にドープされた半導体ウェハを製造する方法であって、少なくとも2つのドープ剤がドーピングのために使用される、高度にドープされた半導体ウェハの製造法であり、この方法は、ドープ剤が電気的に活性であり、化学元素の周期律表の同じ群に属していることによって特徴付けられる。
また、本発明の対象は、転位のない、少なくとも2つのドープ剤でドープされている半導体ウェハであり、この半導体ウェハは、ドープ剤が電気的に活性であり、化学元素の周期律表の同じ群に属していることによって特徴付けられる。
半導体ウェハは、有利にケイ素もしくはゲルマニウムまたはケイ素とゲルマニウムとの混合物からなり、0.0005〜0.1Ωcm、有利に0.0005〜0.005Ωcm、特に有利に0.0005〜0.002Ωcmの比抵抗を有する。
本発明による同じ型のドープ剤の適当な組合せの使用は、簡易化された処理条件下で改善された材料特性を有する半導体サブストレートの製造を可能にする。この場合、ドープ剤が元素の周期律の同じ群に属する場合には、ドープ剤は、同じ型と見なされる。実際には、公知技術水準で少なくとも2つの異なるドープ剤でドーピングする方法が記載されている。しかし、これは、2つの異なるドープ剤の一部分が別の作用の方向を向き、元素の周期律表の同じ群からの2つの電気的に活性のドープ剤を用いるドーピングが全く行われないことによって、本発明と決定的に区別される。”電気的に活性のドープ剤”の概念は、本発明の範囲内で電子配置のために半導体材料からずれた数の遊離電子を有するドープ剤を示す。例えば、米国特許第5553566号明細書に記載されているような、燐でドーピングされたケイ素を、第2のドープ剤としてのゲルマニウムで共ドーピング(Co-Dotierung)することは、本発明による方法には含まれない。それというのも、ゲルマニウムは、ケイ素と比較して電気的に中性であると見なすことができるからである。
実際に、米国特許第6013129号明細書には、できるだけ高い導電率(”金属ケイ素”)を達成させるという目的で、2つのドープ剤の組合せで高度にドープされたケイ素を製造することが記載されている。しかし、この方法の場合には、それぞれ第III族の元素のドープ剤(p型、電気的供与体P、As、Sb)を第V族の元素のドープ剤(n型、受容体B、Al、Ga)と組み合わせることにより、全体数の電荷キャリヤー、即ち正孔および電子は、最大になり、この場合には、さらに、1つの元素がケイ素よりも大きくなり、1つの元素がケイ素よりも小さくなることに注目される。この方法の欠点は、高度にドープされた半導体ウェハを製造し得るために、電荷キャリヤーが異なるドープ剤種のために一部分が補充され、したがって特に高いドープ剤量が必要とされることにある。純粋なn型またはp型のサブストレートの製造のためには、前記方法は、概して不適当である。
本発明によれば、ドーピングのために、同じ種類の2つのドープ剤が使用される。相応して、全てのドープ剤には、同じ比抵抗を1つのドープ剤だけで調節しなければならない場合よりも明らかに僅かな量が必要とされる。また、好ましくは、僅かなドープ剤濃度のために、単結晶の製造の場合には、それぞれ1つの種類の僅かなドープ剤が溶融液から逃出する。付加的に、微少量の全ての個々のドープ剤によって、全てのドープ剤の電気的に不活性の含量も少なくなる。それによって、全体的に必要とされる量のドープ剤は、さらに減少されてよく、このことは、減少された製造費を生じる。全ての個々のドープ剤の濃度は、ドープ剤量の適当な選択によって、溶融液の代替の過冷却が起こらず、その他の通常の条件を維持しながらよりいっそう高いドーピング量での単結晶の転位のない成長が可能になる程度に減少させることができる。
また、ドープ剤およびドープ剤量の適当な選択は、サブストレートとその上に析出されたエピタキシャル層との間の鮮鋭な移行プロフィールを可能にする。エピタキシャル層とサブストレートとの間の移行プロフィールは、異なる拡散係数のために一定のドーピング度の際に異なるドープ剤でそれぞれ異なる典型的な拡がりを有する。移行プロフィールの拡がりは、ドープ剤の適当な組合せによって同じドーピング度(即ち、サブストレート抵抗)で減少されることができ、このことは、薄手の層の使用、ひいては製作工程での費用の節約を可能にする。
半導体ウェハの製造は、単結晶の成長で開始され、例えばチョクラルスキー法によって溶融液から単結晶を引き上げるか、または帯域引き上げによって単結晶を結晶化させるような当業者にとって通常の工程を含む。溶融液は、有利にケイ素、場合によってはゲルマニウムまたは2つの半導体材料の混合物からなる。ドープ剤は、有利には既に溶融液に添加され、最初は拡散によって単結晶から分離された半導体ウェハ中には導入されない。単結晶から分離された半導体ウェハは、同様に普通の成形方法、例えばラッピング、研磨またはポリシングに掛けられ、有利には、側面上に少なくとも1つのエピタキシャル層が備えられ、この場合このエピタキシャル層の比抵抗は、高度にドープされたサブストレートウェハの比抵抗から一般にずれている。また、好ましいのは、サブストレートウェハの粗面上またはエピタキシャル層上への電子構成素子の構造体の施与である。
p型ドーピングのためのドープ剤は、有利に元素の周期律表の第III族に属し、n型ドーピングのためのドープ剤は、有利に元素の周期律表の第V族に属する。特に好ましいのは、元素PおよびSb、元素AsおよびSb、元素PおよびAs、元素SbおよびN、元素AsおよびNまたは元素PおよびNを含むドープ剤の組合せを使用することである。
元素B、PまたはAsが存在する場合には、ドープ剤の濃度は、有利に1*1018cm−3より大きく、Sbの場合には、有利に1*1017cm−3より大きい。特に有利には、元素B、PまたはAsが存在する場合には、ドープ剤の濃度は、1*1019cm−3より大きく、Sbの場合には、1*1018cm−3より大きい。また、特に好ましいのは、全てのドープ剤の濃度の総和が3*1019cm−3より大きい程度にドープ剤の組合せを使用することである。
特に好ましいのは、ドープ剤の1つがアンチモンであるn型ドーピングであり、半導体ウェハは、0.005Ωcmまたはそれ以下である比抵抗を有する。同様に好ましいのは、ドープ剤の1つがアンチモンであるn型ドーピングであり、半導体ウェハは、0.002Ωcmまたはそれ以下である比抵抗を有する。また、特に好ましいのは、p型ドーピングであり、この場合半導体ウェハは、0.05Ωcmまたはそれ以下である比抵抗を有する。
次に、本発明を図につきさらに詳説する。
例(図1)
150mmを上廻る直径およびドープ剤としての砒素を有する、転位のない高度にドープされた半導体ウェハは、約0.002Ωcmの比抵抗になるまでに受け入れることができる。よりいっそう高い砒素濃度の場合には、従来のチョクラルスキー法での単結晶の製造の際に転位が生じる。これとは異なり、砒素および燐で共ドーピングを行なう限り、転位の形成なしに明らかによりいっそう低い比抵抗を達成することができる。
図2は、それぞれ同じドーピング度の場合の異なる拡散係数を有する2つのドープ剤AおよびBの種々の組合せに関連して高度にドープされたサブストレートからドープされていないエピタキシャル析出層への移行部でのドーピング原子の濃度プロフィールを示す(境界面で零点および規格化された濃度で)。しかし、公知方法で達成可能な最大のドーピング度の範囲に関連して、移行プロフィールは、よりいっそう拡がりを有する。それというのも、電気的に不活性のドープ剤複合体が発生することによって、よりいっそう大量の個々のドープ剤が必要とされるからである。本発明によれば、他の電気的に活性の元素を用いての共ドーピングによって、一定の抵抗の達成に必要とされるドープ剤濃度の総和は、減少される。それによって、同時に拡散する全体量のドープ剤は減少し、鮮鋭な移行プロフィールが可能になる。
同じ型の2つのドープ剤を用いてドーピングすることにより、2つのドープ剤の1つだけを用いてドーピングする場合よりも低い比抵抗を有する、転位のない半導体ウェハを得ることができる1つの例を示すグラフ図。
それぞれ同じドーピング度の場合の異なる拡散係数を有する2つのドープ剤AおよびBの種々の組合せに関連して高度にドープされたサブストレートからドープされていないエピタキシャル析出層への移行部でのドーピング原子の濃度プロフィールを示す線図。

Claims (17)

  1. 高度にドープされた半導体ウェハを製造する方法であって、少なくとも2つのドープ剤がドーピングのために使用される、高度にドープされた半導体ウェハの製造法において、ドープ剤が電気的に活性であり、化学元素の周期律表の同じ群に属していることを特徴とする、高度にドープされた半導体ウェハの製造法。
  2. 半導体ウェハを製造するための半導体材料として、ケイ素もしくはゲルマニウムまたはケイ素とゲルマニウムとの混合物が使用され、p型ドーピングのためのドープ剤が第III属に属し、n型ドーピングのためのドープ剤が第V族に属する、請求項1記載の方法。
  3. 元素PおよびSbを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  4. 元素AsおよびSbを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  5. 元素PおよびAsを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  6. 元素SbおよびNを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  7. 元素AsおよびNを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  8. 元素PおよびNを含むドープ剤の組合せが使用される、請求項1または2記載の方法。
  9. 元素B、PまたはAsが存在する場合にドープ剤の濃度が1*1018cm−3より大きく、Sbの場合には、1*1017cm−3より大きい、請求項1から8までのいずれか1項に記載の方法。
  10. 半導体ウェハの側面上には、少なくとも1つのエピタキシャル層が析出される、請求項1から9までのいずれか1項に記載の方法。
  11. 転位のない、少なくとも2つのドープ剤でドープされている半導体ウェハにおいて、ドープ剤が電気的に活性であり、化学元素の周期律表の同じ群に属していることを特徴とする、転位のない、少なくとも2つのドープ剤でドープされている半導体ウェハ。
  12. 半導体ウェハの側面上に析出された少なくとも1つのエピタキシャル層を有する、請求項11記載の半導体ウェハ。
  13. ケイ素もしくはゲルマニウムまたはケイ素とゲルマニウムとの混合物からなる、p型ドーピングの場合のドープ剤が第III属に属し、n型ドーピングの場合のドープ剤が第V族に属する、請求項11または12記載の半導体ウェハ。
  14. ドープ剤の1つがアンチモンであるn型ドーピングを有し、半導体ウェハが0.005Ωcmまたはそれ以下である比抵抗を有する、請求項11から13までのいずれか1項に記載の半導体ウェハ。
  15. ドープ剤の1つが砒素であるn型ドーピングを有し、半導体ウェハが0.002Ωcmまたはそれ以下である比抵抗を有する、請求項11から14までのいずれか1項に記載の半導体ウェハ。
  16. p型ドーピングを有し、半導体ウェハが0.05Ωcmまたはそれ以下である比抵抗を有する、請求項11から13までのいずれか1項に記載の半導体ウェハ。
  17. 電子構造素子によって形成された構造を有する、請求項11から16までのいずれか1項に記載の半導体ウェハ。
JP2005023905A 2004-01-29 2005-01-31 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ Pending JP2005220013A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004004555A DE102004004555A1 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben

Publications (1)

Publication Number Publication Date
JP2005220013A true JP2005220013A (ja) 2005-08-18

Family

ID=34801213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023905A Pending JP2005220013A (ja) 2004-01-29 2005-01-31 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ

Country Status (6)

Country Link
US (1) US7341787B2 (ja)
JP (1) JP2005220013A (ja)
KR (1) KR100763425B1 (ja)
CN (1) CN1649092A (ja)
DE (1) DE102004004555A1 (ja)
TW (1) TW200525053A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag n型シリコン単結晶およびその製造方法
JP2013168415A (ja) * 2012-02-14 2013-08-29 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220190A1 (en) * 2010-03-12 2011-09-15 Lee Rong-Ren Solar cell having a graded buffer layer
US10724148B2 (en) 2014-01-21 2020-07-28 Infineon Technologies Ag Silicon ingot and method of manufacturing a silicon ingot
US10337117B2 (en) * 2014-11-07 2019-07-02 Infineon Technologies Ag Method of manufacturing a silicon ingot and silicon ingot
CN106222742B (zh) * 2016-09-12 2019-01-29 江西赛维Ldk太阳能高科技有限公司 一种晶体硅及其制备方法
WO2018063301A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Transistors including source/drain employing double-charge dopants
RU2626359C1 (ru) * 2016-12-02 2017-07-26 Федеральное государственное автономное образовательное учреждение высшего образования "Сибирский федеральный университет" Способ выращивания монокристаллов германия
US10854503B2 (en) * 2018-07-16 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with air gap and method sealing the air gap
KR20200094882A (ko) 2019-01-30 2020-08-10 삼성전자주식회사 에피택셜 웨이퍼 및 그의 제조 방법
CN110202419B (zh) * 2019-05-31 2021-10-19 北京通美晶体技术股份有限公司 锗单晶片、其制法、晶棒的制法及单晶片的用途
EP3770306A1 (en) * 2020-03-12 2021-01-27 Umicore Heavily doped n-type germanium
CN115279954A (zh) * 2020-03-12 2022-11-01 尤米科尔公司 重掺杂n型锗
CN111969039A (zh) * 2020-08-10 2020-11-20 湖南大学 一种改善衬底电阻率的衬底晶圆结构以及制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3059815A (en) * 1960-12-20 1962-10-23 Jr Craig B Parsons Surgeon's powder dispensing machine
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
JPS6045016A (ja) 1983-08-22 1985-03-11 Nec Corp 機能素子の形成方法
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
JP2804455B2 (ja) 1995-03-24 1998-09-24 科学技術振興事業団 温度変動を制御したSi単結晶の育成方法
EP0733726A3 (en) * 1995-03-24 1997-05-02 Koji Izunome Growing silicon single crystal with a uniform distribution of doping in the longitudinal or radial direction
US5553566A (en) * 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates
US5911737A (en) 1997-02-28 1999-06-15 The Regents Of The University Of California Microfabricated therapeutic actuators
JP3525141B2 (ja) * 1997-08-20 2004-05-10 独立行政法人 科学技術振興機構 抵抗率が低いn型又はp型金属シリコンの製造方法
US6059875A (en) * 1999-01-11 2000-05-09 Seh America, Inc. Method of effecting nitrogen doping in Czochralski grown silicon crystal
DE19961126A1 (de) * 1999-12-17 2001-06-21 Siemens Solar Gmbh Siliziumkristall, insbesondere für Solarzellen, und Verfahren zur Herstellung
JP3446032B2 (ja) * 2000-02-25 2003-09-16 信州大学長 無転位シリコン単結晶の製造方法
CN1260405C (zh) * 2000-09-19 2006-06-21 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
JP4607304B2 (ja) 2000-09-26 2011-01-05 信越半導体株式会社 太陽電池用シリコン単結晶及び太陽電池用シリコン単結晶ウエーハ並びにその製造方法
JP2002208596A (ja) 2001-01-09 2002-07-26 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2003124219A (ja) 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
DE10207284A1 (de) * 2002-02-21 2003-09-11 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines hochdotierten Einkristalls aus Silicium
DE10250822B4 (de) * 2002-10-31 2006-09-28 Siltronic Ag Verfahren zur Herstellung eines mit leichtflüchtigem Fremdstoff dotierten Einkristalls aus Silicium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag n型シリコン単結晶およびその製造方法
JP2013168415A (ja) * 2012-02-14 2013-08-29 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
DE102004004555A1 (de) 2005-08-18
US7341787B2 (en) 2008-03-11
CN1649092A (zh) 2005-08-03
US20050167001A1 (en) 2005-08-04
KR20050077754A (ko) 2005-08-03
TW200525053A (en) 2005-08-01
KR100763425B1 (ko) 2007-10-04

Similar Documents

Publication Publication Date Title
JP2005220013A (ja) 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
US8449675B2 (en) Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer
KR100913636B1 (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼의 제조 방법
KR102037106B1 (ko) 실리콘 에피택셜 웨이퍼 및 실리콘 에피택셜 웨이퍼의 제조방법
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH097961A (ja) 高ドープn+基板およびその製造方法
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
US4329772A (en) Method for manufacturing a semiconductor device utilizing selective epitaxial growth and post heat treating
JP2003151984A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP3147338B2 (ja) 半導体基板の製造方法
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPH06151864A (ja) 半導体基板及びその製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JPH02260628A (ja) 半導体デバイスの製造方法
JPH1050616A (ja) エピタキシャルウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP2000077418A (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JPH0817737A (ja) エピタキシャル成長法及びエピタキシャル成長基板
JP3992117B2 (ja) GaP発光素子用基板
JPH09106955A (ja) エピタキシャルウエハおよび半導体発光素子
JP2978318B2 (ja) エピタキシャル層の形成方法
TW202325921A (zh) 磊晶生長方法及磊晶矽片
JPH02234422A (ja) オートドーピング抑制方法
JPS6381916A (ja) シリコン素子用基板作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080912