JP2005209304A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2005209304A JP2005209304A JP2004016426A JP2004016426A JP2005209304A JP 2005209304 A JP2005209304 A JP 2005209304A JP 2004016426 A JP2004016426 A JP 2004016426A JP 2004016426 A JP2004016426 A JP 2004016426A JP 2005209304 A JP2005209304 A JP 2005209304A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- data
- memory cell
- sense amplifier
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、第1リファレンス電位を生成する第1リファレンス回路と、第2リファレンス電位を生成する第2リファレンス回路と、メモリセルと、メモリセルから読み出したデータ電位と第1リファレンス電位とを比較してセンスする第1センスアンプと、データ電位と第2リファレンス電位とを比較してセンスする第2センスアンプを含み、第1センスアンプと第2センスアンプとが協働することによりデータ電位が0又は1であるか判定を行い、第1のリファレンス電位はメモリセルから読み出した0のデータ電位分布の最大値側に位置するよう設定され、第2のリファレンス電位はメモリセルから読み出した1のデータ電位分布の最小値側に位置するよう設定されることを特徴とする。
【選択図】図6
Description
11−0、11−1 リファレンスセル用のプリセンスアンプ、
12−0〜12−n メモリセル用のプリセンスアンプ
14−0〜14−n、15−0〜15−n センスアンプ
16 出力バッファ
LR1〜LR2、HR1〜HR2、R00〜R11 リファレンスセル
C00〜Cn1 メモリセル
Claims (10)
- 第1のリファレンス電位を生成する第1のリファレンス回路と、
第2のリファレンス電位を生成する第2のリファレンス回路と、
メモリセルと、
該メモリセルから読み出したデータ電位と該第1のリファレンス電位とを比較してセンスする第1のセンスアンプと、
該メモリセルから読み出した該データ電位と該第2のリファレンス電位とを比較してセンスする第2のセンスアンプ
を含み、該第1のセンスアンプと該第2のセンスアンプとが協働することにより該データ電位が“0”であるか又は“1”であるかの判定を行い、該第1のリファレンス電位は該メモリセルから読み出した“0”のデータ電位の分布の最大値側に位置するように設定され、該第2のリファレンス電位は該メモリセルから読み出した“1”のデータ電位の分布の最小値側に位置するように設定されることを特徴とする半導体記憶装置。 - 該第1のリファレンス電位は該メモリセルから読み出した“0”のデータ電位の分布の略最大値の位置に設定され、該2のリファレンス電位は該メモリセルから読み出した“1”のデータ電位の分布の略最小値の位置に設定されることを特徴とする請求項1記載の半導体記憶装置。
- 該第1のリファレンス電位は該メモリセルから読み出した“0”のデータ電位の分布の最大値より高い位置に設定され、該2のリファレンス電位は該メモリセルから読み出した“1”のデータ電位の分布の最小値より低い位置に設定されることを特徴とする請求項1記載の半導体記憶装置。
- 該第1のリファレンス回路は該メモリセルより大きいサイズのリファレンスセルであり、該第2のリファレンス回路は該メモリセルより小さいサイズのリファレンスセルであることを特徴とする請求項1記載の半導体記憶装置。
- 該第1のセンスアンプは該第1のリファレンス電位を該データ電位に対して相対的に上昇させることで該第1のリファレンス電位を該メモリセルから読み出した“0”のデータ電位の分布の最大値側に位置させる第1の回路を含み、該第2のセンスアンプは該第2のリファレンス電位を該データ電位に対して相対的に下降させることで該第2のリファレンス電位を該メモリセルから読み出した“1”のデータ電位の分布の最小値側に位置させる第2の回路を含むことを特徴とする請求項1記載の半導体記憶装置。
- 該第1の回路及び該第2の回路は容量からなることを特徴とする請求項5記載の半導体記憶装置。
- 該第1の回路及び該第2の回路は抵抗からなることを特徴とする請求項5記載の半導体記憶装置。
- 該第1のリファレンス回路及び該第2のリファレンス回路は定電圧源であることを特徴とする請求項1記載の半導体記憶装置。
- 該メモリセルは第1のプレート電位で駆動される強誘電体セルであり、該第1のリファレンス回路は該第1のプレート電位より低いプレート電位で駆動される強誘電体セルであり、該第2のリファレンス回路は該第1のプレート電位より高いプレート電位で駆動される強誘電体セルであることを特徴とする請求項1記載の半導体記憶装置。
- 第1のリファレンス電位を生成する第1のリファレンス回路と、
第2のリファレンス電位を生成する第2のリファレンス回路と、
メモリセルと、
該メモリセルから読み出したデータ電位をクランプすることにより該データ電位の分布を狭めるクランプ回路と、
該データ電位の分布が狭められた該データ電位と該第1のリファレンス電位とを比較してセンスする第1のセンスアンプと、
該データ電位の分布が狭められた該データ電位と該第2のリファレンス電位とを比較してセンスする第2のセンスアンプ
を含み、該第1のセンスアンプと該第2のセンスアンプとが協働することにより該データ電位が“0”であるか又は“1”であるかの判定を行うことを特徴とする半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016426A JP4336212B2 (ja) | 2004-01-26 | 2004-01-26 | 半導体記憶装置 |
US10/829,960 US6937529B2 (en) | 2004-01-26 | 2004-04-23 | Semiconductor memory device performing reliable data sensing |
KR1020040030977A KR100614823B1 (ko) | 2004-01-26 | 2004-05-03 | 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016426A JP4336212B2 (ja) | 2004-01-26 | 2004-01-26 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209304A true JP2005209304A (ja) | 2005-08-04 |
JP4336212B2 JP4336212B2 (ja) | 2009-09-30 |
Family
ID=34792479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004016426A Expired - Fee Related JP4336212B2 (ja) | 2004-01-26 | 2004-01-26 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6937529B2 (ja) |
JP (1) | JP4336212B2 (ja) |
KR (1) | KR100614823B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100735758B1 (ko) | 2006-06-29 | 2007-07-06 | 삼성전자주식회사 | 다수 판정 회로, 데이터 버스 반전 회로 및 반도체 장치. |
KR100866623B1 (ko) * | 2006-10-16 | 2008-11-03 | 삼성전자주식회사 | 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치 |
US7688102B2 (en) | 2006-06-29 | 2010-03-30 | Samsung Electronics Co., Ltd. | Majority voter circuits and semiconductor devices including the same |
US8091008B2 (en) | 2006-08-23 | 2012-01-03 | Renesas Electronics Corporation | Data read-out circuit in semiconductor memory device and method of data reading in semiconductor memory device |
JP2014002811A (ja) * | 2012-06-18 | 2014-01-09 | Lapis Semiconductor Co Ltd | 半導体装置、データ読出し方法、及びマイクロコンピュータ |
JP2015072727A (ja) * | 2013-10-03 | 2015-04-16 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置及びメモリ書き込み方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587080B1 (ko) * | 2004-05-17 | 2006-06-08 | 주식회사 하이닉스반도체 | 메모리 장치의 감지 증폭기를 제어하여 컬럼성 페일을검출하는 방법 및 그 장치 |
KR20080051076A (ko) * | 2006-12-04 | 2008-06-10 | 세이코 엡슨 가부시키가이샤 | 강유전체 기억 장치 및 전자 기기 |
CN103377686B (zh) * | 2012-04-24 | 2016-03-30 | 北京兆易创新科技股份有限公司 | Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3204299B2 (ja) * | 1997-06-30 | 2001-09-04 | 日本電気株式会社 | 半導体記憶装置 |
TW439293B (en) * | 1999-03-18 | 2001-06-07 | Toshiba Corp | Nonvolatile semiconductor memory |
JP4031904B2 (ja) | 2000-10-31 | 2008-01-09 | 富士通株式会社 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
JP3866913B2 (ja) | 2000-11-21 | 2007-01-10 | 富士通株式会社 | 半導体装置 |
-
2004
- 2004-01-26 JP JP2004016426A patent/JP4336212B2/ja not_active Expired - Fee Related
- 2004-04-23 US US10/829,960 patent/US6937529B2/en not_active Expired - Lifetime
- 2004-05-03 KR KR1020040030977A patent/KR100614823B1/ko active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100735758B1 (ko) | 2006-06-29 | 2007-07-06 | 삼성전자주식회사 | 다수 판정 회로, 데이터 버스 반전 회로 및 반도체 장치. |
US7688102B2 (en) | 2006-06-29 | 2010-03-30 | Samsung Electronics Co., Ltd. | Majority voter circuits and semiconductor devices including the same |
US8091008B2 (en) | 2006-08-23 | 2012-01-03 | Renesas Electronics Corporation | Data read-out circuit in semiconductor memory device and method of data reading in semiconductor memory device |
US8307262B2 (en) | 2006-08-23 | 2012-11-06 | Renesas Electronics Corporation | Data read-out circuit in semiconductor memory device and method of data reading in semiconductor memory device |
KR100866623B1 (ko) * | 2006-10-16 | 2008-11-03 | 삼성전자주식회사 | 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치 |
US7512026B2 (en) | 2006-10-16 | 2009-03-31 | Samsung Electronics Co., Ltd. | Sense amplifying circuit capable of operating with lower voltage and nonvolatile memory device including the same |
JP2014002811A (ja) * | 2012-06-18 | 2014-01-09 | Lapis Semiconductor Co Ltd | 半導体装置、データ読出し方法、及びマイクロコンピュータ |
JP2015072727A (ja) * | 2013-10-03 | 2015-04-16 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置及びメモリ書き込み方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4336212B2 (ja) | 2009-09-30 |
KR100614823B1 (ko) | 2006-08-25 |
KR20050076997A (ko) | 2005-07-29 |
US20050162942A1 (en) | 2005-07-28 |
US6937529B2 (en) | 2005-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7505341B2 (en) | Low voltage sense amplifier and sensing method | |
US7852704B2 (en) | Semiconductor storage device | |
US6438049B1 (en) | Variable equilibrate voltage circuit for paired digit lines | |
US7447088B2 (en) | Semiconductor memory device having an open bit line structure, and method of testing the same | |
US20170365308A1 (en) | Memory device including memory cell for generating reference voltage | |
JP2006031922A (ja) | プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法 | |
KR20100070158A (ko) | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 | |
JP4336212B2 (ja) | 半導体記憶装置 | |
US8111570B2 (en) | Devices and methods for a threshold voltage difference compensated sense amplifier | |
TWI528531B (zh) | 電晶體系記憶體單元及相關之操作方法 | |
CN110326044B (zh) | 输入缓冲器电路 | |
US4734889A (en) | Semiconductor memory | |
JP2008140493A (ja) | 強誘電体記憶装置および電子機器 | |
KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
JP2002050181A (ja) | 半導体記憶装置 | |
JP5135608B2 (ja) | 半導体記憶装置 | |
KR0154755B1 (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
KR100405925B1 (ko) | 저전원 전압화 가능한 반도체 기억 장치 | |
JP4154392B2 (ja) | 半導体記憶装置及びデータ読み出し方法 | |
KR101034615B1 (ko) | 센스앰프 및 이를 포함하는 반도체 메모리장치 | |
JP2010102808A (ja) | 半導体記憶装置 | |
JP4406527B2 (ja) | 半導体集積回路装置 | |
JP2006323938A (ja) | 半導体装置及びそのテスト方法 | |
US5768200A (en) | Charging a sense amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4336212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |