JP4406527B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4406527B2
JP4406527B2 JP2002257571A JP2002257571A JP4406527B2 JP 4406527 B2 JP4406527 B2 JP 4406527B2 JP 2002257571 A JP2002257571 A JP 2002257571A JP 2002257571 A JP2002257571 A JP 2002257571A JP 4406527 B2 JP4406527 B2 JP 4406527B2
Authority
JP
Japan
Prior art keywords
word line
level
dummy word
blb
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002257571A
Other languages
English (en)
Other versions
JP2004095105A (ja
Inventor
徹哉 三苫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2002257571A priority Critical patent/JP4406527B2/ja
Priority to US10/626,709 priority patent/US7106645B2/en
Publication of JP2004095105A publication Critical patent/JP2004095105A/ja
Application granted granted Critical
Publication of JP4406527B2 publication Critical patent/JP4406527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • G11C11/4085Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4099Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

【0001】
【発明の属する技術分野】
【0002】
本発明は、ダイナミック・ランダム・アクセス・メモリ(以下、「DRAM」という。)等の半導体集積回路装置、例えば、DRAMのダミーワード線駆動方式に関するものである。
【0003】
【従来の技術】
【0004】
【特許文献1】
【0005】
特開昭60−242591号公報
【0006】
【特許文献2】
【0007】
特開平 6−187781号公報
【0008】
従来、メモリに関する技術としては、例えば、前記のような文献に記載されるものがあった。
【0009】
図9は、特許文献2(以下、単に「文献2」という。)に記載されたDRAMにおけるメモリセル部の一構成例を示す概略の回路図である。
【0010】
このメモリセル部は、特許文献1(以下、単に「文献1」という。)に記載されたメモリセル部の欠点を解決するために提案されたものであり、相補的な第1及び第2のビット線BLa,BLbと、各ビット線BLa,BLbに対して交差配置された複数のワード線WL0,WL1と、該ビット線BLa,BLbに対して交差配置された複数の第1のダミーワード線DWL0,DWL1と、該第1のダミーワード線DWL0,DWL1の近傍にこれらに対してほぼ平行に配置された複数の第2のダミーワード線DWL2,DWL3とを備えている。
【0011】
ビット線BLbとワード線WL0との交差箇所には、ダイナミック型のメモリセル100 が接続され、さらに、ビット線BLaとワード線WL1との交差箇所にも、ダイナミック型のメモリセル101 が接続されている。各メモリセル100 ,101 は、電荷蓄積用のキャパシタ11と電荷転送用のNチャネル型MOSトランジスタ(以下「NMOS」という。)12とを有し、これらが1/2・VCC(但し、VCCは電源電位)とビット線BLb,BLaとの間に直列に接続されている。
【0012】
ビット線BLb,BLaとダミーワード線DWL0,DWL1との交差箇所に、ダミーセル200 ,201 がそれぞれ接続され、さらに、ビット線BLa,BLbとダミーワード線DWL2,DWL3との交差箇所に、ダミーセル202 ,203 がそれぞれ接続されている。各ダミーセル200 〜203 は、NMOSで構成されている。
【0013】
ビット線BLa,BLbの一端には、これらのビット線BLa,BLbを例えば1/2・VCCにイコライズ(均等化)するイコライズ回路30が接続されている。イコライズ回路30は、ビット線BLaと1/2・VCC間に接続されたNMOS31と、ビット線BLbと1/2・VCC間に接続されたNMOS32と、該ビット線BLaとBLb間に接続されたNMOS33とで構成され、これらがイコライズ信号EQによってオン/オフ動作するようになっている。
【0014】
ビット線BLa,BLbの他端には、これらのビット線BLa,BLb上の電位差を検知、増幅するセンスアンプ40が接続されると共に、カラム線Y−DECによってオン/オフ動作するデータ転送用NMOS51,52を介して、相補的なデータ線Da,Dbが接続されている。センスアンプ40は、ビット線BLaとBLb間にたすき掛け接続されたNMOS41,42とPチャネル型MOSトランジスタ(以下「PMOS」という)43,44とで構成され、これらのNMOS41,42が活性化信号φaでオン/オフ動作し、PMOS43,44が活性化信号φaに対して逆相の活性化信号φbによってオン/オフ動作するようになっている。
【0015】
文献1のメモリセル部では、第2のダミーワード線DWL2,DWL3及びダミーセル202 ,203 が省略された構成になっている。このようなメモリセル部において、例えば、メモリセル100 に記憶された“0”情報を読出す場合の動作を説明する。
【0016】
イコライズ信号EQがVCCレベルのとき、イコライズ回路30内のNMOS31,32,33がオン状態のため、ビット線BLaとBLbが1/2・VCCにイコライズされている。又、センスアンプ活性化信号φa,φbも1/2・VCCにイコライズされている。イコライズ信号EQがVCCレベルから接地電位(以下「GND」という。)レベルに立下がると、イコライズ回路30内のNMOS31〜33がオフ状態となり、次いで、図示しないデコーダで選択されたワード線WL0が立上がり、メモリセル100 内のNMOS12がオンし、キャパシタ11に記憶された“0”情報がビット線BLbへ出力される。この際、ワード線WL0はGNDレベルから(VCC+Vt+α)レベル(但し、Vt;NMOSの閾値電圧)まで立上がり、ダミーワード線DWL0がVCCレベルからGNDレベルへ立下がる。ダミーワード線DWL1はVCCレベルのままである。
【0017】
次に、センスアンプ活性化信号φaが1/2・VCCレベルからVCCレベルへ徐々に上昇すると共に、センスアンプ活性化信号φbが1/2・VCCレベルからGNDレベルへ下降する。すると、センスアンプ40が動作し、ビット線BLaはVCCレベルに、ビット線BLbはGNDレベルへ増幅される。その後、カラム線Y−DECがGNDレベルからVCCレベルへ立上がり、データ転送用NMOS51,52がオン状態となり、ビット線BLa,BLbの情報がデータ線Da,Dbへ伝送される。
【0018】
このような文献1のハーフプリチャージ方式のメモリセル部では、本来的に不要なダミーセル200 ,201 を設けることにより、ワード線WL0,WL1によるビット線BLa,BLbへの結合電圧によって生じるビット線対電位のアンバランスを避けることができ、動作マージンが大きくなって誤動作を防止できるという利点がある。
【0019】
しかしながら、メモリセル100 の情報読出し時に、ワード線WL0がGNDレベルから(VCC+Vt+α)レベルへ遷移し、ダミーワード線DWL0がVCCレベルからGNDレベルへ遷移する際、電圧振幅差ΔV=Vt+αがあるため、ワード線WL0とビット線BLb、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、ビット線BLaとBLb間にオフセット電圧ΔVsを生じる。このため、読出し信号量の損失が生じ、センスアンプ40が誤動作するという欠点があった。
【0020】
又、例えば16MビットのDRAMに使用しているVCC=3.3Vよりさらに低電圧レベルを使用するDRAMで、VCC=1.5Vになると、ワード線WL0,WL1の活性化レベルに占める(Vt+α)の割合が高くなるため、読出し信号量の損失がさらに大きくなるという欠点があった。
【0021】
そこで、このような欠点を解決するために、文献2のメモリセル部では、複数の第1のダミーワード線DWL0,DWL1の近傍に、複数の第2のダミーワード線DWL2,DWL3を設けると共に、複数のダミーセル202 ,203 を設けている。
【0022】
この文献2のメモリセル部では、例えば、ワード線WL0,WL1の昇圧レベルが(VCC+Vt+α)で、メモリセル100 に記憶された“0”情報を読出す場合、ワード線WL0をGNDレベルから(VCC+Vt+α)レベルへ遷移させる。この際、第1のダミーワード線DWL0をVCCレベルからGNDレベルへ遷移させると共に、第2のダミーワード線DWL2をVCCレベルから(VCC+Vt+α)レベルへ遷移させる。これにより、ビット線BLaとBLb間に生じるオフセット電圧ΔVsが相殺されて0となる。よって、メモリセル100 からビット線BLbへ伝達される信号量に変化がなくなり、正しい情報を読出すことができる。しかも、ビット線BLaとBLb間に生じるオフセット電圧ΔVsが0となるので、低電圧を使用したDRAM、例えばVCC=1.5Vの場合においても、読出し信号量が損失することなく、正しい情報を読出すことができる。
【0023】
【発明が解決しようとする課題】
【0024】
しかしながら、文献2に記載された半導体集積回路装置では、文献1に記載された半導体集積回路装置の欠点を解決できるものの、複数の第2のダミーワード線DWL2,DWL3及び複数のダミーセル202 ,203 を付加しなければならないので、この付加されたダミーワード線DWL2,DWL3を駆動するための駆動回路も設けなければならず、回路素子数が増える。しかも、第2のダミーワード線DWL2,DWL3は、アレイ構成のいくつかに亙って設けられるため、ダミーワード線の形成面積が増大する。このため、チップサイズの増大を招く上に、ダミーワード線DWL2,DWL3等を駆動するために電力消費量が増えるという課題があり、これらを解決することが困難であった。
【0025】
本発明は、前記従来技術のもっていた課題を解決し、チップサイズの小型化、及び低消費電力化が図れる半導体集積回路装置を提供することを目的とする。
【0026】
【課題を解決するための手段】
【0027】
前記課題を解決するために、本発明では、相補的な第1及び第2のビット線と、前記第1及び第2のビット線に対して交差配置されたワード線と、前記第1及び第2のビット線に対して交差配置されたダミーワード線と、前記第1又は第2のビット線と前記ワード線との交差箇所に接続されたメモリセルと、前記第1又は第2のビット線と前記ダミーワード線との交差箇所に接続されたダミーセルと、を備えた半導体集積回路装置において、次のような構成にしている。
【0034】
即ち、前記メモリセルからのデータ読出し時に、前記ダミーワード線をプリチャージレベルであるの電源電位レベル(VCCレベル)から、これよりも低い負の電源電位レベル(VBBレベル)へ遷移させると共に、前記ワード線を前記負の電源電位レベル(VBBレベル)よりも高い接地電位レベル(GNDレベル)から、前記の電源電位レベル(VCCレベル)よりも高い活性化レベル(例えば、VPPレベル)へ遷移させる構成にしている。
【0035】
発明によれば、このような構成を採用したことにより、データ読出し時に、ワード線とダミーワード線には電圧振幅差がないので、例えば、ワード線と第2のビット線間、及びダミーワード線と第2のビット線間の容量結合により、該第2のビット線にオフセット電圧が生じない。このため、メモリセルからビット線へ伝達される信号量の変化がない。
【0038】
【発明の実施の形態】
【0039】
[第1の実施形態]
【0040】
(構成)
【0041】
図1は、本発明の第1の実施形態を示すDRAMにおけるメモリセル部の概略の回路図であり、従来の図9中の要素と共通の要素には共通の符号が付されている。
【0042】
このメモリセル部では、従来の図9の複数のダミーワード線DWL2,DWL3及び複数のダミーセル202 ,203 が省略された回路構成になっている。
【0043】
即ち、第1、第2のビット線BLa,BLbと複数のワード線WL0,WL1との交差箇所には、メモリセル100 ,101 がそれぞれ接続されている。メモリセル100 は、電荷蓄積用のキャパシタ11と電荷転送用のNMOS12とが、1/2・VCCとビット線BLbとの間に直列接続され、このNMOS12のゲートがワード線WL0に接続されている。メモリセル101 も、電荷蓄積用のキャパシタ11と電荷転送用のNMOS12とが、1/2・VCCとビット線BLaとの間に直列接続され、このNMOS12のゲートがワード線WL1に接続されている。第1、第2のビット線BLa,BLbの一端には、NMOS31,32,33からなるイコライズ回路30が接続されている。該ビット線BLa,BLbの他端には、NMOS41,42及びPMOS43,44からなるセンスアンプ40が接続されると共に、データ転送用のNMOS51,52を介して相補的なデータ線Da,Dbが接続されている。
【0044】
各ワード線WL0,WL1の一端には、これを駆動するためのワード線駆動回路600 ,601 がそれぞれ接続されている。各ワード線駆動回路600 ,601 は、デコーダから与えられるワード線活性化信号φ1a,φ2aにより、各ワード線WL0,WL1を第2の電源電位レベル(例えば、GNDレベル)から、プリチャージレベルであるワード線活性化レベル(例えば、VPP(=VCC+Vt+α)レベル、但しVtはNMOSの閾値電圧)へ遷移させる回路であり、PMOS61及びNMOS62からなるインバータでそれぞれ構成されている。
【0045】
各ワード線駆動回路600 ,601 のPMOS61は、ソースがVPPに接続され、ドレインが各ワード線WL0,WL1及びNMOS62のドレインに接続され、このNMOS62のソースがGNDに接続されている。ワード線駆動回路600 のPMOS61及びNMOS62のゲートには、活性化信号φ1aが入力される。ワード線駆動回路601 のPMOS61及びNMOS62のゲートには、活性化信号φ2aが入力される。
【0046】
各ダミーワード線DWL0,DWL1の一端には、これを駆動するためのダミーワード線駆動回路700 ,701 がそれぞれ接続されている。各ダミーワード線駆動回路700 ,701 は、データ読出し時に、制御回路等から与えられるダミーワード線活性化信号φ10a,φ20aにより、各ダミーワード線DWL0,DWL1を第1の電源電位レベル(例えば、VCCレベル)よりも高いプリチャージレベル(例えば、VPPレベル)から、VCCレベルよりも低い第2の電源電位レベル(例えば、GNDレベル)へ遷移させる回路であり、PMOS71及びNMOS72からなるインバータでそれぞれ構成されている。
【0047】
ダミーワード線駆動回路700 のPMOS71は、ソースがVPPに接続され、ドレインがダミーワード線DWL0及びNMOS72のドレインに接続され、このNMOS72のソースがGNDに接続されている。このダミーワード線駆動回路700 のPMOS71及びNMOS72のゲートには、活性化信号φ10aが入力される。ダミーワード線駆動回路701 のPMOS71は、ソースがVPPに接続され、ドレインがダミーワード線DWL1及びNMOS72のドレインに接続され、このNMOS72のソースがGNDに接続されている。このダミーワード線駆動回路701 のPMOS71及びNMOS72のゲートには、活性化信号φ20aが入力される。
【0048】
その他の構成は、従来の図9と同様である。
【0049】
(動作)
【0050】
図2は、図1のワード線WL0,WL1の昇圧レベルがVPP(=VCC+Vt+α)レベルで、メモリセル100 に記憶された“0”情報読出し動作を示すタイミングチャートである。
【0051】
以下、図2を参照しつつ、図1の読出し動作を説明する。
【0052】
イコライズ信号EQがVCCレベルのとき、イコライズ回路30内のNMOS31,32,33がオン状態のため、ビット線BLaとBLbが1/2・VCCにイコライズされている。又、センスアンプ活性化信号φa,φbも1/2・VCCにイコライズされているため、センスアンプ40内のNMOS41,42及びPMOS43,44がオフ状態になっている。イコライズ信号EQがVCCレベルからGNDレベルへ遷移すると、イコライズ回路30内のNMOS31,32,33がオフ状態になる。
【0053】
次に、図示しない制御回路等から与えられるダミーワード線活性化信号φ10aが“H”レベルに立上がり、ダミーワード線駆動回路700 内のPMOS71がオフ状態になると共に、NMOS72がオン状態になる。これにより、ダミーワード線DWL0がVPPレベルからGNDレベルへ遷移する。ダミーワード線DWL0がGNDレベルになった後、図示しないデコーダから与えられるワード線活性化信号φ1aが“L”レベルに立下がり、ワード線駆動回路600 内のPMOS61がオン状態になると共に、NMOS62がオフ状態になる。PMOS61がオン状態になると、ワード線WL0がGNDレベルからVPPレベルへ遷移し、メモリセル100 内のNMOS12がオン状態になり、該メモリセル100 に記憶された“0”情報がビット線BLbへ出力される。
【0054】
ダミーワード線DWL0がVPPレベルからGNDレベルへ遷移し、ワード線WL0がGNDレベルからVPPレベルへ遷移するとき、ダミーワード線DWL0とワード線WL0の電圧振幅差ΔVが0になるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbのオフセット電圧ΔVsが0となる。このため、メモリセル100 からビット線BLbへ伝達される信号量に変化がない。
【0055】
従って、センスアンプ40が動作するまでにビット線BLa,BLb間の電位差が十分大きくなり、その後、センスアンプ活性化信号φaが1/2・VCCレベルからVCCレベルへ上昇すると共に、センスアンプ活性化信号φbが1/2・VCCレベルからGNDレベルへ下降し、該センスアンプ40が動作してビット線BLaとBLb間の電位差が増幅される。そして、カラム線Y−DECがGNDレベルからVCCレベルへ上昇し、データ転送用のNMOS51,52がオン状態となり、ビット線BLa,BLb上の読出し情報“0”が、データ線Da,Dbへ正確に読出される
【0056】
これに対して、図1の書込み動作(例えば、メモリセル100 への情報の書込み動作)では、ダミーワード線DWL0,…を駆動しない。書込み情報をデータ線Da,Dbに入力し、イコライズ回路30をオフ状態、及びセンスアンプ40をオン状態にした後にNMOS51,52をオン状態にすると、データ線Da,Db上の書込み情報がビット線BLa,BLbへ転送される。ビット線BLa,BLb上の書込み情報は、センスアンプ40で増幅された後、ワード線WL0の活性化によりオン状態になったメモリセル100 内のNMOS12を介して、該メモリセル100 に書込まれる。
【0057】
(効果)
【0058】
この第1の実施形態では、次の(a)〜(c)のような効果がある。
【0059】
(a) ダミーワード線DWL0をVPPレベルからGNDレベルへ遷移させた後、ワード線WL0をGNDレベルからVPPレベルへ遷移させることにより、メモリセル100 に記憶された“0”情報を読出すようにしているので、ダミーワード線DW0とワード線WL0の電圧振幅差ΔVが0になり、ワード線WL0とビット線BLb間及びダミーワード線DW0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbのオフセット電圧ΔVsが0となる。これにより、メモリセル100 からビット線BLbへ伝達される信号量に変化がなくなり、正しい情報を読出すことができる。しかも、ビット線BLaとBLb間に生じるオフセット電圧ΔVsが0となるので、低電圧を使用したDRAM(例えば、VCC=1.5V)の場合においても、読出し信号量が損失することなく、正しい情報を読出すことができる。
【0060】
(b) 従来の図9の複数のダミーワード線DWL2,DWL3及び複数のダミーセル202 ,203 が不要となるので、ダミーワード線の形成面積を小さくできると共に、回路素子数を削減できる。従って、チップサイズを小型化できると共に、電力消費量を減少できる。
【0061】
(c) ダミーワード線駆動回路700 ,701 は、PMOS71及びNMOS72からなるインバータで構成しているので、回路構成が簡単で、回路形成面積が小さく、チップサイズをより小型化できる。
【0062】
[第2の実施形態]
【0063】
(構成)
【0064】
図3は、本発明の第2の実施形態を示すDRAMにおけるメモリセル部の概略の回路図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の符号が付されている。
【0065】
このメモリセル部では、図1の複数のダミーワード線駆動回路700 ,701 に代えて、構成の異なる複数のダミーワード線駆動回路800 ,801 を設けた点のみが、第1の実施形態と異なっている。図1と同様に、ワード線(第1のワード線)WL0は、ワード線駆動回路600 で駆動され、ワード線(第2のワード線)WL1はワード線駆動回路601 で駆動される。
【0066】
ダミーワード線(第1のダミーワード線)DWL0を駆動するためのダミーワード線駆動回路800 は、制御回路等から与えられるダミーワード線活性化信号φ10aを入力するPMOS81及びNMOS82からなるインバータを有し、このインバータの出力側がダミーワード線DWL0に接続されている。PMOS81のドレインは、ダミーワード線DWL0及びNMOS82のドレインに接続され、このNMOS82のソースがGNDに接続されている。PMOS81及びNMOS82のゲートには、活性化信号φ10aが入力される。
【0067】
PMOS81のソースには、これにVPPとVCCを切替えて印加するためのPMOS83,84が接続されている。PMOS83は、ソースがVPPに接続され、ドレインがPMOS81のソースに接続され、ゲートに活性化信号φ10bが入力される。PMOS84は、ソースがVCCに接続され、ドレインがPMOS81のソースに接続され、ゲートに活性化信号φ10cが入力される。
【0068】
ダミーワード線(第2のダミーワード線)DWL1を駆動するためのダミーワード線駆動回路801 は、ダミーワード線駆動回路800 と同様に、PMOS81及びNMOS82からなるインバータと、これにVPPとVCCを切替えて印加するためのPMOS83,84とで構成されている。
【0069】
このダミーワード線駆動回路801 は、ダミーワード線駆動回路800 と同一の回路であるが、入力されるダミーワード線活性化信号φ20a,φ20b,φ20cのみがダミーワード線駆動回路800 と異なっている。即ち、PMOS81及びNMOS82のゲートに活性化信号φ20aが入力され、PMOS83,84のゲートに活性化信号φ20b,φ20cがそれぞれ入力されるようになっている。
【0070】
その他の構成は、図1と同様である。
【0071】
(動作)
【0072】
図4(a)、(b)は図3のワード線WL0,WL1の昇圧レベルがVPP(=VCC+Vt+α)レベルで、メモリセル(第1のメモリセル)100 に記憶された“0”情報読出し動作のタイミングチャートである。
【0073】
以下、図4を参照しつつ、図3の読出し動作を説明する。
【0074】
イコライズ信号EQがVCCレベルのとき、図1と同様に、イコライズ回路30によってビット線BLaとBLbが1/2・VCCにイコライズされ、さらに、センスアンプ活性化信号φa,φbも1/2・VCCにイコライズされているため、センスアンプ40がオフ状態になっている。
【0075】
このとき、ワード線WL0,WL1はGNDレベルになっている。又、ダミーワード線活性化信号φ10a〜φ10c,φ20a〜φ20cのうち、φ10aはGNDレベル、φ10bはVPPレベル、φ10cはGNDレベル、φ20aはGNDレベル、φ20bはVPPレベル、及びφ20cはGNDレベルになっている。このため、各ダミーワード線駆動回路800 ,801 内のPMOS81,84がオン状態、NMOS82及びPMOS83がオフ状態のため、各ダミワード線DWL0,DWL1がVCCレベルにプリチャージされている。
【0076】
イコライズ信号EQがVCCレベルからGNDレベルへ遷移すると、イコライズ回路30がオフ状態となる。次いで、ダミーワード線活性化信号φ10a〜φ10c,φ20a〜φ20cのうち、φ10bがVPPレベルを維持し、φ10c,φ20aがGNDレベルを維持し、φ10aがVCCレベルへ、φ20bがGNDレベルへ、及びφ20cがVPPレベルへ、それぞれ遷移する。このため、ダミーワード線駆動回路800 内のPMOS81がオフ、NMOS82がオンし、ダミーワード線DWL0がVCCレベルからGNDレベルへ遷移する。さらに、ダミーワード線駆動回路801 内のPMOS81,83がオン、NMOS82及びPMOS84がオフするので、ダミーワード線DWL1がVCCレベルからVPPレベルへ遷移する。
【0077】
その後、図示しないデコーダから与えられるワード線活性化信号により、ワード線WL0が“H”レベルに立上がり、これに接続されたメモリセル100 内のNMOS12がオン状態になり、該メモリセル100 に記憶された“0”情報がビット線BLbへ出力される。
【0078】
ここで、ダミーワード線DWL0がVCCレベルからGNDレベルへ遷移し、ワード線WL0がGNDレベルからVPPレベルへ遷移するとき、ワード線WL0とダミーワード線DWL0は電圧振幅差ΔV=Vt+αになるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbにオフセット電圧ΔVs=Vt+αが生じる。又、ダミーワード線DWL1がVCCレベルからVPPレベルへ遷移するとき、ワード線WL0とダミーワード線DWL0は電圧振幅差ΔV=Vt+αになるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbにオフセット電圧ΔVs=Vt+αが生じる。このため、ビット線BLbとBLaに生じているオフセット電圧ΔVsが互いに相殺され、メモリセル100 からビット線BLbへ伝達される信号量に変化がない。
【0079】
従って、センスアンプ40が動作するまでにビット線BLa,BLb間の電位差が十分大きくなり、その後、図1と同様に、センスアンプ活性化信号φaが1/2・VCCレベルからVCCレベルへ上昇すると共に、センスアンプ活性化信号φbが1/2・VCCレベルからGNDレベルへ下降し、該センスアンプ40が動作してビット線BLaとBLb間の電位差が増幅される。そして、カラム線Y−DECがGNDレベルからVCCレベルへ上昇し、データ転送用のNMOS51,52がオン状態になり、ビット線BLa,BLb上の読出し情報“0”が、データ線Da,Dbへ正確に読出される。
【0080】
(効果)
【0081】
この第2の実施形態では、次の(a)〜(c)のような効果がある。
【0082】
(a) 読出し時において、ダミーワード線DWL0をVCCレベルからGNDレベルへ遷移させると共に、ダミーワード線DWL1をVCCレベルからVPPレベルへ遷移させた後、ワード線WL0をGNDレベルからVPPレベルへ遷移させるので、ビット線BLaとBLb間に生じるオフセット電圧ΔVsが相殺されて0となる。これにより、メモリセル100 からビット線BLbへ伝達される信号量に変化がなくなり、正しい情報を読出すことができる。さらに、ビット線BLaとBLb間に生じるオフセット電圧ΔVsが0となるので、低電圧を使用したDRAM(例えば、VCC=1.5V)の場合においても、読出し信号量が損失することなく、正しい情報を読出すことができる。
【0083】
(b) 第1の実施形態の効果(b)と同様の効果がある。
【0084】
(c)第1の実施形態に比べて、ダミーワード線駆動回路800 ,801 は、ダミーワード線DWL0,DWL1の電圧の遷移幅が小さいので、動作速度が速く、ノイズによる悪影響も受けない。しかも、ダミーワード線駆動回路800 ,801 の駆動能力も小さくて良いので、電力消費量をより低減できる。
【0085】
[第3の実施形態]
【0086】
(構成)
【0087】
図5は、本発明の第3の実施形態を示すDRAMにおけるメモリセル部の概略の回路図であり、第2の実施形態を示す図3中の要素と共通の要素には共通の符号が付されている。
【0088】
このメモリセル部では、図3の複数のダミーワード線駆動回路800 ,801 に代えて、構成の異なる複数のダミーワード線駆動回路900 ,901 を設けた点のみが、第2の実施形態と異なっている。
【0089】
ダミーワード線(第1のダミーワード線)DWL0を駆動するためのダミーワード線駆動回路900 は、ダミーワード線活性化信号φ10aを入力するPMOS91及びNMOS92からなるインバータと、このNMOS92のドレインに対してVCC又はGNDを切替えて接続するためのPMOS93及びNMOS94からなるインバータとで、構成されている。
【0090】
PMOS91のソースはVPPに接続され、ドレインがダミーワード線DWL0及びNMOS92のドレインに接続され、これらのPMOS91及びNMOS92のゲートに、ダミーワード線活性化信号φ10aが入力される。NMOS92のソースは、PMOS93及びNMOS94のドレインに接続されている。PMOS93のソースがVCCに接続され、NMOS94のソースがGNDに接続され、これらのPMOS93及びNMOS94のゲートに、ダミーワード線活性化信号φ10bが入力される。
【0091】
ダミーワード線(第2のダミーワード線)DWL1を駆動するためのダミーワード線駆動回路901 は、ダミーワード線駆動回路900 と同様の回路で構成されており、入力されるダミーワード線活性化信号φ20a,φ20bのみが異なっている。
【0092】
その他の構成は、図3と同様である。
【0093】
(動作)
【0094】
図6は、図5のワード線(第1のワード線)WL0及びワード線(第2のワード線)WL1の昇圧レベルがVPP(=VCC+Vt+α)レベルで、メモリセル(第1のメモリセル)100 に記憶された“0”情報読出し動作のタイミングチャートである。
【0095】
以下、図6を参照しつつ、図5の読出し動作を説明する。
【0096】
イコライズ信号EQがVCCレベルのとき、図3と同様に、ビット線BLaとBLbが1/2・VCCレベルにイコライズされ、センスアンプ40もオフ状態となっている。このとき、ダミーワード線活性化信号φ10a,φ20aが“H”レベル、ダミーワード線活性化信号φ10b,φ20bが“L”レベルとなっているので、各ダミーワード線駆動回路900 ,901 内のPMOS91及びNMOS94がオフ状態、NMOS92及びPMOS93がオン状態になっている。このため、ダミーワード線DWL0,DWL1がVCCレベルにプリチャージされている。
【0097】
イコライズ信号EQがVCCレベルからGNDレベルへ遷移し、イコライズ回路30がオフ状態となった後、ダミーワード線活性化信号φ10bが“L”レベルから“H”レベルに立上がり、PMOS93がオフ状態、NMOS94がオン状態となり、ダミーワード線DWL0がVCCレベルからGNDレベルへ遷移する。これと同時に、ダミーワード線活性化信号φ20aが“H”レベルから“L”レベルへ立下がり、ダミーワード線駆動回路901 内のPMOS91がオン状態、NMOS92がオフ状態となり、ダミーワード線DWL1がVCCレベルからVPPレベルへ遷移する。
【0098】
次に、図3と同様に、ワード線WL0がGNDレベルからVPPレベルへ遷移する。ダミーワード線DWL0がVCCレベルからGNDレベルへ遷移し、ワード線WL0がGNDレベルからVPPレベルへ遷移するとき、ワード線WL0とダミーワード線DWL0は電圧振幅差ΔV=Vt+αになるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbにオフセット電圧ΔVs=Vt+αが生じる。
【0099】
又、ダミーワード線DWL1がVCCレベルからVPPレベルへ遷移するとき、ワード線WL0とダミーワード線DWL0は電圧振幅差ΔV=Vt+αになるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbにオフセット電圧ΔVs=Vt+αが生じる。このため、ビット線BLbとBLaに生じているオフセット電圧ΔVsが互いに相殺され、メモリセル100 からビット線BLbへ伝達される信号量に変化がない。
【0100】
従って、図3と同様に、センスアンプ40が動作するまでにビット線BLa,BLb間の電位差が十分大きくなり、その後、センスアンプ40が動作してビット線BLaとBLb間の電位差が増幅され、ビット線BLa,BLb上の読出し情報“0”が、NMOS51,52を介してデータ線Da,Dbへ正確に読出される。
【0101】
(効果)
【0102】
この第3の実施形態で、次の(a)〜(c)のような効果がある。
【0103】
(a) 第2の実施形態の効果(a)と同様の効果がある。
【0104】
(b) 第1の実施形態の効果(b)と同様の効果がある。
【0105】
(c) 第2の実施形態の効果(c)と同様に、ダミーワード線DWL0,DWL1の電圧の遷移幅が小さいので、動作速度が速く、ノイズによる悪影響も受けない。しかも、ダミーワード線駆動回路900 ,901 の駆動能力も小さくて良く、第2の実施形態よりも信号φ10a,φ10b,φ20a,φ20bの数が少ないので、電力消費量をより低減できる。但し、各ダミーワード線駆動回路900 ,901 は、PMOS91及びNMOS92からなるインバータと、PMOS93及びNMOS94からなるインバータとで構成しているので、これらを半導体基板に形成する場合、PMOSとNMOSをウエルを用いて分離する必要がある。
【0106】
[第4の実施形態]
【0107】
図7は、本発明の第4の実施形態を示すDRAMにおけるメモリセル部の概略の回路図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の符号が付されている。
【0108】
このメモリセル部では、図1の複数のダミーワード線駆動回路700 ,701 に代えて、構成の異なる複数のダミーワード線駆動回路1000 ,1001 を設けている。その他の構成は、図1と同様である。
【0109】
ダミーワード線DWL0を駆動するためのダミーワード線駆動回路1000 は、ダミーワード線活性化信号φ10aを入力するPMOS101及びNMOS102からなるインバータと、このNMOS102のソースに対してGND又は第3の電源電位(例えば、−1/2・VCCの負の電源電位VBB)を切替えて接続するためのNMOS103,104とで、構成されている。
【0110】
PMOS101のソースはVCCに接続され、このドレインがダミーワード線DWL0及びNMOS102のドレインに接続され、これらのPMOS101及びNMOS102のゲートに、ダミーワード線活性化信号φ10aが入力される。NMOS102のソースは、NMOS103のドレイン及びMMOS104のソースに接続されている。NMOS103のソースがVBBに接続されると共に、NMOS104のドレインがGNDに接続されている。NMOS103のゲートにダミーワード線活性化信号φ10bが入力され、NMOS104のゲートにダミーワード線活性化信号φ10cが入力される。
【0111】
ダミーワード線DWL1を駆動するためのワード線駆動回路1001 は、ダミーワード線駆動回路1000 と同様の回路で構成されており、入力されるダミーワード線活性化信号φ20a,φ20b,φ20cのみが異なっている。
【0112】
(動作)
【0113】
図8(a)、(b)は図7のワード線WL0,WL1の昇圧レベルがVPP(=VCC+Vt+α)レベルで、メモリセル100 に記憶された“0”情報読出し動作のタイミングチャートである。
【0114】
以下、図8を参照しつつ、図7の読出し動作を説明する。
【0115】
イコライズ信号EQがVCCレベルのとき、図1と同様に、イコライズ回路30がオン状態、センスアンプ40がオフ状態となっている。このとき、ダミーワード線活性化信号φ10a〜φ10c,φ20a〜φ20cが“L”レベルのため、各ダミーワード線駆動回路1000 ,1001 内のPMOS101がオン状態、NMOS102〜104がオフ状態のため、ダミーワード線DWL0,DWL1がVCCレベルにプリチャージされている。
【0116】
イコライズ信号EQがVCCレベルからGNDレベルへ遷移すると、イコライズ回路30がオフ状態となり、次いでダミーワード線活性化信号φ10a,φ10bが“L”レベルから“H”レベルに立上がると共に、ダミーワード線活性化信号φ20cが“L”レベルから“H”レベルに立上がる。すると、ダミーワード線駆動回路1000 内のPMOS101がオフ状態、NMOS102,103がオン状態となり、ダミーワード線DWL0がVCCレベルからVBBレベルへ遷移する。このとき、ダミーワード線駆動回路1001 内のPMOS101がオン状態を維持するため、ダミーワード線DWL1がVCCレベルに保持される。
【0117】
その後、図1と同様に、ワード線WL0がGNDレベルからVPPレベルへ遷移する。このとき、ワード線WL0とダミーワード線DWL0は電圧振幅差ΔVがほぼ0になるため、該ワード線WL0とビット線BLb間、及びダミーワード線DWL0とビット線BLb間のゲート容量の容量結合により、該ビット線BLbのオフセット電圧ΔVsがほぼ0になる。そして、ワード線WL0の“H”レベルへの立上がりにより、メモリセル100 内のNMOS12がオン状態となり、該メモリセル100 に記憶された“0”情報がビット線BLbへ出力される。ビット線BLbに生じるオフセット電圧ΔVsがほぼ0のため、メモリセル100 からビット線BLbへ伝達される信号量に変化がない。
【0118】
従って、図1と同様に、センスアンプ40が動作するまでに、ビット線BLa,BLb間の電位差が大きくなり、その後、センスアンプ40によってビット線BLaとBLb間の電位差が増幅され、この読出し情報“0”が、NMOS51,52を介してデータ線Da,Dbへ正確に読出される。
【0119】
(効果)
【0120】
この第4の実施形態では、次の(a)〜(c)のような効果がある。
【0121】
(a) 第1の実施形態の効果(a)とほぼ同様の効果がある。
【0122】
(b) 第1の実施形態の効果(b)とほぼ同様の効果がある。
【0123】
(c) 各ダミーワード線駆動回路1000 ,1001 内のNMOS103のソースに、負の電源電位VBBを印加している。この負の電源電位VBBを、例えば各メモリセル100 ,101 内のキャパシタ11を形成している半導体ウエルに印加すれば、この半導体ウエルにおけるPN接合箇所のリ−ク電流を減らすことができる。このため、メモリセル部の電力消費量をより低減できる。
【0124】
[変形例]
【0125】
本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(i)、(ii)のようなものがある。
【0126】
(i) 図示のメモリセル部のビット線BLa,BLb、ワード線WL0,WL1、及びダミーワード線DWL0,DWL1を任意の数にしたり、メモリセル100 ,101 やダミーセル200 ,201 を他の回路で構成したり、あるいはイコライズ回路30、センスアンプ40及びデータ転送用NMOS51,52を他のトランジスタ構成にしてもよい。
【0127】
(ii) 実施形態を他の半導体メモリ等の半導体集積回路装置に適用することも可能である。
【0128】
【発明の効果】
【0129】
以上詳細に説明したように、発明によれば、メモリセルからのデータ読出し時に、ダミーワード線をプリチャージレベルから負の電源電位レベルへ遷移させると共に、ワード線も接地電位レベルからワード線活性化レベルへ遷移させるようにしたので、第1と第2のビット線間に生じるオフセット電圧が0となり、メモリセルからビット線へ伝達される信号量に変化がなくなり、低電圧を使用したDRAM等の半導体集積回路装置においても、正しい情報を読出すことができる。さらに、ダミーワード線、ダミーセル、及びダミーワード線駆動回路の数を減少できるので、チップサイズの小型化と低消費電力化が可能となる。
【0131】
その上、負の電源電位を、例えばメモリセルを形成している半導体ウエルに印加することにより、この半導体ウエルにおけるPN接合箇所のリーク電流を減らすことができる。このため、メモリセル部の電力消費量をより低減できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すDRAMにおけるメモリセル部の概略の回路図である。
【図2】図1の読出し動作のタイミングチャートである。
【図3】本発明の第2の実施形態を示すDRAMにおけるメモリセル部の概略の回路図である。
【図4】図3の読出し動作のタイミングチャートである。
【図5】本発明の第3の実施形態を示すDRAMにおけるメモリセル部の概略の回路図である。
【図6】図5の読出し動作のタイミングチャートである。
【図7】本発明の第4の実施形態を示すDRAMにおけるメモリセル部の概略の回路図である。
【図8】図7の読出し動作のタイミングチャートである。
【図9】従来のDRAMにおけるメモリセル部の概略の回路図である。
【符号の説明】
100 ,101 メモリセル
200 ,201 ダミーセル
30 イコライズ回路
40 センスアンプ
51,52 データ転送用NMOS
600 ,601 ワード線駆動回路
700 ,701 ,800 ,801 ,900 ,901 ,1000 ,1001
ダミーワード線駆動回路
BLa,BLb 第1、第2のビット線
Da,Db データ線
DWL0,DWL1 ダミーワード線

Claims (1)

  1. 相補的な第1及び第2のビット線と、前記第1及び第2のビット線に対して交差配置されたワード線と、前記第1及び第2のビット線に対して交差配置されたダミーワード線と、前記第1又は第2のビット線と前記ワード線との交差箇所に接続されたメモリセルと、前記第1又は第2のビット線と前記ダミーワード線との交差箇所に接続されたダミーセルと、を備えた半導体集積回路装置において、
    前記メモリセルからのデータ読出し時に、前記ダミーワード線をプリチャージレベルである正の電源電位レベルから、これよりも低い負の電源電位レベルへ遷移させると共に、前記ワード線を前記負の電源電位レベルよりも高い接地電位レベルから、前記正の電源電位レベルよりも高い活性化レベルへ遷移させる構成にしたことを特徴とする半導体集積回路装置。
JP2002257571A 2002-09-03 2002-09-03 半導体集積回路装置 Expired - Lifetime JP4406527B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002257571A JP4406527B2 (ja) 2002-09-03 2002-09-03 半導体集積回路装置
US10/626,709 US7106645B2 (en) 2002-09-03 2003-07-25 Semiconductor memory device having a word line drive circuit and a dummy word line drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002257571A JP4406527B2 (ja) 2002-09-03 2002-09-03 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2004095105A JP2004095105A (ja) 2004-03-25
JP4406527B2 true JP4406527B2 (ja) 2010-01-27

Family

ID=32062437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002257571A Expired - Lifetime JP4406527B2 (ja) 2002-09-03 2002-09-03 半導体集積回路装置

Country Status (2)

Country Link
US (1) US7106645B2 (ja)
JP (1) JP4406527B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818712B1 (ko) * 2006-12-29 2008-04-01 주식회사 하이닉스반도체 워드라인 구동회로 및 이를 이용한 반도체 장치
JP2012160230A (ja) * 2011-01-31 2012-08-23 Elpida Memory Inc 半導体装置
US11586778B2 (en) * 2017-12-07 2023-02-21 Bar-Ilan University Secured memory
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242591A (ja) 1984-10-26 1985-12-02 Hitachi Ltd メモリ
JP3274728B2 (ja) 1992-12-17 2002-04-15 株式会社 沖マイクロデザイン 半導体集積回路装置
JP3241280B2 (ja) * 1996-11-19 2001-12-25 株式会社東芝 ダイナミック型半導体記憶装置
JP2001236798A (ja) * 2000-02-18 2001-08-31 Fujitsu Ltd 半導体記憶装置及びストレス電圧設定方法
JP3856424B2 (ja) * 2000-12-25 2006-12-13 株式会社東芝 半導体記憶装置
JP4629249B2 (ja) * 2001-02-27 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその情報読み出し方法

Also Published As

Publication number Publication date
US20040150005A1 (en) 2004-08-05
US7106645B2 (en) 2006-09-12
JP2004095105A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
US8125844B2 (en) Semiconductor memory device for low voltage
US7505341B2 (en) Low voltage sense amplifier and sensing method
US8223568B2 (en) Semiconductor memory device adopting improved local input/output line precharging scheme
US7280384B2 (en) Semiconductor memory device
JP2011248971A (ja) 半導体装置
KR100275345B1 (ko) 반도체 회로에 사용되는 트랜지스터의 임계전압 보상 회로 및 임계전압 보상 방법
US7085187B2 (en) Semiconductor storage device
US20060256630A1 (en) Apparatus and method to reduce undesirable effects caused by a fault in a memory device
US6865127B2 (en) Semiconductor integrated circuit device
KR100571650B1 (ko) 저전압용 반도체 메모리 장치
US7619939B2 (en) Semiconductor storage apparatus
US7359268B2 (en) Semiconductor memory device for low voltage
US8432762B2 (en) Bitline sense amplifier, memory core including the same and method of sensing charge from a memory cell
JP3633354B2 (ja) 半導体装置
JP4406527B2 (ja) 半導体集積回路装置
US7203102B2 (en) Semiconductor memory having tri-state driver device
JP4996422B2 (ja) 半導体装置
JP4865121B2 (ja) 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子
US20190074054A1 (en) Data line control circuit using write-assist data line coupling and associated data line control method
JP3274728B2 (ja) 半導体集積回路装置
JP5292661B2 (ja) 半導体記憶装置
JP2011233233A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4406527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term