KR100818712B1 - 워드라인 구동회로 및 이를 이용한 반도체 장치 - Google Patents

워드라인 구동회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR100818712B1
KR100818712B1 KR1020060138766A KR20060138766A KR100818712B1 KR 100818712 B1 KR100818712 B1 KR 100818712B1 KR 1020060138766 A KR1020060138766 A KR 1020060138766A KR 20060138766 A KR20060138766 A KR 20060138766A KR 100818712 B1 KR100818712 B1 KR 100818712B1
Authority
KR
South Korea
Prior art keywords
word line
signal
pull
driver
output node
Prior art date
Application number
KR1020060138766A
Other languages
English (en)
Inventor
임재혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138766A priority Critical patent/KR100818712B1/ko
Priority to US11/822,000 priority patent/US7606109B2/en
Application granted granted Critical
Publication of KR100818712B1 publication Critical patent/KR100818712B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 제1 접지전압이 인가되는 제1 패드와 분리되어, 제2 접지전압이 인가되는 제2 패드; 및 상기 제2 접지전압을 공급받아, 워드라인을 구동하는 워드라인 구동부를 포함하는 워드라인 구동회로를 제공한다.
제2 접지전압, 워드라인 구동

Description

워드라인 구동회로 및 이를 이용한 반도체 장치{Word line Driving Device and Semiconductor Device the same}
도1은 종래기술에 따른 반도체 소자의 액티브 동작에서 센싱에 의한 제1 접지전압 상승현상을 도시한 것이다.
도2는 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도3은 도2에서 제1 접지전압 및 제2 접지전압이 인가되는 패드의 구성을 도시한 것이다.
도4a는 본 발명의 일 실시예에 따른 워드라인 구동회로 및 이를 이용한 반도체 장치의 구성을 도시한 구성도이다.
도4b는 도4a에 포함된 제1 워드라인 신호 생성부의 상세 회로도이다.
도4c는 도4a에 포함된 선택신호생성부의 상세 회로도이다.
도4d는 도4a에 포함된 반전부의 상세 회로도이다.
삭제
도4e는 도4a에 포함된 SWL 드라이버의 상세 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
21: 고전압 펌핑 회로 23: 제1 구동장치
25: 제2 구동장치 30,32,34,36,38: 패드
40: 워드라인 구동장치 400,402,404: 로우디코더 410: 제1 드라이버 430: 반전부 440: 제2 드라이버
본 발명은 워드라인 구동회로 및 이를 이용한 반도체 장치에 관한 것으로, 더욱 구체적으로는 센싱 동작시 상승되는 접지전압의 영향을 받지 않도록 한 워드라인 구동회로 및 이를 이용한 반도체 장치에 관한 것이다.
일반적으로 반도체 메모리는 외부에서 입력된 데이터를 메모리에 저장하는 라이트(write) 동작과 메모리에 저장된 데이터를 읽어내는 리드(read) 동작을 그 기본 동작으로 한다.
로우디코더(Row Decoder)를 통해 디코딩된 어드레스에 의해 선택된 워드라인에 구동전압이 인가되면 셀 트랜지스터가 턴온된다. 커패시터에 저장된 데이터는 턴온된 셀 트랜지스터를 통해 비트라인(BL, Bit Line)에 전달되고, 비트라인센스앰프(BLSA, Bit Line Sense Amp)의 센싱동작에 의해 증폭된 후 데이터입출력단(DQ)을 통해 출력된다. 이를 리드동작이라 한다. 이와 반대로, 데이터입출력단(DQ)을 통해 입력된 데이터가 워드라인 선택에 의해 턴온된 셀 트랜지스터를 통해 전달되어 커 패시터에 저장되는 일련의 동작을 라이트 동작이라 한다.
리드 및 라이트 동작이 수행되기 위해서는 셀 트랜지스터가 턴온되어야 한다. 이때, 셀 트랜지스터를 턴온시키는 워드라인의 구동전압은 커패시터에 데이터를 저장하거나 저장된 데이터를 읽어오게 하기 위해, 셀에 저장되는 데이터의 하이레벨보다 충분히 높은 레벨, 예를 들어 고전압(VPP) 레벨이어야 한다.
워드라인에 고전압이 인가되어 셀 트랜지스터가 턴온된 후에는 비트라인센스앰프(BLSA, Bit Line Sense Amp)에 의한 센싱동작이 수행된다. 센싱동작에는 많은 전력이 소모되는데, 이는 비트라인센스앰프(BLSA, Bit Line Sense Amp)에 연결된 접지전압(VSS)으로 많은 양의 전류가 흘러들어가는 것을 의미한다. 따라서, 센싱동작 중에는 접지전압(VSS) 레벨이 도1에 도시된 바와 같이 소정 레벨 상승하게 된다.
그런데, 종래의 디램의 경우 센싱동작에 사용되는 회로들과 워드라인 구동을 위한 회로가 모두 동일한 접지전압(VSS)을 셀 트랜지스터의 턴오프전압(turn off voltage)으로 사용하였다. 따라서, 센싱동작 시에 상승하는 접지전압(VSS)의 영향을 워드라인 구동회로 및 이를 이용한 반도체 장치도 그대로 받게 되었다. 그 결과 셀 트랜지스터에서의 누설전류가 증가하여 데이터의 저장시간 감소됨으로써, 메모리 동작에 오류 가능성이 높아지는 문제가 발생하였다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 워드라인 구동회로의 접지 전압을 다른 회로의 접지전압과 구분하여 인가함으로써, 다른 회로에 연결된 접지전압의 영향을 받지 않도록 한 워드라인 구동회로 및 이를 이용한 반도체 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 접지전압이 인가되는 제1 패드와 분리되어, 제2 접지전압이 인가되는 제2 패드; 및 상기 제2 접지전압을 공급받아, 워드라인을 구동하는 워드라인 구동부를 포함하는 워드라인 구동회로를 제공한다.
본 발명에서, 상기 워드라인 구동부는 메인워드라인을 활성화하는 제1워드라인신호 및 서브워드라인을 활성화하는 제2 워드라인신호를 생성하는 것이 바람직하다.
본 발명에서, 상기 워드라인 구동부는 어드레스 디코딩신호에 따라 상기 제1 워드라인신호와 활성화될 서브워드라인을 선택하기 위한 워드라인선택신호를 생성하는 제1 드라이버; 및 상기 워드라인선택신호를 입력받아 상기 제2 워드라인신호를 생성하는 제2드라이버를 포함한다.
본 발명에서, 상기 제1 드라이버는 구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 제1 워드라인신호를 생성하는 제1 워드라인신호 생성부; 및 상기 구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 워드라인선택신호를 생성하 는 선택신호생성부를 포함한다.
본 발명에서, 상기 제1 워드라인신호 생성부는 상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및 상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함한다.
본 발명에서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것이 바람직하다.
본 발명에서, 상기 선택신호생성부는 상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및 상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함한다.
본 발명에서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것이 바람직하다.
본 발명에서, 상기 제2 드라이버는 상기 제2 접지전압을 공급받아, 상기 제1 워드라인신호를 버퍼링하는 버퍼를 포함한다.
본 발명에서, 상기 버퍼는 구동전압과 출력노드 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및 상기 출력노드와 제2 접지전압 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀다운구동하는 풀다운소자를 포함한다.
본 발명에서, 상기 워드라인 구동부는 상기 워드라인선택신호를 반전시켜 상기 제2 드라이버에 제공하는 반전부를 더 포함한다.
또한, 본 발명은 제1 패드에 연결된 제1 접지라인과; 제2 패드에 연결된 제2 접지라인과; 상기 제1 접지라인에 연결된 센스앰프; 및 상기 제2 접지라인에 연결된 워드라인 구동부를 포함하는 반도체 장치를 제공한다.
본 발명에서, 상기 제1 패드에는 제1 접지전압이 인가되고, 제2 패드에는 제2 접지전압이 인가되는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도2는 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이고, 도3은 도2의 제1 접지전압 및 제2 접지전압이 인가되는 패드의 구성을 도시한 것이다.
도2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치는 고전압(VPP)과 제1 접지전압(VSS)을 공급받아 동작하는 제1 구동장치(23) 및, 고전압(VPP)과 제2 접지전압(VSSW)을 공급받아 동작하는 제2 구동장치(25)를 포함한다. 제1 구동장치(23)는 비트라인센스앰프(BLSA)의 센싱동작(sensing) 등에 사용되는 회로들로 구성되고, 제2 구동장치(25)는 액티브 동작 시 워드라인을 구동하기 위한 회로들로 구성된다. 제1 접지전압(VSS)은 도3에 도시된 바와 같이, 패드(32)를 통해 인가되고, 접지라인(39)을 통해 제1 구동장치(23)에 공급된다. 또한, 제2 접지전압(VSSW)은 패드(36)를 통해 인가되고, 접지라인(37)을 통해 제2 구동장치(25)에 공급된다. 이와 같이 본 실시예는 제2 구동장치(25)와 제1 구동장치(23)의 접지전압을 분리하여 접지전압 변동에 따른 영향이 다른 장치에 미치는 것을 방지하고 있다. 즉, 제1 구동장치(23)의 센싱(sensing)동작 수행시 제1 접지전압(VSS)이 상승하여도, 분리되어 인가되는 제2 접지전압(VSSW)에 연결된 제2 구동장치(25)에는 제1 접지전압(VSS)의 상승 효과가 미치지 않는다. 여기서, 제2 접지전압(VSSW)은 제1 접지전압(VSS)과 동일한 레벨로 설정할 수도 있고, 실시예에 따라서는 다른 레벨로도 설정할 수 있다.
패드(36)에 인가되는 제2 접지전압(VSSW)의 레벨을 변화시켜 인가하는 경우 소정 테스트 수행도 가능하다. 예를 들어, 평상시에는 패드(36)에 제1 접지전압(VSS)과 동일한 레벨을 인가하되, 웨이퍼 테스트(wafer test)나 특별한 본딩(bonding)을 이용한 페키지 테스트(package test)시에는 제1 접지전압(VSS)과 다른 레벨의 전압을 인가해줌으로써, 셀트랜지스터의 누설 전류의 변화를 관찰하는 테스트를 진행할 수 있다.
도4a는 본 발명의 일 실시예에 따른 워드라인 구동회로 및 이를 이용한 반도체 장치의 구성을 도시한 구성도이다.
도시된 바와 같이, 본 발명의 일 실시예에 따른 워드라인 구동회로 및 이를 이용한 반도체 장치(40)는 어드레스(ADD)를 디코딩하여 디코딩신호를 생성하는 로우디코더(400, X-dec)와; 디코딩 신호를 입력받아, 메인워드라인을 활성화하는 제1워드라인신호(MWLB) 및 활성화될 서브워드라인을 선택하기 위한 워드라인선택신호(FXB)를 생성하는 제1 드라이버(410, MWL & FX Driver)와; 워드라인선택신호(FXB)를 반전하여 워드라인선택신호(FX)를 생성하는 반전부(430, FXB Inverter) 및; 제1워드라인신호(MWLB) 및 워드라인선택신호(FXB)를 입력받아, 서브워드라인을 활성화하는 제2워드라인신호(SWL)를 생성하는 제2 드라이버(440, SWL Driver)를 구비한다.
본 실시예에서 제1 드라이버(410, MWL & FX Driver), 반전부(430, FXB Inverter) 및 제2 드라이버(440, SWL Driver)는 워드라인 구동을 위한 회로들로서, 제1 접지전압(VSS)과 분리되어 인가되는 제2 접지전압(VSSW)을 공급받아 동작한다. 이는 센싱동작 시 제1 접지전압(VSS)의 레벨 상승 효과가 워드라인 구동 회로에 미치는 것을 차단하기 위함이다.
제1 드라이버(410)는 제1 워드라인신호 생성부(MWL Driver)와 선택신호생성부(FX Driver)를 구비한다. 이하, 도4b 및 도4c를 참고하여 제1 워드라인신호 생성부(MWL Driver)와 선택신호생성부(FX Driver)의 동작을 구체적으로 살펴본다.
도4b에 도시된 바와 같이, 로우디코더(402, X-dec)는 어드레스(ADD0, ADD1)를 논리연산하여 디코딩신호(D1~D4)를 생성한다. 예를 들어, 어드레스(ADD0)가 하이레벨이고 어드레스(ADD1)가 로우레벨일 때, 로우디코더(402, X-dec)에서 생성되는 디코딩신호(D3)만 하이레벨로 인에이블되고, 나머지 디코딩신호(D1, D2, D4)는 로우레벨로 디스에이블된다. 즉, 어드레스(ADD0, ADD1) 조합에 따라 디코딩신호(D1~D4) 중 하나만 하이레벨로 인에이블시켜 출력한다.
또한, 제1 워드라인신호 생성부(412)는 입력되는 디코딩신호(D1~D4) 별로 각각의 제1워드라인신호(MWLB0~MWLB3)를 생성하는 제1 내지 제4 신호생성부(414~417)를 구비한다. 제1 신호생성부(414)는 고전압(VPP)과 노드(a) 사이에 연결되어, 프리차지 동작시 로우레벨로 인에이블되는 프리차지 신호(WLOFFB)에 응답하여 노드(a)를 풀업구동하는 PMOS 트랜지스터(P1)와, 노드(a)와 제2 접지전압(VSSW) 사이에 연결되어, 디코딩신호(D1)에 응답하여 노드(a)를 풀다운 구동하는 NMOS 트랜지스터(N2)와, 노드(a)의 신호를 반전하는 인버터(IV7)와, 인버터(IV7)의 출력신호에 응답하여 노드(a)를 풀업구동하는 PMOS 트랜지스터(P2) 및, 인버터(IV7)의 출력신호를 반전하여 제1워드라인신호(MWLB0)를 생성하는 인버터(IV8)를 구비한다. 이와 같이 구성된 제1 신호생성부(414)는 프리차지 시 풀업구동되는 노드(a)의 전압에 따라 하이레벨로 디스에이블된 제1워드라인신호(MWLB0)를 출력한다. 프리차지 후 하이레벨로 인에이블된 디코딩 신호(D1)가 입력되면 노드(a)는 로우레벨로 풀다운 구동되므로, 제1워드라인신호(MWLB0)는 로우레벨로 인에이블된다. 제2 내지 제4 신호생성부(415~417)의 구성 및 동작은 입력되는 디코딩신호(D2~D4) 및 출력되는 제1워드라인신호(MWLB1~3)만을 제외하고는 제1 신호생성부(414)와 동일하므로 구체적인 설명은 생략한다. 본 실시예에서는 제1워드라인신호(MWLB2)가 로우레벨로 인에이블된다.
도4c에 도시된 바와 같이, 로우디코더(404, X-dec)는 어드레스(ADD2, ADD3)를 논리연산하여 디코딩신호(D5~D8)를 생성한다. 예를 들어, 어드레스(ADD2)가 하이레벨이고 어드레스(ADD2)가 로우레벨일 때, 로우디코더(404, X-dec)에서 생성되는 디코딩신호(D7)만 하이레벨로 인에이블되고, 나머지 디코딩신호(D5, D6, D8)는 로우레벨로 디스에이블된다. 즉, 어드레스(ADD2, ADD3) 조합에 따라 디코딩신호(D1~D4) 중 하나만 하이레벨로 인에이블 시켜 출력한다.
선택신호생성부(422)는 입력되는 디코딩신호(D5~D8) 별로 각각 워드라인선택신호(FXB0~FXB3)를 생성하는 제1 내지 제4 선택신호생성부(424~427)를 구비한다. 제1 신호생성부(424)는 고전압(VPP)과 노드(b) 사이에 연결되어, 프리차지 동작시 로우레벨로 인에이블되는 프리차지 신호(WLOFFB)에 응답하여 노드(b)를 풀업구동하는 PMOS 트랜지스터(P11)와, 노드(b)와 제2 접지전압(VSSW) 사이에 연결되어, 디코딩신호(D5)에 응답하여 노드(b)를 풀다운 구동하는 NMOS 트랜지스터(N10)와, 노드(b)의 신호를 반전하는 인버터(IV27)와, 인버터(IV27)의 출력신호에 응답하여 노드(b)를 풀업구동하는 PMOS 트랜지스터(P12) 및, 인버터(IV27)의 출력신호를 반전하여 워드라인선택신호(FXB0)를 생성하는 인버터(IV28)를 구비한다. 이와 같이 구성된 제2 내지 제4 선택신호생성부(424~427)는 프리차지 시 풀업구동되는 노드(b)의 전압에 따라 하이레벨로 디스에이블된 워드라인선택신호(FXB0)를 출력한다. 프리차지 후 하이레벨로 인에이블된 디코딩 신호(D5)가 입력되면 노드(b)는 로우레벨로 풀다운 구동되고, 워드라인선택신호(FXB0)는 로우레벨로 인에이블된다. 제2 내지 제4 선택신호생성부(424~427)의 구성 및 동작은 입력되는 디코딩신호(D5~D8) 및 출력되는 워드라인선택신호(FXB0~FXB3) 만을 제외하고는 제1 선택신호생성부(422)와 동일하므로 구체적인 설명은 생략한다. 본 실시예에서는 워드라인선택신호(FXB2)가 로우레벨로 인에이블된다.
반전부(430, FXB Inverter) 도4d에 도시된 바와 같이, 고전압(VPP)과 제2 접지전압(VSSW) 사이에 연결된 PMOS 트랜지스터(P20) 및 NMOS 트랜지스터(N20)을 구비하며, 워드라인선택신호(FXB)를 입력받아 반전시켜 워드라인선택신호(FX)를 출력한다.
제2 드라이버(440, SWL Driver)는 도4e에 도시된 바와 같이, 워드라인선택신호(FX) 입력단과 노드(c) 사이에 연결되어, 제1 워드라인신호(MWLB)에 응답하여 노드(c)를 풀업구동하는 PMOS 트랜지스터(P21)와; 노드(c)와 제2 접지전압(VSSW) 사이에 연결되어, 제1 워드라인신호(MWLB)에 응답하여 노드(c)를 풀다운구동하는 NMOS 트랜지스터(N21) 및; 노드(c)와 제2 접지전압(VSSW) 사이에 연결되어, 워드라인선택신호(FXB)에 응답하여 노드(c)를 풀다운구동하는 NMOS 트랜지스터(N22)를 포함한다.
이와 같이 구성된 제2 드라이버(440)의 동작을 설명하면 다음과 같다. 제1 워드라인신호(MWLB)가 로우레벨로 인에이블되면 워드라인선택신호(FX)가 제2 워드라인신호(SWL)로 전달된다. 이때, 워드라인선택신호(FX)가 하이레벨로 인에이블되면 제2 워드라인신호(SWL)도 하이레벨로 인에이블된다. 한편, 제1 워드라인신호(MWLB)가 하이레벨로 디스에이블되면 제2 워드라인신호(SWL)는 로우레벨로 디스에이블된다. 도4e에 도시된 제2 드라이버(440)와 동일한 구성의 제2 드라이버는 제2 워드라인신호(SWL) 별로 구비되는 것이 바람직하다.
본 발명의 실시예에서는 비록 워드라인 구동회로 및 이를 이용한 반도체 장치에 있어서 접지전압(VSS)과 분리된 접지전압(VSSW)을 인가하는 경우를 예로 들어 설명했지만, 제1 접지전압(VSS)의 영향을 차단할 필요가 있는 다양한 회로에 널리 사용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 워드라인 구동회로 및 이를 이용한 반도체 장치는 센싱동작 시 상승되는 접지전압과 분리된 전압을 접지전압으로 인가받아 동작하므로, 데이터의 저장시간 감소를 방지하고, 메모리 동작의 오류 가능성을 줄일 수 있는 효과가 있다.
또한, 워드라인 구동회로의 접지전압을 다양한 레벨로 인가할 수 있어 셀트랜지스터의 누설전류 변화를 관찰할 수 있는 테스트 수행이 가능한 효과도 있다.

Claims (25)

  1. 제1 접지전압이 인가되는 제1 패드와 분리되어, 제2 접지전압이 인가되는 제2 패드; 및
    상기 제2 접지전압을 공급받아, 워드라인을 구동하는 워드라인 구동부를 포함하는 워드라인 구동회로.
  2. 제1항에 있어서, 상기 워드라인 구동부는 메인워드라인을 활성화하는 제1워드라인신호 및 서브워드라인을 활성화하는 제2 워드라인신호를 생성하는 것을 특징으로 하는 워드라인 구동회로.
  3. 제2항에 있어서, 상기 워드라인 구동부는
    어드레스 디코딩신호에 따라 상기 제1 워드라인신호와, 활성화될 서브워드라인을 선택하기 위한 워드라인선택신호를 생성하는 제1 드라이버; 및
    상기 워드라인선택신호를 입력받아 상기 제2 워드라인신호를 생성하는 제2드라이버를 포함하는 워드라인 구동회로.
  4. 제3항에 있어서, 상기 제1 드라이버는
    구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 제1 워드라인신호를 생성하는 제1 워드라인신호 생성부; 및
    상기 구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 워드라인선택신호를 생성하는 선택신호생성부를 포함하는 워드라인 구동회로.
  5. 제4항에 있어서, 상기 제1 워드라인신호 생성부는
    상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함하는 워드라인 구동회로.
  6. 제5항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 워드라인 구동회로.
  7. 제4항에 있어서, 상기 선택신호생성부는
    상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함하는 워드라인 구동회로.
  8. 제7항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 워드라인 구동회로.
  9. 제3항에 있어서, 상기 제2 드라이버는 상기 제2 접지전압을 공급받아, 상기 제1 워드라인신호를 버퍼링하는 버퍼를 포함하는 워드라인 구동회로.
  10. 제9항에 있어서, 상기 버퍼는
    구동전압과 출력노드 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 제2 접지전압 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀다운구동하는 풀다운소자를 포함하는 워드라인 구동회로.
  11. 제10항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 워드라인 구동회로.
  12. 제3항에 있어서, 상기 워드라인 구동부는 상기 워드라인선택신호를 반전시켜 상기 제2 드라이버에 제공하는 반전부를 더 포함하는 워드라인 구동회로.
  13. 제1 패드에 연결된 제1 접지라인과;
    제2 패드에 연결된 제2 접지라인과;
    상기 제1 접지라인에 연결된 센스앰프; 및
    상기 제2 접지라인에 연결된 워드라인 구동부를 포함하는 반도체 장치.
  14. 제13항에 있어서, 상기 제1 패드에는 제1 접지전압이 인가되고, 제2 패드에는 제2 접지전압이 인가되는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서, 상기 워드라인 구동부는 메인워드라인을 활성화하는 제1워드라인신호 및 서브워드라인을 활성화하는 제2 워드라인신호를 생성하는 것을 특징으로 하는 반도체 장치.
  16. 제15항에 있어서, 상기 워드라인 구동부는
    어드레스 디코딩신호에 따라 상기 제1 워드라인신호와, 활성화될 서브워드라인을 선택하기 위한 워드라인선택신호를 생성하는 제1 드라이버; 및
    상기 워드라인선택신호를 입력받아 상기 제2 워드라인신호를 생성하는 제2드라이버를 포함하는 반도체 장치.
  17. 제16항에 있어서, 상기 제1 드라이버는
    구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 제1 워드라인신호를 생성하는 제1 워드라인신호 생성부; 및
    상기 구동전압과 상기 제2 접지전압을 공급받아 동작하되, 상기 어드레스 디코딩신호에 응답하여 상기 워드라인선택신호를 생성하는 선택신호생성부를 포함하는 반도체 장치.
  18. 제17항에 있어서, 상기 제1 워드라인신호 생성부는
    상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함하는 반도체 장치.
  19. 제18항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
  20. 제17항에 있어서, 상기 선택신호생성부는
    상기 구동전압과 출력노드 사이에 연결되어, 프리차지 동작시 인에이블되는 프리차지 신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 상기 제2 접지전압 사이에 연결되어, 상기 디코딩신호에 응답하여 상기 출력노드를 풀다운 구동하는 풀다운소자를 포함하는 반도체 장치.
  21. 제20항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
  22. 제16항에 있어서, 상기 제2 드라이버는 상기 제2 접지전압을 공급받아, 상기 제1 워드라인신호를 버퍼링하는 버퍼를 포함하는 반도체 장치.
  23. 제22항에 있어서, 상기 버퍼는
    구동전압과 출력노드 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀업구동하는 풀업소자; 및
    상기 출력노드와 제2 접지전압 사이에 연결되어, 상기 제1 워드라인신호에 응답하여 상기 출력노드를 풀다운구동하는 풀다운소자를 포함하는 반도체 장치.
  24. 제23항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
  25. 제16항에 있어서, 상기 워드라인 구동부는 상기 워드라인선택신호를 반전시켜 상기 제2 드라이버에 제공하는 반전부를 더 포함하는 반도체 장치.
KR1020060138766A 2006-12-29 2006-12-29 워드라인 구동회로 및 이를 이용한 반도체 장치 KR100818712B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138766A KR100818712B1 (ko) 2006-12-29 2006-12-29 워드라인 구동회로 및 이를 이용한 반도체 장치
US11/822,000 US7606109B2 (en) 2006-12-29 2007-06-25 Word line driving circuit and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138766A KR100818712B1 (ko) 2006-12-29 2006-12-29 워드라인 구동회로 및 이를 이용한 반도체 장치

Publications (1)

Publication Number Publication Date
KR100818712B1 true KR100818712B1 (ko) 2008-04-01

Family

ID=39533535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138766A KR100818712B1 (ko) 2006-12-29 2006-12-29 워드라인 구동회로 및 이를 이용한 반도체 장치

Country Status (2)

Country Link
US (1) US7606109B2 (ko)
KR (1) KR100818712B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605525B2 (en) * 2010-11-23 2013-12-10 Macronix International Co., Ltd. System and method for testing for defects in a semiconductor memory array
KR20160149845A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091017A (ko) * 2005-02-12 2006-08-17 삼성전자주식회사 멀티 워드라인 테스트시 외부에서 리던던트 워드라인을 인에이블시킬 수 있는 반도체 메모리 패키지 장치
JP2007097005A (ja) * 2005-09-30 2007-04-12 Hitachi Ltd 可変利得増幅器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
KR960006373B1 (ko) * 1992-10-31 1996-05-15 삼성전자주식회사 반도체 메모리 장치의 워드라인 구동회로
KR970005140B1 (ko) 1994-04-20 1997-04-12 엘지전자 주식회사 원터치식 볼밸브의 레버 고정장치
JP3838607B2 (ja) * 1999-03-17 2006-10-25 松下電器産業株式会社 半導体集積回路装置
JP2001155483A (ja) * 1999-11-30 2001-06-08 Mitsubishi Electric Corp 半導体記憶装置
JP4757373B2 (ja) * 2000-07-24 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置及びそのメモリセルアクセス方法
JP4406527B2 (ja) * 2002-09-03 2010-01-27 Ｏｋｉセミコンダクタ株式会社 半導体集積回路装置
KR100532419B1 (ko) * 2003-02-06 2005-11-30 삼성전자주식회사 네거티브 전압이 공급되는 반도체 메모리 장치의 메인워드 라인 드라이버 회로
KR100554847B1 (ko) * 2003-12-15 2006-03-03 주식회사 하이닉스반도체 네가티브 워드라인 드라이버
KR100630529B1 (ko) * 2004-11-15 2006-09-29 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
US7551513B2 (en) * 2005-01-28 2009-06-23 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling sub word line driver thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091017A (ko) * 2005-02-12 2006-08-17 삼성전자주식회사 멀티 워드라인 테스트시 외부에서 리던던트 워드라인을 인에이블시킬 수 있는 반도체 메모리 패키지 장치
JP2007097005A (ja) * 2005-09-30 2007-04-12 Hitachi Ltd 可変利得増幅器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허공보 10-2006-0091017호
공개특허공보 특1997-0051409호

Also Published As

Publication number Publication date
US7606109B2 (en) 2009-10-20
US20080159020A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
JP5461749B2 (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
KR100507379B1 (ko) 워드라인 구동 회로
JP2007257707A (ja) 半導体記憶装置
US7170773B2 (en) Nonvolatile ferroelectric memory device having a multi-bit control function
JP2010165428A (ja) 不揮発性半導体記憶装置及びその制御方法
CN110890118A (zh) 半导体存储器装置和具有其的存储器系统
US6657915B2 (en) Wordline driver for ensuring equal stress to wordlines in multi row address disturb test and method of driving the wordline driver
US8014214B2 (en) Semiconductor memory device
US20070195624A1 (en) Sense amplifier control circuit and semiconductor device using the same
US7206252B2 (en) Circuit and method for generating word line control signals and semiconductor memory device having the same
KR100818712B1 (ko) 워드라인 구동회로 및 이를 이용한 반도체 장치
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US6829155B2 (en) Nonvolatile ferroelectric memory device
JP2011060394A (ja) 半導体装置及びデータ処理システム
US6996018B2 (en) Method for sensing bit line with uniform sensing margin time and memory device thereof
KR100567023B1 (ko) 반도체 메모리의 워드라인 구동 회로
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
KR100571645B1 (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
KR20120075985A (ko) 내부전압생성회로 및 반도체메모리장치
JP2000030455A (ja) 半導体記憶装置
JP2008077697A (ja) 半導体記憶装置
JP2005310197A (ja) 半導体集積回路装置及びそのデータ書き込み方法
KR100679255B1 (ko) 반도체 메모리 장치
KR100713934B1 (ko) 테스트시 초기값 오류를 줄이기 위한 반도체 메모리 장치의파워 업 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 13