JPS60242591A

JPS60242591A - メモリ

Info

Publication number: JPS60242591A
Application number: JP59223924A
Authority: JP
Inventors: Kiyoo Ito; 清男伊藤; Hiroo Masuda; 弘生増田; Ryoichi Hori; 堀　陵一
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-10-26
Filing date: 1984-10-26
Publication date: 1985-12-02
Also published as: JPS6135631B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はメモリに関し、特にＭＯＳトランジスタ（以下
ＭＯ８Ｔと称す）を用いた半導体メモリに好適なメモリ
の構成に関する。具体的には、ハーフプリチャージのメ
モリに、ダミーセルを含ませたメモリである。

〔発明の背景〕

以下本発明の理解を容易にするため、まずダミーセルの
説明をし、次にハーフプリチャージのメモリの説明をし
、最後に問題点を明らかにする。

（１）ダミーセルの説明従来、メモリセルからデータを読み出したときに表われ
るデータ線の電位変化を検出する方法として、２組のデ
ータ線を用い、一方にメモリセルを結合し、他方に参照
電圧を発生させるダミーセルを結合するものがある。

第１Ａ図にダミーセルを有するメモリを示す、ワード線
Ｗ。とデータ線り。どの交点にメモリセルＭＣが、ダミ
ーワード線ＤＷとデータＤｏ　との交点にダミーセルＤ
ＭＣが夫々設け゛られる。

メモリセルＭＣは単一のＭＯ８Ｔと、これに直列に接続
されたキャパシターからなる。

又、ダミーセルは、例えば特開昭５０−４０２４６号公
報に示さされるものがある。

このダミーセルは、記憶コンデンサはメモリセルの静電
容量と同じ容量を有し、ダミーセルは最初に各メモリセ
ルに「１」および「ｏ」を記憶するときに用いる「１ノ
およびｒＯＪの電位の中間の電位まで充電されるもので
ある。

ダミーワード線ＤＷとワード線Ｗ。は夫々選択駆動され
、メモリセルＭＣ及びダミーセルＤＭＣをデータ線Ｄｏ
　ｔ　Ｄｏ　に結合し、夫々の電位を変化させる。

プリアンプＰＡは、この電位変化を差動に、検出し、記
憶情報を読み出す。

第１Ｂ図はデータ線の電位変化を示す図である。

ここにおいて、ダミーセルの必要な理由は、次の通りで
ある。

従来のメモリでは、ワードｍｗ、及びダミーワード線Ｄ
Ｗを駆動する前に、あらかじめデータ線り、、及び５７
を、メモリセル書込み電圧の高電圧（Ｖａａ）に充電し
ておく。これをフルプリチャージという。

メモリセルＭＣに０”が記憶されている場合には、ワー
ド線Ｗ。が時刻ｔ。に駆動されると、データ線Ｄ０の容
量は口のような変化波形となる。データ線り。の容量と
メモリセルＭＣの記憶容量との分配比で定まる電位で安
定する。

この場合には、ダミーセルＤＭＣがなくとも、データ線
り。２毛Ｔとに電位差が生じるため、その後時刻ｔ、に
プリアンプＰＡで記憶情報読み出しが可能となる。

一方、メモリセルＭＣに“１”が記憶されている場合に
は、ワード線Ｗ０が駆動されたとしてもデータ線り。の
電位はイのように電位変化しない。この場合には、ダミ
ーセルＤＭＣがないと、データ線り。とり、とに電位差
が生じないため、その後時刻ｔ１にプリアンプＰＡを駆
動したとしても正常な記憶情報読出しはできない、このようにダミーセルは、メモリセルが読み出されたデ
ータ線り。の電位が取得る２種の電位の中間の電位（図
中ハ）に、データ線５丁の電位を設定するために必要と
されるプリアンプＰＡの基準電圧発生手段であるといえ
る。

（２）ハーフプリチャージのメモリの説明これに対し、
このようなダミーセルＤＭＣが基本的に不用なメモリが
、例えば特開昭５２−１１３１３１号公報に示されてい
る。このメモリは、ワード線を駆動する以前において、
データ線を、メモリセルの書込み電圧の高電位（Ｖｏ、
、）と低電位（０）の間の電位に、あらかじめ充電して
おくものであるつこれをハーフプリチャージという。こ
のメモリの構成を第１ＣＩＩに示す６第１Ａ図との相違
点は、データ線かにダミーセル、ダミーワード線がない
ことである、第１Ｄ図はデータ線の電位変化を示す。

メモリセルＭＣＩに“１”が記憶されているとする。デ
ータＨＤｏ及び百７はあらかじめ、ｖａｃ／２に充電さ
れている。

時刻ｔ［ｌ　においてワード線Ｗ。が選択されると、メ
モリセルＭＣＩの記憶電荷がデータ線上に流出し、デー
タ線り。の電位は二のように上昇する。一方、データ線
５７の電位はＶ。、／２のままであるにの結果データ線
Ｄ０　と万；には電位差が生じ、プリアンプＰＡで記憶
情報読出しができる。

一方、メモリセルＭＣＩに１７０″′が記憶されている
とする。今度は、データ線Ｄａ　に充電されていた電荷
がメモリセルＭＣＩの記憶容量に流入することにより、
データ線り。の電位はポのように下降する。一方、デー
タ緑石７の電位はＶ。ｃ／２のままである。この結果デ
ータ線り、とＤｏには電位差が生じ、プリアンプＰＡで
記憶情報読出しができる。

このように、ハーフプリチャージ方式を用いたメモリで
は−、プリチャージ電圧自体がプリアンプＦＡの基準電
圧となるのであるのであってダミーセルという基準電圧
発生のための手段は本来的に必要としない。

このため、ハーフプリチャージのメモリは、前掲した特
開昭５２−１１３１３１号公報記載のメモリの他、特開
昭５０−９８２４９号公報記載のメモリ等、いずれもダ
ミーセルを有してはいない。

（３）問題点ところが、ハーフプリチャージのメモリにおいて、次の
ような欠点があることが本願発明者により認識された。

ワード線Ｗ１が選択されたとき、ワード線Ｗ１に電位が
上昇するが、このとき、ワード線とデータ線間の容量が
存在するために、ワード線にパルス電圧が印加されると
、この容量を介してデータ線に結合電圧が表われる。こ
の結合電圧に本来のメモリセルからの読み出し電圧が重
なることになる。

第１Ｅ図はメモリセルＭＣＩに′１０　Ｉ＋が書込まれ
ていたときのデータ線電圧の変化を、問題点が明確にな
るように示したものである。

図中、トの波形はワード線ｗ１の電圧変化のみの影響を
受けた場合におけるデータ線の電位波形である。りの波
形は、上記容量結合がない場合におけるメモリセルが読
み出された場合の理想のデータ線の電位波形である。

現実には、トの波形とりの波形との和、すなわち図中チ
の波形変化となる。この結果、理想の波形りよりもＶ　
ａ　ｏ／　２との電位差が少なくなってしまい、動作マ
ージン〆が低下してしまうという欠点があった。すなわ
ちトが雑音として作用するわけである。

〔発明の目的〕

本発明は上記問題点を解決し、動作マージンの大きいメ
モリを提供することを目的とする。

〔発明の概要〕

本発明は、ハーフプリチャージのメモリにおいて、デー
タ線対の両側にワード線及びダミーワード線から容量結
合するように構成する。これにより、ワード線からの容
量結合によるデータ線対の電圧変動をダミーワード線に
よる結合電圧により相殺し、動作マージンの拡大を図る
ものである。

〔発明の実施例〕

以下、本発明の詳細な説明する。

第２図において、データ線り。、百〇　にはそれぞれ複
数のメモリセルＭＣが接続されている。データ線り、　
、　Ｄ、は互いに同一の幾何学的寸法を有する同一の素
材で形成される。メモリセルＭＣとしては、例えば−個
のＭＯ８Ｔとキャパシターの直列接続よりなる公知のメ
モリセルが接続されている。図では、データ線り、に接
続されたメモリセル１個が示されている。データ線り。

２石には複数のかつ、互いに同数のメモリセルが接続さ
れている。このメモリセルは、それに接続されたワード
線Ｗによって選択されたとき、そのメモリセルが接続さ
れているデータ線の電位を、そのキャパシターに記憶し
た信号に応じた値だけ変化せしめる。このキャパシター
には、例えば高レベルの信号として＋７．０（Ｖ）ある
いは低レベルの信号としてＯ（Ｖ）の値が記憶されてい
る。データ線り。、■には、メモリセルの記憶信号をよ
み出す前にプリチャージ信号に応答して、あらかじめ電
源電位（ＶＤＩｌ（＝ｌＯ）（Ｖ））（７）約半分の電
位（正確には４　（Ｖ）　）にプリチャージするための
プリチャージ手段が接続されている。このプリチャージ
レベルは後述のように、データ線り、　、　Ｄｏ　が充
電又は放電後に取りうる電位の中位に位置するように選
ばれる。具体的には、ＭＯ８ＴＱ、、Ｑｐがこのプリチ
ャージ手段として作用する。従ってメモリセルから記憶
信号が読み出されると、そのメモリセルの接続されたデ
ータ線の電位は、上記の４（ｖ）より少し大または少し
小の電位になる。

データ線り。９石７にはダミーセルＤ　Ｍ’Ｃが接続さ
れておりダミーワード線ＤＷによりデータ線と結合され
る。図ではデータ線５に接続されたダミーセルとダミー
ワード線のみが示されている。

データ線り。、５Ｔに接続されたメモリセルをよみ出す
ときには、データ線り、　、　Ｄ、に接続されたダミー
セルをそれぞれよみ出す。ダミーセルはデータ線の電位
を、メモリセルがよみ出された、データ線の電位が、メ
モリセルの内容に対応してとりうる２つの値の中間に設
定する役目をする。

プリアンプＰＡはトランジスタＱ、　、　Ｑ、の交叉結
合からなるフリップフロップであり、入力ノードｄ、、
ｄ、はそれぞれＭＯ８ＴＱ、、Ｑｏ　により、データ線
り。、５丁に接続される。このプリアンプＰＡは、メモ
リセルから記憶信号をよみ出した後のデータ線り。、５
丁の電位のいずれが高いかを検出しかつその検出結果を
保持する。直列に接続されたＭＯ８ＴＱ、およびＱ、は
電源ｖＤＤをデータ線５丁に接続し、データ線毛７の電
位をＶｌ＋１１に近い電位に充電するためのものである
。

同様に直列に接続されたＭ　ＯＳ　Ｔ　Ｑａ　、ＱＢ　
は電源Ｖ　Ｄ　Ｄをデータ線り。に接続し、データ線り
、、の電位をｖＤＤに近い電位に充電するためのもので
ある。また、直列に接続されたトランジスタてとＱ、な
らびにＱ４とＱ５　は、それぞれ、データ線データ線り
。、Ｄｏをアースに接続し、データ線Ｄｏ　ｌ　ＤＯを
それｒれアース電位に放電させるためのものである。Ｍ
　ＯＳ　Ｔ　Ｑ　４−　Ｑ　４のゲートはそれぞれＭＯ
８ＴＱ、、Ｑ、のゲートに接続され、このプリアンプＰ
Ａによる検出結果に応答して制御される。ＭＯ８ＴＱ、
およびゐ７のゲートはそれぞれＭＯ８’ＴＱ、　、　Ｑ
、により、プリアンプＰＡの入力ノードｄ１，１τにそ
れぞれ接続されテイル。このＭＯ８ＴＱａ　、Ｑｚおよ
びＱ３　とＱ２とをそれぞれ接続するノードｎおよびｎ
には、ＭＯ８ＴＱ、、Ｑｔ　が接続されている。このＭ
Ｏ８ＴＱ、、Ｑｔ　は、これらのノードｎ、ｎをＭＯ８
ＴＱ３　、Ｑ、のゲートを、これらのＭＯ８Ｔをオンと
することに必要な電圧にプリチャージするためのもので
ある。すなわち、Ｍｏ５ＴＱ、、Ｑｔ　のゲートに高レ
ベルのプリチャージ信号Ｐが印加されたきに、ノードｎ
、ｎはそれぞれ電源電圧ｖＤＤにプリチャージする。

以下第３図に示した種々の制御信号および種々の点の電
圧を示すタイムチャートを用いて、第２図の回路の動作
を説明する。

メモリセルから信号を読み出す前は、信７丁は１０（Ｖ
）の電位に保持される。この結果Ｍ　ＯＳ　Ｔ　Ｑｏ　
−Ｑｏ　はオン状態にある。この状態において、プリチ
ャージ信号Ｐは当初高レベル（１２（Ｖ））に保持され
る。この結果、データ線り。９毛丁はそれらに接続され
たＭＯ８ＴＱ、。

石７により４（ｖ）に充電されている。同時に、このプ
リチャージ信号ＰによりＭＯ８ＴＱ、。

■がオンとなる゛ので、ノードｎ、ｎは電源電位ＶＤＤ
にプリチャージされる。この後、信号￥７を高レベルに
保持した状態でプリチャージ信号Ｐは０（ｖ）に低下さ
れる。これにより、データ線Ｄｏ　、Ｄｏのプリチャー
ジが終了するとともに、ノードｎ９丁のプリチャージも
、ＭＯ８ＴＱ、。

Ｑ、がオフとなり、終了する。この後、メモリセルＭＣ
に接続されたワード線Ｗを起動して、メモリセルＭＣを
よみ出す。例として、データ線毛７に接続されたメモリ
セルＭＣを読み出す場合について説明する。このメモリ
セルＭＣのよみ出し時に、データ線り。に接続されたダ
ミーセルＤＭＣをも、ダミーワード線ＤＷによりよみ出
す、この読み出したメモリセルＭＣの記憶信号に応じて
データ線Ｄ０の電位は、元のプリチャージ電位４（Ｖ）
から４．１　（Ｖ）又は３．９　（Ｖ）に変化する。こ
のとき、ノードｄ１，１も同様に変化する。以下では例
として、データ線り。、ノードｄ１の電位が３．９　（
Ｖ）　に変化した場合について説明する。データ線り、
の電位はほとんど変化しない。

以上の期間、プリアンプＰＡのＭＯ８ＴＱ、。

石のソースにはともに、高電圧（１０（Ｖ））のφ。が
印加され、かつ、ＭＯ８ＴＱ□、Ｑ□のそれぞれのソー
スとゲート間の電圧は、各ＭＯ８ＴＱ、、Ｑのしきい値
Ｖ１、（これは約１（Ｖ））より小さい。従ってプリア
ンプＰＡ内のＭｏ　Ｓ　Ｔ　Ｑｌ−Ｑ　ｌはともにオフ
状態にある。その後、信号７；が低レベル（０（Ｖ）　
）に変化すると、ＭＯ８ＴＱｏ、Ｑ、はオフとなる。こ
のとき、メモリセルからよみ出された信号の大小は、ノ
ードｄ１．ｄτに取り込まれている。信号７７が低レベ
ルに低下したとき、プリアンプＰＡは増巾作用を開始し
、ＭＯ８ＴＱ□、可の一方がオンに他方がオフとなる。

今考えている例では、ノードｄ１の電位がノードゴ７の
電位より大であるため、ＭＯ８ＴＱ〒がオフ、Ｑｌがオ
ンとなる。

この結果プリアンプＰＡの作用により、ノード１〒の電
位は若干低下するのみで、ノードｄ１の電位は、急速に
０（ｖ）低下する。こうして、プリアンプＰＡにより、
メモリセルの信号が検出され、かつ保持されることにな
る。このプリアンプはノードｄ□、ｄ１の電位差を増巾
したことになる。この増巾はＭＯ８ＴＱ、、Ｑ、−をオ
フとした状態で行なうため、きわめて高速に行われる。

ここにおいて、プリアンプＰＡによる増巾時にＭＯ８Ｔ
Ｑ、、Ｑ、をオフ状態に保持すると、次の利点が生じる
。すなわち、第３図に示した一対のデータ線以外にも多
数の対のデータ線が設けられており、これらのデータ線
についても同時に後述の充電、放電が行われる。その結
果、これらのデータ線に共通にかっ、これらのデータ線
に交叉して設けられたワード線と、これらのデータ線と
の間のｉ合容量を通して、ワード線の電位が変化し、こ
の変化が再び、この結合容量を介して各データ線に、電
圧の変化を引き起こす。このデータ線の電圧の変化は雑
音として、プリアンプＰＡの増巾作用に悪影響を与えう
るが、ＭＯ８ＴＱ、。

■がオフ状態にあることにより、このような問題は生じ
ない。

このプリアンプＰＡの検出結果はＭＯ８ＴＱ、。

Ｑ’、　、　Ｑ、　、　Ｑの制御電極に伝えられる。す
なわち、ノードｄ□　が高レベル、ノード１７が低レベ
ルのときには、ＭＯ８ＴＱ、、Ｑ２はそれぞれオンおよ
びオフ状態となり、Ｍｏｓ、’ｒＱ４．Ｑ、はそれぞれ
オンおよびオフ状態となる。この結果ノードｎ　ハ、Ｍ
Ｏ８ＴＱ、、Ｑｌを通して低しベ）ＩＩ　（０（Ｖ）　
”）に放電し、ＭＯ８ＴＱ３はオフとなる。一方、ノー
ド丁は放電せず、高レベルに保持される。このような状
態で信号φ１が低レベル（０（Ｖ’）　）から高レベル
（１０（Ｖ））に変化されると、Ｍ、０８ＴＱ、、Ｑｓ
　、Ｑ、、Ｑｓ　はオンとなる。

Ｍ　ＯＳ　Ｔ　Ｑ　４はオフであるため、データ線五暮
ははアースには接続されず、従ってデータ線５Ｔの放電
は行われないが、ＭＯ８ＴＱ、、Ｑｓがオンであるため
データ線り。はアースに接続され、データ線り。はこの
ＭＯ８ＴＱ、、ＱＧ　を通して放電する。一方、Ｍｏｓ
′ｒｃ＞、、−Ｑ、Ｔはオンであるからデータ線毛７は
電源Ｖ　Ｄ　Ｄと接続され、データ線毛７はＭＯ８ＴＱ
、−、Ｑ、を通して電源ｖＩ）。に近い電位（約８　（
Ｖ）　）に充電される。なお、ＭＯ８ＴＱ、および石７
のゲートには信号φ１がプートストラップキャパシター
Ｃ１を介して入力される。このブートストラップキャパ
シタは、反転層を用いたキャパシタからなる。この反転
層を用いたキャパシタは、例えば次の文献にて公知であ
る。

Ｒ、Ｅ　、Ｊｏｈｎｓｏｎ　ｅｔ　ａｌ、　”Ｅ１ｉｎ
＋ｉｎａｔｉｎｇ　ＴｈｒｅｓｈｏｌｄＬｏｓｓｅｓ　
ｉｎ　阿Ｏ３ｃｉｒｃｕｉｔｓ　ｂｙ　Ｂｏｏｔｓｔｒ
ａｐｐｉｎｇ　ＵｓｉｎｇＶａｒａｃｔｏｒ　Ｃｏｕｐ
ｌｉｎｇ”ＩＥＥＥ　Ｊ、ｏｆ　５ｏｌｉｄ−３ｔａｔ
ｅＣｉｒｃｕｉｔｓ　５Ｃ−７，＆３　ｐ、２　］−７
（１９７２，６）。

このキャパシターの、ＭＯ８ＴＱ、又はＱ３に接続され
た電極が反転層上のゲート電極に接続され、ＭＯ８ＴＱ
、、Ｑｓ　に接続された電極は、この反転層に接続して
設けられた拡散層に接続されている。この結果、高いレ
ベルに保持された、ノドｎに接続されたブートストラッ
プキャパシタＣ３は、比較的大きなキャパシタンスを持
つ。このキャパシターの作用により、ノードｉは信号φ
１が高レベルになると、元のプリチャージレベル１０（
Ｖ）から、さらに高い１２（Ｖ）に上昇される。この結
果、ＭＯ８ＴＱ、のソースの電位はほぼ電源電圧ＶＤＤ
（１０（Ｖ））に等しくなり、データ線毛７には、電源
電圧■、よりＭＯ８ＴＱＧによる電圧降下分だけ低い電
位（約８　（Ｖ）　）に充電される。このように、ブー
トストラップキャパシタＣ１１は、データ線の充電時に
、ＭＯ８ＴＱ。

による電圧降下をほとんどゼロにし、それにより、デー
タ線の充電電位を高くするのに役立つ。一方、ＭＯ８Ｔ
Ｑ３のゲートに接続されたブートストラップキャパシタ
ーＣＢは、ノードｎが低電位（０（Ｖ））に保持されて
いるために、このキャパシターのキャパシタンスはほと
んど零に等しい。従って、ノードｎの電位は信号φ□が
印加されても、はとんど上昇しない。

以上のようにして、データ線り。、百の電位は読み出さ
れたメモリセルの記憶信号に応じて異なるレベルに放電
又は充電される。この充電又は放電後のデータ線の電位
を用いて、元のメモリセルに、信号を再書きするととも
に、このデータ線り、、Ｄ、の電位を外部に送出し、メ
モリセルの記憶信号の増巾信号として利用することがで
きる。

とくに、本発明においては、データ線り。９毛７の充電
および放電された後の電位のほぼ中間にデータ線り。、
■をあらかじめプリチャージしておく。このデータ線り
。を充電するためのＭＯ８ＴＱ、、ＱＧ　のコンダクタ
ンスと、データ線り。を放電するためのＭＯ８ＴＱ、、
Ｑｇ　のコンダクタンスとを、それぞれのデータ線の充
電および放電が時間的に同一の電位変化を与えつつ行わ
れるように選ぶ。さらに、データ線り。を放電するため
のＭＯ５ＴＱ、、Ｑｓ　のコンダクタンスと、データ線
り、、を充電するためのＭＯ８ＴＱ、。

可のコンダクタンスとを、それぞ、れのデータ線の放電
および充電が時間的に同一の電位変化を与えつつ行われ
るように選ぶ。

以上のように、メモリセルから信号をよみ出し、かつ、
これをそのメモリセルに再書込みした後、すべての制御
信号を元のプリチャージ時のレベルに戻す。以上のよう
にしてメモリセルの読み出しサイクルが終了する。

本実施例によれば、ワード線を駆動して一方のデータ線
に接続されたメモリセルから記憶情報を読み出す時に、
他方のデータ線のダミーワード線を駆動するため、両方
のデータ線に結合電圧が生じてバランスし、動作マージ
ンが確保できる。

又、ダミーセルをダミーワード線に接続しであるため、
ダミーワード線とデータ線との結合容量のみではなく、
データ線とダミーワード線間に設けられたトランジスタ
のゲート容量が付加され名ため結合電圧が大きくなりよ
りよくバランスする。

メモリセルもトランジスタのゲート容量を有し、この分
結合電圧が、ワード線からデータ線への結合電圧だけの
場合よりも大きくなっているからである。

第４図に他の回路例を示す。このメモリは、第２図に示
したメモリのＭＯ８ＴＱ、、Ｑ、、Ｑ、。

互Ｔを有せず、かつ、ＭＯ８ＴＱ、、Ｑ、には第２図に
示したメモリに用いられた制御信号ｉと異なる信号７Ｊ
　が異いられる。この信号７７は、先の信号７Ｔと同じ
タイミングで高レベル（１０（Ｖ））から低レベル（０
（Ｖ）　）に変化する。ＴＪ　は信号７７と異なり、信
号φ、が低レベルから高レベルに変化する時に同時にこ
の低レベルから元の高レベルに変化する。第４図に示し
たメモリに関連する種々の信号および種々の点の電圧の
タイムチャートを第５図に示す。本回路例のメモリでは
、データ線のり。、５７次電は第２図のメモリと全く同
じように行われる。本回路例のメモリでは、データＤ、
　、　Ｄ、の放電はそれぞれＭＯ８ＴＱ、、Ｑ、および
Ｑ。ｗＱ、を通して行われる点が、第２図に示したメモ
リと異なる点である。

メモリセルからデータ線り。上に記憶信号がよみ出され
、プリアンプＰＡによりこの信号が増巾され、その増巾
結果に応じてノードｎ又は、丁の放電が行われるまでの
動作は、第２図のメモリと全く同一である。この放電が
行われた後、信号φ１を高レベルに変化する時にＭＯ８
ＴＱ、。

可が信号７７によりオンに変化される。−例としてデー
タＤ０に接続されたメモリセルから低レベルの信号が読
み出された場合については以下説明する。この場合には
、プリアンプＰＡによる信号の増巾後はＭＯ８ＴＱ□ｊ
Ｑ１　はそれぞれ、オンおよびオフ状態にある。従って
、ＭＯ８ＴＱ。

がオンであっても、データ緑石７はＭＯ８ＴＱ。

を通して放電しない。一方、ＭＯ８ＴＱ□がオンである
ため、データ・線り。はＭＯ８ＴＱ、、Ｑ。

を通して信号線７丁へ放電する。

従って、ＭＯ８ＴＱ、、Ｑ、によるデータ線Ｄｏの充電
と、ＭＯ８ＴＱ、、Ｑｌ　によるデータ線心７の放電と
が電圧の時間的変化が等しく行われるように第１．第２
のデータ線の抵抗およびこれらと基板との結合容量を考
慮したうえで、これらのＭＯ８Ｔのコンダクタンスを選
ぶ。さらに同様にＭＯ８ＴＱ、、ＱＧ　によるデータ線
り。の充電と、ＭＯ８ＴてＴ、ゐ７によるデータ線６Ｔ
のの放電とが電圧の時間的変化が等しく行われるように
、これらのＭＯ８Ｔのコンダクタンスを選ぶ。

以上かられかるように、本実施例は第３図のメモリより
は、ＭＯ８ＴＱ、、Ｑｇ　、て７．て７が必要でない点
で簡単である。

本実施例において、先の第２図の実施例と同様、一対の
データ線の夫々に結合電圧が生じバランスする。

第６図に他の回路の例を示す。この回路は第４図の回路
とは、ノードｎ、ｎの放電回路が異なる。

ノードｎ、マはそれぞれＭＯ８ＴＱ２．ゐ７を介して信
号源７７　へ放電する。第７図にこの実施例に関係する
制御信号および種々の点の電圧のタイムチャートを示す
。図でデータ線Ｄｏ、　Ｄ、、ノードｄ１．ｄ、、ノー
ドｎ、ｎの電圧はデータ線り。に接続されたメモリセル
により、低レベルの信号がよみ出された場合を示す。信
号φ１′　はプリアンプＰＡによる増巾が終了した時に
高レベル（１０（Ｖ））から低レベル（０（Ｖ）　）に
切りかわる。この結果、ノードｎのみが放電し、低レベ
ルの電圧を持つようになる。その後、φ１゜￥７−　を
低レベルから高レベルに変化させることにより、データ
線り。はＭＯ８ＴＱｏ　、Ｑ、を通してアース電位に放
電し、データ線■はＭＯ８ＴＱ、、ＱＧ　を通して電源
Ｖ、により約８（Ｖ）に充電される。

なお、以上の回路例のように、ＭＯ８ＴＱａ　。

Ｑ６　およびＱ、　、　Ｑ、ならびに電源Ｖ　Ｄ　Ｄか
らなる充電回路を、データ線Ｄｏ、万７に接続するかわ
りに、ノードｄ１，１に接続することも可能である。同
様に第２図の回路におけるＭＯ８ＴＱ４゜Ｑ、および（
７，酊とアース電源からなる放電回路をデータ線り。９
石７に接続するかわりに、ノードｄ工、１〒に接続する
こと可能である。これらの場合には、第３図の信号７７
の代わりに第５図、第７図の回路で用いた信号７Ｊ　を
用いる必要がある。

〔発明の効果〕

本発明によれば、ハーフプリチャージ方式のメモリにお
いて、本来的に不用なダミーセルを設けることにより、
ワード線によるデータ線への結合電圧によって生ずるデ
ータ線対電位のアンバランスを避けることができ、動作
マー８も大きく、誤動作しにくいメモリを実現できる。

【図面の簡単な説明】

第１Ａ〜ＩＥ図は従来のメモリを説明するための図、第
２図は本発明の実施例を示す回路図、第３図は第２図の
回路の動作を説明するための図、第４図及び第６図は夫
々本発明の他の実施例を示す回路図、第５図及び第７図
は夫々第４図及び第６図の回路の動作を説明するための
図である。ＰＡ・・・プリアンプ、Ｄ、　、　Ｄ、・・・データ線
、Ｑｏ。ゐＴ・・・接続用ＭＯ８Ｔ、Ｑ、、ＱＧ、■、■・・・
充電用ＭＯ８Ｔ、Ｑ４　、Ｑｓ　、Ｑｌ　、Ｑ；　・・
・放電用ＭＯ８Ｔ、ＤＭＣ・・・ダミーセル、ＤＷ・・
・ダミーワード線。第７Ａ図第７Ｂ図ｔｏ　Ｌｔ第１Ｑ図第１Ｄ図Ｕ−ソ第　３　日

Claims

【特許請求の範囲】１、一対のデータ線と。該一対のデータ線に交差するよう配置された複数ワード
線と、該一対のデータ線に交差するよう配置されたダミーワー
ド線と、夫々が、該一対のデータ線と前記複数ワード線との交点
に設けられた複数メモリセルと、該一対のデータ線と前
記ダミーワード線との交点に設けられたダミーセルと、ワード線によりメモリセルが一方のデータ線に結合され
、ダミーワード線によりダミーセルが他方のデータ線に
結合された後、該メモリセルの記憶情報に基づき、デー
タ線対の電位を所定の高電位及び所定の低電位に充放電
する回路とを有し、該一対のデータ線は該ワード線が選択的に励起される以
前に、該高電位と該低電位の間の第１の電位に充電され
ているものであるメモリ。２、特許請求の範囲第１項において、該ダミーセルは該
ダミーワード線が励起されたときに、該ダミーセルが結
合されたデータ線を、該ダミーワード線が励起される以
前の電位とほぼ同じ電位とするものであるメモリ。３、特許請求の範囲第１項において、該所定の高電位は
電源電位であるメモリ。４、特許請求の範囲第１項において、該メモリセルは単
一のトランジスタと、該トランジスタに直列に接続され
たキャパシタからなるメモリ。５、特許請求の範囲第１項において、該第−の電位は該
高電位と該低電位のほぼ中間の電位であるメモリ。