JP2005181775A - データ処理用lsi - Google Patents
データ処理用lsi Download PDFInfo
- Publication number
- JP2005181775A JP2005181775A JP2003423964A JP2003423964A JP2005181775A JP 2005181775 A JP2005181775 A JP 2005181775A JP 2003423964 A JP2003423964 A JP 2003423964A JP 2003423964 A JP2003423964 A JP 2003423964A JP 2005181775 A JP2005181775 A JP 2005181775A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- data
- access
- dsps
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
【解決手段】 同一の外部メモリ102にアクセスするDSP2a及び2bを有するエフェクトLSI10であって、同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御部11と、同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定部12と、アクセス判定部12からの判定信号に応じて、DSPからのアドレスを出力するアドレス出力セレクタ13と、同じく上記判定信号に基づいてDSPからのデータを出力させるデータ出力セレクタ14とを有し、上記DSP内には、上記アクセス判定部12からの判定信号に応じて、外部メモリ102からのデータを取得するデータ取得制御部15を備えている。
【選択図】 図3
Description
1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、同一の外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用LSIであって、
該LSIは、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定手段と、
アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、
同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、
上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからのデータを取得するデータ取得制御手段を
備えたことを基本的特徴としている。
1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、楽音波形データを記憶する1つの外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用LSIであって、
該LSIは、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定手段と、
アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、
同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、
上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからのデータを取得するデータ取得制御手段を
備えたことを特徴としている。
図1は、本発明に係る波形再生装置の構成が用いられた電子鍵盤楽器の回路概略図である。
2a、2b、2c DSP
10 エフェクトLSI
11 リードライト制御部
12 アクセス判定部
13 アドレス出力セレクタ
14 データ出力セレクタ
15 データ取得制御部
21 データレジスタ
22 命令RAM
23 デコーダ
24 DSP演算部
100 音源
101 波形メモリ
102 外部メモリ
110 システムバス
111 CPU
112 ROM
113 RAM
114 操作パネル
114a パネルスキャン回路
115 鍵盤
115a 鍵盤スキャン回路
116 D/A変換回路
117 アンプ
118 スピーカ
Claims (4)
- 1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、同一の外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用LSIであって、
該LSIは、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定手段と、
アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、
同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、
上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからのデータを取得するデータ取得制御手段を
備えたことを特徴とするデータ処理用LSI。 - 上記リードライト制御手段は、DSPからの命令が複数あった場合、外部メモリにアクセスを行わないことを特徴とする請求項1記載のデータ処理用LSI。
- 1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、楽音波形データを記憶する1つの外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用LSIであって、
該LSIは、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、
同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定手段と、
アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、
同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、
上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからのデータを取得するデータ取得制御手段を
備えたことを特徴とするデータ処理用LSI。 - 上記リードライト制御手段は、DSPからの命令が複数あった場合、外部メモリにアクセスを行わないことを特徴とする請求項3記載のデータ処理用LSI。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423964A JP4642348B2 (ja) | 2003-12-22 | 2003-12-22 | データ処理用lsi |
US10/583,868 US7650468B2 (en) | 2003-12-22 | 2004-11-29 | Device for processing access concurrence to shared memory |
PCT/JP2004/017684 WO2005062183A1 (ja) | 2003-12-22 | 2004-11-29 | 共有メモリに対するアクセス競合処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423964A JP4642348B2 (ja) | 2003-12-22 | 2003-12-22 | データ処理用lsi |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005181775A true JP2005181775A (ja) | 2005-07-07 |
JP4642348B2 JP4642348B2 (ja) | 2011-03-02 |
Family
ID=34784280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003423964A Expired - Fee Related JP4642348B2 (ja) | 2003-12-22 | 2003-12-22 | データ処理用lsi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4642348B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135564A (ja) * | 1988-11-16 | 1990-05-24 | Sony Corp | データ処理装置 |
JPH0460595A (ja) * | 1990-06-29 | 1992-02-26 | Casio Comput Co Ltd | 電子楽器用処理装置 |
JPH0573046A (ja) * | 1991-06-27 | 1993-03-26 | Yamaha Corp | 楽音信号演算処理装置 |
JPH06139206A (ja) * | 1992-10-26 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサシステムにおける排他制御方式 |
JPH08234743A (ja) * | 1994-12-29 | 1996-09-13 | Casio Comput Co Ltd | 音響処理用集積回路 |
JPH11167517A (ja) * | 1997-12-04 | 1999-06-22 | Yamaha Corp | 信号処理装置 |
JPH11202866A (ja) * | 1998-01-07 | 1999-07-30 | Yamaha Corp | 楽音発生方法および楽音発生装置 |
JP2001005789A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | マルチコアdsp回路 |
JP2001166983A (ja) * | 1999-12-08 | 2001-06-22 | Nagoya Electric Works Co Ltd | マルチプロセッサ型処理装置における共有メモリアクセス方法およびその装置 |
JP2003281083A (ja) * | 2002-03-27 | 2003-10-03 | Sanyo Electric Co Ltd | バスコントロール回路 |
-
2003
- 2003-12-22 JP JP2003423964A patent/JP4642348B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135564A (ja) * | 1988-11-16 | 1990-05-24 | Sony Corp | データ処理装置 |
JPH0460595A (ja) * | 1990-06-29 | 1992-02-26 | Casio Comput Co Ltd | 電子楽器用処理装置 |
JPH0573046A (ja) * | 1991-06-27 | 1993-03-26 | Yamaha Corp | 楽音信号演算処理装置 |
JPH06139206A (ja) * | 1992-10-26 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサシステムにおける排他制御方式 |
JPH08234743A (ja) * | 1994-12-29 | 1996-09-13 | Casio Comput Co Ltd | 音響処理用集積回路 |
JPH11167517A (ja) * | 1997-12-04 | 1999-06-22 | Yamaha Corp | 信号処理装置 |
JPH11202866A (ja) * | 1998-01-07 | 1999-07-30 | Yamaha Corp | 楽音発生方法および楽音発生装置 |
JP2001005789A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | マルチコアdsp回路 |
JP2001166983A (ja) * | 1999-12-08 | 2001-06-22 | Nagoya Electric Works Co Ltd | マルチプロセッサ型処理装置における共有メモリアクセス方法およびその装置 |
JP2003281083A (ja) * | 2002-03-27 | 2003-10-03 | Sanyo Electric Co Ltd | バスコントロール回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4642348B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3152196B2 (ja) | 楽音発生回路 | |
JP4642348B2 (ja) | データ処理用lsi | |
JP4354268B2 (ja) | 信号処理装置 | |
JP2901143B2 (ja) | 楽音生成装置 | |
JP5229990B2 (ja) | 1チップ電子楽音発生器 | |
JP5228579B2 (ja) | 楽音発生装置用の集積回路 | |
JPH11202866A (ja) | 楽音発生方法および楽音発生装置 | |
WO2005062183A1 (ja) | 共有メモリに対するアクセス競合処理装置 | |
JP4191073B2 (ja) | 波形データ出力装置 | |
JP2000293169A (ja) | 楽音生成装置 | |
JP2002006844A (ja) | 楽音発生方法 | |
JP4503275B2 (ja) | 波形再生装置 | |
JP4867412B2 (ja) | 半導体集積回路及び音響信号処理装置 | |
JP4935348B2 (ja) | 楽音制御装置および楽音制御処理のプログラム | |
JP4920946B2 (ja) | 楽音発生装置 | |
JP3538873B2 (ja) | 自動演奏装置 | |
JP3835573B2 (ja) | 電子楽器 | |
JP2005266662A (ja) | 音源装置 | |
JPH10111682A (ja) | 残響効果付加装置 | |
JP2004361528A (ja) | 楽音信号発生装置及びレガート処理プログラム | |
JPH10222165A (ja) | 音響効果付加装置 | |
JP2006098859A (ja) | 楽音発生装置および楽音発生処理のプログラム | |
JP3060920B2 (ja) | ディジタル信号処理装置 | |
JP2017181686A (ja) | 電子楽器、及び電子楽器用アンプ制御回路 | |
JP4472319B2 (ja) | 楽音発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4642348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |