JP2005176368A - 直角位相クロックを生成する方法および装置 - Google Patents
直角位相クロックを生成する方法および装置 Download PDFInfo
- Publication number
- JP2005176368A JP2005176368A JP2004353754A JP2004353754A JP2005176368A JP 2005176368 A JP2005176368 A JP 2005176368A JP 2004353754 A JP2004353754 A JP 2004353754A JP 2004353754 A JP2004353754 A JP 2004353754A JP 2005176368 A JP2005176368 A JP 2005176368A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- double
- flip
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 11
- 238000011084 recovery Methods 0.000 claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 72
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 42
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 20
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 20
- 238000012360 testing method Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 集積回路のある領域のクロックが別の領域のクロックと同相になるように調整する。
【解決手段】 本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。第１と第２のクロックは、実質的に９０°の位相差を有する。
【選択図】図１
【解決手段】 本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。第１と第２のクロックは、実質的に９０°の位相差を有する。
【選択図】図１
Description
本発明は、直角位相クロックを生成する方法および装置に関する。
ディジタル論理回路は、同期化、基準信号の導出、位相差の測定および他の機能をクロック信号にしばしば依存している。
いくつかの用途は、基準クロックと９０°の位相差を有する直角位相クロック（ｑｕａｄｒａｔｕｒｅ ｃｌｏｃｋ）を必要とする。
例えば、ストローブ信号には直角位相クロックがよく使用される。
いくつかの用途は、基準クロックと９０°の位相差を有する直角位相クロック（ｑｕａｄｒａｔｕｒｅ ｃｌｏｃｋ）を必要とする。
例えば、ストローブ信号には直角位相クロックがよく使用される。
集中化した直角位相クロックを生成し、すべての構成要素に分配することができる。
詳細には、第１のクロックと、その第１のクロックから９０°の位相差を有する第２のクロックを集中的に生成して分配することができる。
この手法の１つの欠点は、分配が比較的広い領域にわたったり比較的多数の構成要素を駆動するために使用されたりするときに、クロック信号が、分配中ずっと維持するのが困難な制約を有する傾向があることである。
例えば、集積回路用途において、両方のクロックのスキュー要件を満たすためには、チップ領域と配線資源をかなり消費しなければならない。
クロック分配バッファに使用される集積回路ロジックのタイプによっては、２つのクロックの分配によって消費電力が２倍になることもある。
詳細には、第１のクロックと、その第１のクロックから９０°の位相差を有する第２のクロックを集中的に生成して分配することができる。
この手法の１つの欠点は、分配が比較的広い領域にわたったり比較的多数の構成要素を駆動するために使用されたりするときに、クロック信号が、分配中ずっと維持するのが困難な制約を有する傾向があることである。
例えば、集積回路用途において、両方のクロックのスキュー要件を満たすためには、チップ領域と配線資源をかなり消費しなければならない。
クロック分配バッファに使用される集積回路ロジックのタイプによっては、２つのクロックの分配によって消費電力が２倍になることもある。
直角位相クロックを生成するもう１つの技術は、集積回路のいくつかの領域に基準クロック信号を分配することを必要とする。
各領域は、基準クロック信号から直角位相クロック信号を得るための局部的な位相同期ループ（ＰＬＬ）または遅延同期ループ（ＤＬＬ）を有する。
各領域は、基準クロック信号から直角位相クロック信号を得るための局部的な位相同期ループ（ＰＬＬ）または遅延同期ループ（ＤＬＬ）を有する。
この手法には、局部的なＰＬＬまたはＤＬＬが集積回路の設計を複雑にし、それにより設計および検証時間が長くなるという欠点がある。
さらに、ある領域の第１のクロックが別の領域の第１のクロックと同相になるように、すべての領域にわたって第１と第２のクロックと関連した固有の位相の基準クロックからの選択を調整することは問題が多い。
さらに、ある領域の第１のクロックが別の領域の第１のクロックと同相になるように、すべての領域にわたって第１と第２のクロックと関連した固有の位相の基準クロックからの選択を調整することは問題が多い。
既知のシステムおよび方法の限界を鑑みて、直角位相クロックを生成する様々な方法および装置を示す。１つの実施形態において、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。
２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。
アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。
アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
直角位相クロック発生装置の１つの実施形態は、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。
２倍クロックの半分の周波数を有するアライメント信号を提供するために分周器回路が結合される。
この装置は、複数のリカバリ回路を含み、各リカバリ回路は、アライメント信号に従って２倍クロックから関連した第１のクロックおよび関連した第２のクロックを回復させる。
各リカバリ回路と関連した第１と第２のクロックは、実質的に９０°の位相差を有する。
２倍クロックの半分の周波数を有するアライメント信号を提供するために分周器回路が結合される。
この装置は、複数のリカバリ回路を含み、各リカバリ回路は、アライメント信号に従って２倍クロックから関連した第１のクロックおよび関連した第２のクロックを回復させる。
各リカバリ回路と関連した第１と第２のクロックは、実質的に９０°の位相差を有する。
直角位相クロックを生成する方法の１つの実施形態は、受け取った基準クロックの２倍の周波数を有する２倍クロックを生成する段階を含む。
２倍クロックの半分の周波数を有するアライメント信号が生成される。
アライメント信号に従って２倍クロックから第１のクロックが得られる。
第１のクロックから第２のクロックが得られる、第１と第２のクロックは、実質的に９０°の位相差を有する。
２倍クロックの半分の周波数を有するアライメント信号が生成される。
アライメント信号に従って２倍クロックから第１のクロックが得られる。
第１のクロックから第２のクロックが得られる、第１と第２のクロックは、実質的に９０°の位相差を有する。
本発明は、添付図面の図において制限ではなく例として示されており、図において同じ参照は類似の要素を示す。
図１は、第１のクロックＣＬＫ１ １８０と第２のクロックＣＬＫ２ １９０を生成する直角位相クロック発生回路の１つの実施形態を示す。
第２のクロックは、第１のクロックと直角位相の関係を有する。
１つの実施形態において、クロック発生回路は、集積回路チップ１９６上にある。
第２のクロックは、第１のクロックと直角位相の関係を有する。
１つの実施形態において、クロック発生回路は、集積回路チップ１９６上にある。
クロック発生器１１０は、基準クロックＲＥＦＣＬＫ１１２の周波数の倍数（ｍ）の周波数を有する出力１１６を生成する。
示した実施形態において、クロック発生器１１０は、位相同期ループ（ＰＬＬ）である。
位相同期グループは、反転器１８２、分周器１７０、およびフリップフロップ１５０を含むフィードバック経路を有する。
示した実施形態において、クロック発生器１１０は、位相同期ループ（ＰＬＬ）である。
位相同期グループは、反転器１８２、分周器１７０、およびフリップフロップ１５０を含むフィードバック経路を有する。
ｍ分周器による分周の結果、ＰＬＬ出力１１６の周波数は、ＲＥＦＣＬＫ１１２の周波数のｍ倍になる。
分周器１７０の出力は、ＰＬＬ出力の１／ｍの周波数を有する。
分周器１７０の出力は、ＰＬＬ出力の１／ｍの周波数を有する。
示した実施形態において、ｍ＝２であり、ＰＬＬ出力は、ＲＥＦＣＬＫの周波数の２倍になる。
したがって、ＰＬＬ１１０は、受け取った基準クロックＲＥＦＣＬＫの２倍の周波数を有する２倍クロック（２×ＣＬＫ１１６）を提供するクロック発生器である。
したがって、ＰＬＬ１１０は、受け取った基準クロックＲＥＦＣＬＫの２倍の周波数を有する２倍クロック（２×ＣＬＫ１１６）を提供するクロック発生器である。
１つの実施形態において、この２×ＣＬＫ１１６は、差動式にフリップフロップ１５０、１６０に分配される。
したがって、片側−差動変換器（ｓｉｎｇｌｅ−ｓｉｄｅｄ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）１２０は、片側２×ＣＬＫを差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、差動−片側コンバータ（ｄｉｆｆｅｒｅｎｔｉａｌ−ｔｏ−ｓｉｎｇｌｅ−ｓｉｄｅｄ ｏｎｖｅｒｔｅｒ）１３０が、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
したがって、片側−差動変換器（ｓｉｎｇｌｅ−ｓｉｄｅｄ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）１２０は、片側２×ＣＬＫを差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、差動−片側コンバータ（ｄｉｆｆｅｒｅｎｔｉａｌ−ｔｏ−ｓｉｎｇｌｅ−ｓｉｄｅｄ ｏｎｖｅｒｔｅｒ）１３０が、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
分周器１７０と反転器１７２は、ＰＬＬ出力の１／ｍの周波数を有するアライメント信号１×ＡＬＩＧＮを提供する分周器回路を構成する。
詳細には分周器回路は、反転ＰＬＬ出力をｍで割ったものに対応する１ＸＡＬＩＧＮを提供する。
ＰＬＬ出力が、ＲＥＦＣＬＫの周波数のｍ倍の周波数を有する場合、信号１ＸＡＬＩＧＮ１７６は、ＲＥＦＣＬＫと同じ周波数を有する。
１ＸＡＬＩＧＮは、ｍの値に関係なく常に、ＲＥＦＣＬＫと同じ周波数を有することになる。
詳細には分周器回路は、反転ＰＬＬ出力をｍで割ったものに対応する１ＸＡＬＩＧＮを提供する。
ＰＬＬ出力が、ＲＥＦＣＬＫの周波数のｍ倍の周波数を有する場合、信号１ＸＡＬＩＧＮ１７６は、ＲＥＦＣＬＫと同じ周波数を有する。
１ＸＡＬＩＧＮは、ｍの値に関係なく常に、ＲＥＦＣＬＫと同じ周波数を有することになる。
示した実施形態において、ｍ＝２であり、その結果、１ＸＡＬＩＧＮは、反転２倍クロックを２で割ったものに対応する。
示した実施形態では、反転器１７２が２倍クロックを反転させ、その結果分周器１７０が、反転２倍クロックを受け取る。
示した実施形態では、反転器１７２が２倍クロックを反転させ、その結果分周器１７０が、反転２倍クロックを受け取る。
１ＸＡＬＩＧＮ１７６は、フリップフロップ１５０へのデータ入力として提供される。
フリップフロップ１５０の出力は、第１のクロックＣＬＫ１ １８０である。
ＣＬＫ１は、ＰＬＬ１１０へのフィードバック入力として提供される。
フリップフロップ１５０の出力は、第１のクロックＣＬＫ１ １８０である。
ＣＬＫ１は、ＰＬＬ１１０へのフィードバック入力として提供される。
２倍クロック（すなわち、２×ＣＬＫ）は、フリップフロップ１５０をクロックするために使用される。
２倍クロックは、反転器１４０によって反転され、反転２倍クロック（すなわち、２×ＣＬＫ）は、フリップフロップ１６０をクロックするために使用される。
フリップフロップ１５０は、第１のクロック信号ＣＬＫ１ １８０を提供する。
フリップフロップ１６０は、第２のクロック信号ＣＬＫ２ １９０を提供する。
第２のクロックは、第１のクロックから９０°の位相差を有する。
１つの実施形態において、各フリップフロップ１５０、１６０は、Ｄ型フリップフロップである。
２倍クロックは、反転器１４０によって反転され、反転２倍クロック（すなわち、２×ＣＬＫ）は、フリップフロップ１６０をクロックするために使用される。
フリップフロップ１５０は、第１のクロック信号ＣＬＫ１ １８０を提供する。
フリップフロップ１６０は、第２のクロック信号ＣＬＫ２ １９０を提供する。
第２のクロックは、第１のクロックから９０°の位相差を有する。
１つの実施形態において、各フリップフロップ１５０、１６０は、Ｄ型フリップフロップである。
ＰＬＬ１１０は、ＲＥＦＣＬＫとＣＬＫ１の位相差を最小にするようにＰＬＬ出力を駆動する。
したがって、最初にＣＬＫ１とＲＥＦＣＬＫの位相がずれている場合でも、ＰＬＬ１１０は、ＣＬＫ１とＲＥＦＣＬＫの位相を合わせるようにＰＬＬ出力を駆動する。
１つの実施形態において、クロック発生器、分周器回路、およびリカバリ回路は、同じ集積回路チップ上にある。
１つの実施形態において、クロック発生器、分周器回路、およびリカバリ回路は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）集積回路として構成される。
１つの実施形態において、クロック発生器、分周器回路、およびリカバリ回路は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）集積回路として構成される。
図２は、図１の直角位相クロック発生回路にある様々な信号の波形を示す。
２×ＣＬＫ波形（ｂ）は、波形（ａ）として示されたＲＥＦＣＬＫの２倍の周波数を有する。
１ＸＡＬＩＧＮ波形（ｃ）は、２倍クロック２×ＣＬＫの波形の半分の周波数を有する。
したがって、１ＸＡＬＩＧＮとＲＥＦＣＬＫは、同じ周波数を有する。
反転２×ＣＬＫが分周器に提供される結果、１ＸＡＬＩＧＮ信号の立ち上がりが、２×ＣＬＫ信号の立ち下がりと合わされる。
２×ＣＬＫ波形（ｂ）は、波形（ａ）として示されたＲＥＦＣＬＫの２倍の周波数を有する。
１ＸＡＬＩＧＮ波形（ｃ）は、２倍クロック２×ＣＬＫの波形の半分の周波数を有する。
したがって、１ＸＡＬＩＧＮとＲＥＦＣＬＫは、同じ周波数を有する。
反転２×ＣＬＫが分周器に提供される結果、１ＸＡＬＩＧＮ信号の立ち上がりが、２×ＣＬＫ信号の立ち下がりと合わされる。
１ＸＡＬＩＧＮ信号を受け取るフリップフロップをクロックすることによって波形（ｄ）のＣＬＫ１信号が得られた場合、波形（ｄ）のＣＬＫ１信号は、２×ＣＬＫの立ち上がりで１ＸＡＬＩＧＮの値に遷移する。
信号ＣＬＫ２は、２×ＣＬＫの立ち上がりでＣＬＫ１の値に遷移する。
したがって、波形（ｅ）の信号ＣＬＫ２は、２×ＣＬＫの立ち下がりでＣＬＫ１の値に遷移する。
示したように、ＣＬＫ２は、ＣＬＫ１と９０°の位相差を有する。
したがって、波形（ｅ）の信号ＣＬＫ２は、２×ＣＬＫの立ち下がりでＣＬＫ１の値に遷移する。
示したように、ＣＬＫ２は、ＣＬＫ１と９０°の位相差を有する。
波形（ｂ）〜（ｅ）の間の同期は、ＰＬＬがロックされていないときでも維持される。
ＲＥＦＣＬＫとＣＬＫ１に関して１８０°の位相差が示されているが、ＰＬＬは、ＲＥＦＣＬＫとＣＬＫ１の位相を合わせるように適応し、ＰＬＬは、ＣＬＫ１とＲＥＦＣＬＫ間のアライメントを維持するように「ロック」する。
従って、ＣＬＫ１とＲＥＦＣＬＫの間に示されている位相差は、初期状態だけである。
波形（ａ）とその他の波形（ｂ）〜（ｅ）の間の同期は、波形（ｄ）が波形（ａ）と同期し同相になるポイントにＰＬＬがロックするまで変化する。
ＲＥＦＣＬＫとＣＬＫ１に関して１８０°の位相差が示されているが、ＰＬＬは、ＲＥＦＣＬＫとＣＬＫ１の位相を合わせるように適応し、ＰＬＬは、ＣＬＫ１とＲＥＦＣＬＫ間のアライメントを維持するように「ロック」する。
従って、ＣＬＫ１とＲＥＦＣＬＫの間に示されている位相差は、初期状態だけである。
波形（ａ）とその他の波形（ｂ）〜（ｅ）の間の同期は、波形（ｄ）が波形（ａ）と同期し同相になるポイントにＰＬＬがロックするまで変化する。
図３は、直角位相クロックの複数の実例（ｉｎｓｔａｎｃｅ）を作成する１つの実施形態を示す。
図３の直角位相クロック分配は、前述のどちらのアーキテクチャの欠点もなしに、複数のＰＬＬ／ＤＬＬを使用することによる集中生成と分散生成の両方の利点を含む。
図３の直角位相クロック分配は、前述のどちらのアーキテクチャの欠点もなしに、複数のＰＬＬ／ＤＬＬを使用することによる集中生成と分散生成の両方の利点を含む。
直角位相クロックの集中生成と関連した所要電力は、得られた直角位相クロックを局部的領域に分配するために局部的なフリップフロップを使用することによって回避される。
１ＸＡＬＩＧＮ信号は、すべての局部的領域に分配されるが、１ＸＡＬＩＧＮ信号は、アライメントのためにのみ使用され、ＣＬＫ１とＣＬＫ２のどちらを駆動するためにも使用されない。
２×ＣＬＫ信号は、集積回路の全体にわたるすべてのクロック動作構成要素ではなく、それぞれの局部的領域内のいくつかの構成要素をクロックするだけでよい。
１ＸＡＬＩＧＮ信号は、すべての局部的領域に分配されるが、１ＸＡＬＩＧＮ信号は、アライメントのためにのみ使用され、ＣＬＫ１とＣＬＫ２のどちらを駆動するためにも使用されない。
２×ＣＬＫ信号は、集積回路の全体にわたるすべてのクロック動作構成要素ではなく、それぞれの局部的領域内のいくつかの構成要素をクロックするだけでよい。
分散型ＰＬＬ／ＤＬＬアーキテクチャと違い、１つのアライメント信号が、ＣＬＫ１信号とＣＬＫ２信号のそれぞれと関連した２×ＣＬＫ信号の固有のエッジの選択を可能にする。
さらに、２×ＣＬＫのどのエッジを選択するかを識別するために１ＸＡＬＩＧＮを使用するので、１ＸＡＬＩＧＮのかなりのスキューまたはドリフトは許容可能である。
さらに、２×ＣＬＫのどのエッジを選択するかを識別するために１ＸＡＬＩＧＮを使用するので、１ＸＡＬＩＧＮのかなりのスキューまたはドリフトは許容可能である。
ＣＬＫ２を１ＸＡＬＩＧＮから独立に得らるのではなくＣＬＫ１から得る場合、１ＸＡＬＩＧＮ信号は、２×ＣＬＫの同じエッジをＣＬＫ１またはＣＬＫ２と関連付けている限りはどちらの方向に約９０°ずれてもよい。
したがって、１ＸＡＬＩＧＮの分配は、通常のクロックスキューの検討が実質的に免除される。
したがって、１ＸＡＬＩＧＮの分配は、通常のクロックスキューの検討が実質的に免除される。
１ＸＡＬＩＧＮ３７６は、リカバリ回路と関連付けられた各局部的領域に分配される。
同様に、２倍クロック３１６（２×ＣＬＫ）は、各局部的領域に分配される。
示した実施形態において、２倍クロックは、各局部的領域において片側２倍クロックに戻された差動２倍クロックとして分配される。
詳細には、片側−差動変換器３２０は、片側２×ＣＬＫを、分配ブロック３２２に提供される差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、局部的領域と関連付けられた差動−片側変換器３３０、３３２は、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
同様に、２倍クロック３１６（２×ＣＬＫ）は、各局部的領域に分配される。
示した実施形態において、２倍クロックは、各局部的領域において片側２倍クロックに戻された差動２倍クロックとして分配される。
詳細には、片側−差動変換器３２０は、片側２×ＣＬＫを、分配ブロック３２２に提供される差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、局部的領域と関連付けられた差動−片側変換器３３０、３３２は、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
各局部的領域は、分配された２×ＣＬＫおよび１ＸＡＬＩＧＮ信号からＣＬＫ１とＣＬＫ２を回復させるリカバリ回路３９８Ｂを含む。
示した実施形態において、リカバリ回路３９８Ｂは、フリップフロップ３５０Ｂ、３６０Ｂと、クロックＣＬＫ１ ３８０ＢとＣＬＫ２ ３９０Ｂを回復または再生する反転器３４０Ｂとを含む。
１つの実施形態において、集積回路は、分配された２倍クロックとアライメント信号からの直角位相クロックの局所的生成を必要とする複数の局部的領域を有する。
示した実施形態において、リカバリ回路３９８Ｂは、フリップフロップ３５０Ｂ、３６０Ｂと、クロックＣＬＫ１ ３８０ＢとＣＬＫ２ ３９０Ｂを回復または再生する反転器３４０Ｂとを含む。
１つの実施形態において、集積回路は、分配された２倍クロックとアライメント信号からの直角位相クロックの局所的生成を必要とする複数の局部的領域を有する。
ＣＬＫ１ ３８０ＡとＣＬＫ１ ３８０Ｂは、同じクロック信号ＣＬＫ１の明瞭に生成された実例である。
同様に、ＣＬＫ２ ３９０ＡとＣＬＫ２ ３９０Ｂは、同じクロック信号ＣＬＫ２の生成された明瞭な実例である。
したがって、ＣＬＫ１ ３８０ＡとＣＬＫ１ ３８０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ１ ３８０Ａ＝ＣＬＫ１ ３８０Ｂである。
同様に、ＣＬＫ２ ３９０ＡとＣＬＫ２ ３９０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ２ ３９０Ａ＝ＣＬＫ２ ３９０Ｂである。
ＰＬＬ３１０は、フィードバックに第１のクロックの１つの実例だけを必要とする。
従って、フィードバックのために、ＣＬＫ１ ３８０Ａ...３８０Ｂのうちの１つだけがＰＬＬ３１０に提供される。
同様に、ＣＬＫ２ ３９０ＡとＣＬＫ２ ３９０Ｂは、同じクロック信号ＣＬＫ２の生成された明瞭な実例である。
したがって、ＣＬＫ１ ３８０ＡとＣＬＫ１ ３８０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ１ ３８０Ａ＝ＣＬＫ１ ３８０Ｂである。
同様に、ＣＬＫ２ ３９０ＡとＣＬＫ２ ３９０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ２ ３９０Ａ＝ＣＬＫ２ ３９０Ｂである。
ＰＬＬ３１０は、フィードバックに第１のクロックの１つの実例だけを必要とする。
従って、フィードバックのために、ＣＬＫ１ ３８０Ａ...３８０Ｂのうちの１つだけがＰＬＬ３１０に提供される。
図４は、直角位相クロックを生成する方法の１つの実施形態を示す。
段階４１０で、受け取った基準クロックの２倍の周波数を有する２倍クロックが生成される。
段階４２０で、反転２倍クロックを２で割ったものに対応するアライメント信号が生成される。
段階４３０で、アライメント信号に従って２倍クロックから第１のクロックを得る。
アライメント信号は、２倍クロックのどのエッジが第１のクロックと関連しているかを識別する。
また、アライメント信号から第２のクロックを得る。
図１と図３において、第１のクロックは、反転２倍クロックに従って第２のクロックを提供するようにラッチされる。
こうして、段階４４０で、第２のクロックが、第１のクロックから得られる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
段階４１０で、受け取った基準クロックの２倍の周波数を有する２倍クロックが生成される。
段階４２０で、反転２倍クロックを２で割ったものに対応するアライメント信号が生成される。
段階４３０で、アライメント信号に従って２倍クロックから第１のクロックを得る。
アライメント信号は、２倍クロックのどのエッジが第１のクロックと関連しているかを識別する。
また、アライメント信号から第２のクロックを得る。
図１と図３において、第１のクロックは、反転２倍クロックに従って第２のクロックを提供するようにラッチされる。
こうして、段階４４０で、第２のクロックが、第１のクロックから得られる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
直角位相クロックを停止（ｈａｌｔ）させ段階的に進める機能は、図１と図３の直角位相クロックを採用する集積回路を試験するのに役立つ。
直角位相クロックを特定のレベルに停止し続いて段階的に進める機能は、別の回路を必要とする。
直角位相クロックを特定のレベルに停止し続いて段階的に進める機能は、別の回路を必要とする。
図５は、直角位相クロックを停止させ段階的に進める回路を含む直角位相クロック発生器の１つの実施形態を示す。
直角位相クロックをそのように制御することは、通常動作モードと対照的な試験動作モードで実現することができる。
ロック状態では、ＰＬＬ５１０を単純にストップさせ再開させることはできない。
ロジック５３０、５６０、および５５０は、試験モードで直角位相クロックを特定のレベルまたは位相で停止させ段階的に進めることが必要なときに、ＰＬＬ５１０とゲート制御クロック５２０の間で分周器とリカバリ回路を接続したり切り離したりする「クラッチ」機構として有効に働く。
直角位相クロックをそのように制御することは、通常動作モードと対照的な試験動作モードで実現することができる。
ロック状態では、ＰＬＬ５１０を単純にストップさせ再開させることはできない。
ロジック５３０、５６０、および５５０は、試験モードで直角位相クロックを特定のレベルまたは位相で停止させ段階的に進めることが必要なときに、ＰＬＬ５１０とゲート制御クロック５２０の間で分周器とリカバリ回路を接続したり切り離したりする「クラッチ」機構として有効に働く。
停止制御部５４０は、２倍クロックの選択とＰＬＬフィードバック経路の選択を制御するために使用される停止マルチプレクサ制御５４６を生成する。
マルチプレクサ５３０は、２倍クロック５１６（２×ＣＬＫ）を、停止マルチプレクサ制御５４６に従って、ＰＬＬ出力５１４かゲート制御クロック５２０として選択する。
ゲート制御クロック５２０は、ステップ信号５２２に従ってＰＬＬ出力５１４をゲート制御する。
マルチプレクサ５３０は、２倍クロック５１６（２×ＣＬＫ）を、停止マルチプレクサ制御５４６に従って、ＰＬＬ出力５１４かゲート制御クロック５２０として選択する。
ゲート制御クロック５２０は、ステップ信号５２２に従ってＰＬＬ出力５１４をゲート制御する。
マルチプレクサ５３０が、ゲート制御クロック５２０を選択して２倍クロック５１６を提供するとき、ＰＬＬ５１０が、ＣＬＫ１を得る２倍クロックを直接駆動しなくなる場合に、信号ＣＬＫ１ ５８０は、ＰＬＬ５１０へのフィードバック信号として不適切である。
したがって、マルチプレクサ５５０と分周器５６０は、ＣＬＫ１ ５８０の代わりにＰＬＬ出力５１４の半分の周波数を有するフィードバッククロック信号をＰＬＬに提供する。
この代替のフィードバック経路は、バイパスフィードバック経路または試験フィードバック経路と呼ばれることがある。
したがって、マルチプレクサ５５０と分周器５６０は、ＣＬＫ１ ５８０の代わりにＰＬＬ出力５１４の半分の周波数を有するフィードバッククロック信号をＰＬＬに提供する。
この代替のフィードバック経路は、バイパスフィードバック経路または試験フィードバック経路と呼ばれることがある。
ゲート制御クロック５２０は、試験モードにおいて２倍クロックの変化がＰＬＬ出力５１４と同期するようにする。
停止制御５４６は、試験モードにおける停止状態と「自走（“ｆｒｅｅ−ｒｕｎｎｉｎｇ"）」状態の間の遷移が、ＰＬＬ出力状態５１４の遷移と同期するようにする。
停止制御５４６は、試験モードにおける停止状態と「自走（“ｆｒｅｅ−ｒｕｎｎｉｎｇ"）」状態の間の遷移が、ＰＬＬ出力状態５１４の遷移と同期するようにする。
したがって、図５は、受け取った基準クロックの２倍の周波数を有するクロック出力を提供するクロック発生器を示す。
停止マルチプレクサ制御に従って２倍クロックとしてクロック出力とゲート制御クロック出力の一方を選択するために、マルチプレクサが結合される。
分周器回路は、２倍クロックの半分の周波数有するアライメント信号を提供するために２倍クロックを分割する。
リカバリ回路は、アライメント信号によって２倍クロックから第１のクロックと第２のクロックを回復させ、第１と第２のクロックは、実質的に９０°の位相差を有する。
停止マルチプレクサ制御に従って２倍クロックとしてクロック出力とゲート制御クロック出力の一方を選択するために、マルチプレクサが結合される。
分周器回路は、２倍クロックの半分の周波数有するアライメント信号を提供するために２倍クロックを分割する。
リカバリ回路は、アライメント信号によって２倍クロックから第１のクロックと第２のクロックを回復させ、第１と第２のクロックは、実質的に９０°の位相差を有する。
通常動作では、停止制御はディスエーブルされなければならない。
これは、１つの実施形態において、通常動作モードで停止マルチプレクサ制御５４６が必ずＰＬＬ出力５１４を選択するようにする論理レベルにＨＡＬＴ５４２を拘束することによって達成される。
これは、１つの実施形態において、通常動作モードで停止マルチプレクサ制御５４６が必ずＰＬＬ出力５１４を選択するようにする論理レベルにＨＡＬＴ５４２を拘束することによって達成される。
マルチプレクサ５５０は、信号ＴＥＳＴ５５２に従って、ＰＬＬ５１０までの通常フィードバック経路または試験フィードバック経路のうちの選択された一方を提供する。
通常動作では、ＰＬＬのフィードバッククロック信号として、ＣＬＫ１ ５８０による通常のフィードバック経路が選択される。
しかしながら、試験しているとき、ＣＬＫ１ ５８０は、ＰＬＬによって直接駆動されておらず、適切なフィードバック信号ではない。
したがって、試験しているとき、試験フィードバック経路からのフィードバッククロック信号として、分割されたＰＬＬ出力（分周器５６０により）が選択される。
ＴＥＳＴ５５２は、通常動作モードでマルチプレクサ５５０がＰＬＬ５１０のフィードバッククロックとしてＣＬＫ１ ５８０を選択するようにする論理レベルに拘束される。
ＴＥＳＴ５５２は、試験モードにおいてＰＬＬへの試験フィードバック経路を提供する。
通常動作では、ＰＬＬのフィードバッククロック信号として、ＣＬＫ１ ５８０による通常のフィードバック経路が選択される。
しかしながら、試験しているとき、ＣＬＫ１ ５８０は、ＰＬＬによって直接駆動されておらず、適切なフィードバック信号ではない。
したがって、試験しているとき、試験フィードバック経路からのフィードバッククロック信号として、分割されたＰＬＬ出力（分周器５６０により）が選択される。
ＴＥＳＴ５５２は、通常動作モードでマルチプレクサ５５０がＰＬＬ５１０のフィードバッククロックとしてＣＬＫ１ ５８０を選択するようにする論理レベルに拘束される。
ＴＥＳＴ５５２は、試験モードにおいてＰＬＬへの試験フィードバック経路を提供する。
図６は、図５の停止制御５４０の１つの実施形態を示す。
停止制御回路は、入力ストップレベル６４４、１ＸＡＬＩＧＮ６７６、停止６４２、およびＰＬＬ出力６１４から停止マルチプレクサ制御６４６を生成する。
停止制御回路は、入力ストップレベル６４４、１ＸＡＬＩＧＮ６７６、停止６４２、およびＰＬＬ出力６１４から停止マルチプレクサ制御６４６を生成する。
１ＸＡＬＩＧＮ６７６とＳＴＯＰ ＬＥＶＥＬ６４４は、排他的ＮＯＲゲート６９２への入力として提供される。
ＳＴＯＰ ＬＥＶＥＬ６４４は、ＣＬＫ１を高レベルと低レベルのどちらでストップすべきかを示す。
ＮＡＮＤゲート６９４は、停止信号６４２と排他的ＮＯＲゲート６９２の出力を受け取る。
排他的ＮＯＲゲート６９２の出力は、フリップフロップ６９０へのデータ入力として提供される。
１つの実施形態において、フリップフロップ６９０はＤ型フリップフロップである。
ＳＴＯＰ ＬＥＶＥＬ６４４は、ＣＬＫ１を高レベルと低レベルのどちらでストップすべきかを示す。
ＮＡＮＤゲート６９４は、停止信号６４２と排他的ＮＯＲゲート６９２の出力を受け取る。
排他的ＮＯＲゲート６９２の出力は、フリップフロップ６９０へのデータ入力として提供される。
１つの実施形態において、フリップフロップ６９０はＤ型フリップフロップである。
交差結合されたＮＡＮＤゲート６９６と６９８は、停止マルチプレクサ制御６４６を提供するラッチを構成する。
ＨＡＬＴ６４２を低論理レベルに拘束すると、停止マルチプレクサ制御も必ず低論理レベルになる。
図５を参照すると、停止制御回路５４０は、ＰＬＬ出力５１４が２倍クロックのときの直角位相クロック発生器の通常動作中にディスエーブルされなければならない。
マルチプレクサ５３０は、Ａが停止マルチプレクサ制御５４６のときにゲート制御クロック５２０を選択し、またはＢが停止マルチプレクサ制御のときにＰＬＬ出力を選択する。
図６の停止制御回路の場合、これは、ディスエーブルされたときに停止マルチプレクサ制御が０なのでＢ＝０とＡ＝１であることを意味する。
ＨＡＬＴ６４２を低論理レベルに拘束すると、停止マルチプレクサ制御も必ず低論理レベルになる。
図５を参照すると、停止制御回路５４０は、ＰＬＬ出力５１４が２倍クロックのときの直角位相クロック発生器の通常動作中にディスエーブルされなければならない。
マルチプレクサ５３０は、Ａが停止マルチプレクサ制御５４６のときにゲート制御クロック５２０を選択し、またはＢが停止マルチプレクサ制御のときにＰＬＬ出力を選択する。
図６の停止制御回路の場合、これは、ディスエーブルされたときに停止マルチプレクサ制御が０なのでＢ＝０とＡ＝１であることを意味する。
ＨＡＬＴがイネーブルされたとき、停止マルチプレクサ制御は、１ＸＡＬＩＧＮ６７６とＳＴＯＰ ＬＥＶＥＬ６４４が一致したときに２倍クロックとしてゲート制御クロックを選択する。
ＳＴＯＰ ＬＥＶＥＬは、ストップすべきクロックレベル（すなわち、低、高）を示す。
図６の組み合わせロジックにおいてＣＬＫ１信号ではなく１ＸＡＬＩＧＮが使用されることに注意されたい。
２×ＣＬＫの高い周波数とリカバリ回路の複数の実例までの経路の電気的長さのために、ＣＬＫ１信号ではなく１ＸＡＬＩＧＮを使用しなければならない。
ＳＴＯＰ ＬＥＶＥＬは、ストップすべきクロックレベル（すなわち、低、高）を示す。
図６の組み合わせロジックにおいてＣＬＫ１信号ではなく１ＸＡＬＩＧＮが使用されることに注意されたい。
２×ＣＬＫの高い周波数とリカバリ回路の複数の実例までの経路の電気的長さのために、ＣＬＫ１信号ではなく１ＸＡＬＩＧＮを使用しなければならない。
図７は、直角位相クロックを生成し制御する方法の１つの実施形態を示す。
段階７１０で、停止マルチプレクサ制御に従って、生成されたクロック（例えば、ＰＬＬ出力５１４）とゲート制御され生成されたクロック（例えば、ゲート制御クロック５２０）のどちらかが、２倍クロックとして選択される。
２倍クロックは、受け取った基準クロックの２倍の周波数を有する。
段階７１０で、停止マルチプレクサ制御に従って、生成されたクロック（例えば、ＰＬＬ出力５１４）とゲート制御され生成されたクロック（例えば、ゲート制御クロック５２０）のどちらかが、２倍クロックとして選択される。
２倍クロックは、受け取った基準クロックの２倍の周波数を有する。
段階７２０で、反転２倍クロックを２で割ったものに対応するアライメント信号が生成される。
段階７３０で、アライメント信号に従って、第１のクロックおよび関連した第２のクロックの複数の実例が、２倍クロックから得られる。
第１のクロックおよび関連した第２のクロックの各実例は、相対的に９０°の位相差を有する。
段階７３０で、アライメント信号に従って、第１のクロックおよび関連した第２のクロックの複数の実例が、２倍クロックから得られる。
第１のクロックおよび関連した第２のクロックの各実例は、相対的に９０°の位相差を有する。
段階７４０で、アライメント信号が所定のクロックレベルと一致するとき、停止マルチプレクサ制御は、ゲート制御生成クロック信号を選択するように制御される。
停止マルチプレクサ制御は、生成クロックと同期するために生成クロックによってクロックされる。
停止マルチプレクサ制御は、生成クロックと同期するために生成クロックによってクロックされる。
従って、停止マルチプレクサ制御を利用して、ユーザは、直角位相クロックのすべての実例を、生成クロックと同期させて特定のレベルでストップさせることができる。
ゲート制御生成クロックが選択された後、ユーザは、直角位相クロックの実例が互いに同期するように直角位相クロックの実例を直角位相クロックサイクルで段階的に進めることができる。
ゲート制御生成クロックが選択された後、ユーザは、直角位相クロックの実例が互いに同期するように直角位相クロックの実例を直角位相クロックサイクルで段階的に進めることができる。
図８は、集積回路チップの全体にわたる直角位相クロックの生成と分配の１つの実施形態を示す。
クロック発生器は、集積回路チップ８３０の所定の領域８５０上に作成される。
１ＸＡＬＩＧＮと２倍クロック（２×ＣＬＫ）は、複数の局部的領域８４０Ａ、８４０Ｂ、８４０Ｃ，...８４０Ｄのそれぞれに分配される。
各局部的領域は、信号２×ＣＬＫおよび１ＸＡＬＩＧＮからＣＬＫ１とＣＬＫ２の局部的な実例を得るリカバリ回路を有する。
クロック発生器は、集積回路チップ８３０の所定の領域８５０上に作成される。
１ＸＡＬＩＧＮと２倍クロック（２×ＣＬＫ）は、複数の局部的領域８４０Ａ、８４０Ｂ、８４０Ｃ，...８４０Ｄのそれぞれに分配される。
各局部的領域は、信号２×ＣＬＫおよび１ＸＡＬＩＧＮからＣＬＫ１とＣＬＫ２の局部的な実例を得るリカバリ回路を有する。
ＣＬＫ１の実例は、ＣＬＫ１Ａ＝ＣＬＫ１Ｂ＝ＣＬＫ１Ｃ．． ．＝ＣＬＫ１Ｄとなるように相対的に位相が合わされる。
同様に、ＣＬＫ２の実例は、ＣＬＫ２Ａ＝ＣＬＫ２Ｂ＝ＣＬＫ２Ｃ...＝ＣＬＫ２Ｄとなるように相対的に位相が合わされる。
各ＣＬＫ２の実例は、（ＣＬＫ１の他の実例と同様に）その関連したＣＬＫ１の実例と９０°の位相差を有する。
同様に、ＣＬＫ２の実例は、ＣＬＫ２Ａ＝ＣＬＫ２Ｂ＝ＣＬＫ２Ｃ...＝ＣＬＫ２Ｄとなるように相対的に位相が合わされる。
各ＣＬＫ２の実例は、（ＣＬＫ１の他の実例と同様に）その関連したＣＬＫ１の実例と９０°の位相差を有する。
集積回路チップ８３０は、集積回路パッケージ８２０内にある。
集積回路パッケージ８２０の外部ピン８２２を介して、ＲＥＦＣＬＫがクロック発生器８３０に提供される。
集積回路パッケージ８２０の外部ピン８２２を介して、ＲＥＦＣＬＫがクロック発生器８３０に提供される。
特許請求の範囲で説明したような本発明の幅広い趣旨および範囲から逸脱することなく様々な修正および変更を行うことができる。
したがって、明細および図面は、限定の意味でなく例示の意味とみなされるべきである。
したがって、明細および図面は、限定の意味でなく例示の意味とみなされるべきである。
１１０・・・クロック発生器（位相同期ループ；ＰＬＬ），
１１２・・・基準クロック，
１１６・・・２倍クロック，
１２０・・・片側−差動変換器
１３０・・・差動−片側変換器
１４０，１５０，１６０・・・リカバリ回路（フリップフロップ），
１７０，１７２・・・分周器回路（分周器），
１７６・・・アライメント信号，
１８０・・・第１のクロック，
１９０・・・第２のクロック，
３１０・・・位相同期ループ，
３２０・・・片側−差動変換器，
３２２・・・分配ブロック，
３３２・・・差動−片側変換器，
３３０・・・差動−片側変換器，
３７０・・・分周器，
３５０Ａ，３５０Ｂ，３６０Ａ，３６０Ｂ・・・フリップフロップ，
５５０・・・マルチプレクサ，
５１０・・・位相同期ループ，
５２０・・・ゲート制御クロック，
５３０・・・マルチプレクサ，
５４０・・・停止制御部，
６９０・・・フリップフロップ，
１１２・・・基準クロック，
１１６・・・２倍クロック，
１２０・・・片側−差動変換器
１３０・・・差動−片側変換器
１４０，１５０，１６０・・・リカバリ回路（フリップフロップ），
１７０，１７２・・・分周器回路（分周器），
１７６・・・アライメント信号，
１８０・・・第１のクロック，
１９０・・・第２のクロック，
３１０・・・位相同期ループ，
３２０・・・片側−差動変換器，
３２２・・・分配ブロック，
３３２・・・差動−片側変換器，
３３０・・・差動−片側変換器，
３７０・・・分周器，
３５０Ａ，３５０Ｂ，３６０Ａ，３６０Ｂ・・・フリップフロップ，
５５０・・・マルチプレクサ，
５１０・・・位相同期ループ，
５２０・・・ゲート制御クロック，
５３０・・・マルチプレクサ，
５４０・・・停止制御部，
６９０・・・フリップフロップ，
Claims (10)
- 受け取った基準クロック（１１２）の２倍の周波数を有する２倍クロック（１１６）を提供するクロック発生器（１１０）と、
前記２倍クロックの半分の周波数を有するアライメント信号（１７６）を提供するように結合された分周器回路（１７０、１７２）と、
前記アライメント信号に従って前記２倍クロックから第１のクロック（１８０）と、前記第１のクロックと実質的に９０°の位相差を有する第２のクロック（１９０）とを回復させるリカバリ回路（１４０、１５０、１６０）と
を有する直角位相クロック発生装置。 - 前記リカバリ回路は、
前記アライメント信号を受け取る第１のフリップフロップ（１５０）であって、前記２倍クロックによってクロックされて前記第１のクロックを提供する第１のフリップフロップと、
前記第１のクロックを受け取る第２のフリップフロップ（１６０）であって、反転２倍クロックによってクロックされて前記第２のクロックを提供する第２のフリップフロップと
を含む
請求項１に記載の装置。 - 前記第１のフリップフロップおよび第２のフリップフロップは、それぞれＤ型フリップフロップである
請求項２に記載の装置。 - 前記クロック発生器は、
位相同期ループ回路である請求項１に記載の装置。 - 前記分周器回路は、
反転２倍クロックを提供するように結合された反転器（１７２）と、
前記反転２倍クロックを分割して前記アライメント信号を提供するように結合された分周器（１７０）と
をさらに有する
請求項１に記載の装置。 - 前記クロック発生器、分周器およびリカバリ回路は、同じ集積回路チップ（１９６）上にある
請求項１に記載の装置。 - 前記クロック発生器、分周器およびリカバリ回路は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）集積回路として形成される
請求項６に記載の装置。 - 受け取った基準クロック（３１２）の２倍の周波数を有する２倍クロックを提供するクロック発生器（３１０）と、
前記２倍クロックの半分の周波数を有するアライメント信号を提供するように結合された分周器回路（３７０、３８０）と、
前記アライメント信号に従って前記２倍クロックから、関連した第１のクロック（３８０Ａ）と、関連した第２のクロック（３９０Ａ）とをそれぞれ回復させる複数のリカバリ回路（３９８Ａ）と
を有し、
各リカバリ回路と関連した前記第１のクロックと第２のクロックとは、実質的に９０°の位相差を有する
直角位相クロック発生装置。 - 任意のリカバリ回路と関連した前記第１のクロックは、任意の他のリカバリ回路と関連付けられた前記第１のクロックと実質的に同期される
請求項８に記載の装置。 - 各リカバリ回路は、
前記アライメント信号を受け取る第１のフリップフロップ（３５０Ａ）であって、前記２倍クロックによってクロックされて前記第１のクロックを提供する第１のフリップフロップと、
前記第１のクロックを受け取る第２のフリップフロップ（３６０Ａ）であって、反転２倍クロックによってクロックされて前記第２のクロックを提供する第２のフリップフロップと
を含む
請求項８に記載の装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/733,790 US6917232B2 (en) | 2003-12-10 | 2003-12-10 | Method and apparatus for generating a quadrature clock |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007259971A Division JP4700668B2 (ja) | 2003-12-10 | 2007-10-03 | 直角位相クロックを生成する方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005176368A true JP2005176368A (ja) | 2005-06-30 |
| JP4045273B2 JP4045273B2 (ja) | 2008-02-13 |
Family
ID=34653197
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004353754A Expired - Fee Related JP4045273B2 (ja) | 2003-12-10 | 2004-12-07 | 直角位相クロックを生成する方法および装置 |
| JP2007259971A Expired - Fee Related JP4700668B2 (ja) | 2003-12-10 | 2007-10-03 | 直角位相クロックを生成する方法および装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007259971A Expired - Fee Related JP4700668B2 (ja) | 2003-12-10 | 2007-10-03 | 直角位相クロックを生成する方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6917232B2 (ja) |
| JP (2) | JP4045273B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8595538B2 (en) * | 2008-03-03 | 2013-11-26 | Quintic Holdings | Single-clock-based multiple-clock frequency generator |
| JP2020082667A (ja) * | 2018-11-30 | 2020-06-04 | ローランドディー．ジー．株式会社 | 伝送データ作成装置およびインクジェットプリンタ |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4246166B2 (ja) * | 2004-03-04 | 2009-04-02 | パナソニック株式会社 | 分周回路及びそれを用いたマルチモード無線機 |
| JP5457628B2 (ja) * | 2007-10-26 | 2014-04-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びそのタイミング制御方法 |
| US7576584B2 (en) | 2007-12-14 | 2009-08-18 | Analog Devices, Inc. | Clock generators for generation of in-phase and quadrature clock signals |
| US8058900B1 (en) * | 2008-04-14 | 2011-11-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for clocking |
| GB0903157D0 (en) * | 2009-02-25 | 2009-04-08 | Innovation Res & Technology Pl | Demodulation mixing |
| WO2012050761A2 (en) | 2010-09-30 | 2012-04-19 | Dow Corning Corporation | Process for preparing an acryloyloxysilane |
| US8797082B2 (en) * | 2012-09-28 | 2014-08-05 | Apple Inc. | Apparatus and methods for clock characterization |
| KR101929242B1 (ko) * | 2013-07-03 | 2018-12-17 | 삼성전자주식회사 | 주파수 선택도를 개선한 초재생 수신기 회로 및 초재생 수신 방법 |
| WO2015041645A1 (en) * | 2013-09-18 | 2015-03-26 | Intel Corporation | Quadrature divider |
| KR102432457B1 (ko) * | 2015-10-21 | 2022-08-12 | 삼성전자주식회사 | 디스큐 기능을 갖는 클락 발생 회로 및 상기 회로를 포함하는 반도체 집적회로 장치 |
| WO2019029819A1 (en) | 2017-08-11 | 2019-02-14 | Telefonaktiebolaget Lm Ericsson (Publ) | INTEGRATED CIRCUIT WITH CLOCK DISTRIBUTION |
| JP2019047208A (ja) * | 2017-08-30 | 2019-03-22 | 東芝メモリ株式会社 | 半導体回路 |
| US10848297B1 (en) * | 2019-10-21 | 2020-11-24 | Texas Instruments Incorporated | Quadrature clock skew calibration circuit |
| US11561570B2 (en) * | 2020-12-01 | 2023-01-24 | Ciena Corporation | Apparatus and methods for low power frequency clock generation and distribution |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101412A (ja) * | 1989-09-14 | 1991-04-26 | Hitachi Ltd | 論理集積回路 |
| JPH07110725A (ja) * | 1993-10-12 | 1995-04-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JPH07250113A (ja) * | 1994-03-14 | 1995-09-26 | Hitachi Ltd | 搬送波発生回路 |
| JPH0879029A (ja) * | 1994-09-08 | 1996-03-22 | Sony Corp | ４相クロツクパルス発生回路 |
| JP4236059B2 (ja) * | 1997-03-12 | 2009-03-11 | エヌエックスピー ビー ヴィ | 周波数変換回路 |
| JP3048136B2 (ja) * | 1997-12-18 | 2000-06-05 | 日本電気株式会社 | 無線選択呼出受信機 |
| JP2001168935A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | Ｐｌｌを内蔵した直交復調器 |
| JP3617456B2 (ja) * | 2000-10-19 | 2005-02-02 | ソニー株式会社 | Ｐｌｌ回路および光通信受信装置 |
| JP2002152016A (ja) * | 2000-11-13 | 2002-05-24 | Seiko Epson Corp | クロックアップ機能付き回路及びそれを用いた画像読み取り装置 |
-
2003
- 2003-12-10 US US10/733,790 patent/US6917232B2/en not_active Expired - Fee Related
-
2004
- 2004-12-07 JP JP2004353754A patent/JP4045273B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-22 US US11/112,162 patent/US7075351B2/en not_active Expired - Fee Related
-
2007
- 2007-10-03 JP JP2007259971A patent/JP4700668B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8595538B2 (en) * | 2008-03-03 | 2013-11-26 | Quintic Holdings | Single-clock-based multiple-clock frequency generator |
| JP2020082667A (ja) * | 2018-11-30 | 2020-06-04 | ローランドディー．ジー．株式会社 | 伝送データ作成装置およびインクジェットプリンタ |
| JP7140657B2 (ja) | 2018-11-30 | 2022-09-21 | ローランドディー．ジー．株式会社 | 伝送データ作成装置およびインクジェットプリンタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7075351B2 (en) | 2006-07-11 |
| JP4700668B2 (ja) | 2011-06-15 |
| JP4045273B2 (ja) | 2008-02-13 |
| US20050264337A1 (en) | 2005-12-01 |
| US6917232B2 (en) | 2005-07-12 |
| US20050127973A1 (en) | 2005-06-16 |
| JP2008067398A (ja) | 2008-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4700668B2 (ja) | 直角位相クロックを生成する方法および装置 | |
| US7081783B2 (en) | Method and apparatus for generating and controlling a multiphase clock | |
| TWI299943B (en) | Delay locked loop in semiconductor memory device and its clock locking method | |
| KR100512935B1 (ko) | 내부 클럭신호 발생회로 및 방법 | |
| JP5134779B2 (ja) | 遅延同期回路 | |
| US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
| JP5397025B2 (ja) | クロック再生装置および電子機器 | |
| JP2004104522A (ja) | クロック再生装置、および、クロック再生装置を用いた電子機器 | |
| JP2009118458A (ja) | 遅延固定ループ | |
| US20030118142A1 (en) | Scalable high-speed precision frequency and phase synthesis | |
| JP2004048729A (ja) | ディレイロックループにおけるクロック分周器及びクロック分周方法 | |
| JP2008178017A (ja) | クロック同期システム及び半導体集積回路 | |
| US6594326B1 (en) | Apparatus and method for synchronizing a control signal | |
| US7061287B2 (en) | Delay locked loop | |
| US9582028B1 (en) | Circuits and methods of TAF-DPS based chip level global clock signal distribution | |
| JP2004325410A (ja) | 入出力回路 | |
| JP2001186112A (ja) | データ抽出回路およびデータ抽出システム | |
| US20010022745A1 (en) | Delay locked loop for use in semiconductor memory device | |
| KR100303781B1 (ko) | 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기 | |
| JP7393079B2 (ja) | 半導体装置 | |
| JP2011166232A (ja) | 位相検出回路およびｐｌｌ回路 | |
| JP3717290B2 (ja) | 集積回路装置 | |
| JP2009165064A (ja) | 分周回路及び分周方法 | |
| US6441656B1 (en) | Clock divider for analysis of all clock edges | |
| JP2003243981A (ja) | 位相比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |