JP2001168935A - Pllを内蔵した直交復調器 - Google Patents

Pllを内蔵した直交復調器

Info

Publication number
JP2001168935A
JP2001168935A JP35069499A JP35069499A JP2001168935A JP 2001168935 A JP2001168935 A JP 2001168935A JP 35069499 A JP35069499 A JP 35069499A JP 35069499 A JP35069499 A JP 35069499A JP 2001168935 A JP2001168935 A JP 2001168935A
Authority
JP
Japan
Prior art keywords
frequency
signal
local
unit
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35069499A
Other languages
English (en)
Inventor
Akihiko Shoji
昭彦 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35069499A priority Critical patent/JP2001168935A/ja
Priority to US09/732,271 priority patent/US6466086B2/en
Priority to EP00126856A priority patent/EP1107531A3/en
Publication of JP2001168935A publication Critical patent/JP2001168935A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0016Stabilisation of local oscillators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/0028Correction of carrier offset at passband only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase

Abstract

(57)【要約】 【課題】 直交復調部の回路構成を簡単化し、復調特性
の調整に要する工数と時間を低減する。 【解決手段】 直交復調部10は、搬送周波数の2倍に
等しい周波数2fLOCを持つローカル信号SLOCを用いて
入力IF信号SIFを周波数変換し、互いに直交する二つ
のベースバンド信号SBI、SBQを生成する。PLL部3
0は、ローカル信号SLOCを取り込んでその周波数2f
LOCを基準周波数fREFと比較し、その差に対応する出力
信号SCPDを発振部20に送ってローカル周波数2fLOC
を安定化する。発振部20に設けた電流制御型発振器2
1の駆動電流をPLL部30の出力信号SCPDで変化さ
せることにより、発振部20の発振周波数を調整し、も
ってローカル周波数2fLOCを一定に保持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PLL(Phase-Lo
cked Loop)を内蔵した直交復調器に関し、さらに言え
ば、デジタル通信やデジタル放送に好適に使用される直
交復調器に関する。
【0002】
【従来の技術】デジタル通信やデジタル放送において
は、直交位相変調(Quadrature Phase Shift Keying、
QPSK)方式が使用されることが多い。「QPSK変
調方式」とは、送信すべき情報を含むベースバンド信号
を、周波数ミキサにおいて同じ周波数で互いに90゜の
位相差を持つ(すなわち直交する)二つの搬送波とそれ
ぞれ混合し、直交する二つのBPSK(BinaryPSK)
変調信号を生成する。これらBPSK変調信号は、それ
ぞれ同相(in-phase)変調信号(以下、I変調信号とい
う)、直交位相(quadrature-phase)変調信号(以下、
Q変調信号という)と呼ばれる。こうして生成されたI
変調信号とQ変調信号は、加算器で加算されて合成さ
れ、単一のQPSK変調信号となる。
【0003】こうして得られたQPSK変調信号を復調
する際には、そのQPSK変調信号と同じ周波数で互い
に90゜の位相差を持つ二つの搬送波を生成し、受信し
たQPSK変調信号をそれら二つの搬送波と周波数ミキ
サでそれぞれ混合する。こうして、QPSK変調信号か
ら直交する二つのBPSK復調信号、すなわちI復調信
号とQ復調信号を得る。これらI復調信号とQ復調信号
は、次に検波器に送られ、変調時に使用された変調方式
に応じて所定の検波方式(例えば遅延検波方式や同期検
波方式)に従って復調を行う。こうして、送信情報を含
むベースバンド信号を再生する。
【0004】他方、デジタル方式の携帯電話や衛星放送
の受信装置では、受信した高周波(Radio Frequency、
RF)信号をいったん適当な中間周波(Intermediate F
requency、IF)信号に変換し、得られたIF信号から
不要な信号を除去した後にベースバンド信号に変換する
ことによって、受信したRF信号に含まれる情報を取り
出す「ダブル・コンバージョン(Double Conversio
n)」方式が一般的に使用される。
【0005】そこで、従来より、QPSK変調信号をダ
ブル・コンバージョン方式で復調するために、種々の構
成の直交復調器が開発されてきている。その一例とし
て、デジタル衛星放送(Direct Broadcast Satellite、
DBS)の受信に用いる直交復調器を図6に示す。
【0006】図6より明らかなように、この従来の直交
復調器は、直交復調部110、発振器120、PLL部
130および共振回路140を備えている。直交復調部
110と発振器とPLL部130は、IC(Integrated
Circuit、集積回路)101の内部に形成されており、
共振回路140はIC101の外部に設けられている。
【0007】所定の中間周波数(例えば480±30M
Hz)を持つ入力IF信号SIFは、当該直交復調器の入
力端子TINを介して当該直交復調器に入力される。その
入力IF信号SIFは、コンデンサC11を介して、直交
復調器IC101の端子T1を通って直交復調部110
に送られる。
【0008】直交復調部110では、IF増幅器111
は入力IF信号SIFを増幅してIF信号SIFAを生成
し、I信号ミキサ112とQ信号ミキサ114に送る。
I信号ミキサ112とQ信号ミキサ114は、次のよう
にして入力IF信号SIFをそれぞれ周波数変換し、二つ
のベースバンド信号SBIとSBQを生成する。
【0009】すなわち、直交復調部110は周波数逓倍
器117と90゜移相器116を備えており、その周波
数逓倍器117は、発振器120から送られるローカル
信号(すなわち搬送波)SLOCの周波数fLOC(例えば4
79.5MHz)を2倍に逓倍して周波数2fLOC(例
えば959MHz)を持つ信号SLOC2を生成する。90
゜移相器116は、その信号SLOC2を(1/2)に分周
すると共に位相が互いに90゜異なる二つの信号SLOCI
とSLOCQを生成する。そして、0゜の位相を持つ信号S
LOCI(周波数fLOC)をI信号ミキサ112に送り、9
0゜の位相を持つ信号SLOCQ(周波数fLOC)をQ信号
ミキサ114に送る。
【0010】I信号ミキサ112は、こうして送られた
IF信号SIFAとローカル信号SLOC Iとを混合して0゜
の位相を持つベースバンドI信号SBI(周波数は、例え
ば30MHz)を生成する。同様に、Q信号ミキサ11
4は、IF信号SIFAとローカル信号SLOCQとを混合し
て、90゜の位相を持つベースバンドQ信号SBQ(周波
数は、例えば30MHz)を生成する。
【0011】ベースバンド増幅器113、115は、こ
うして生成されたベースバンドI信号SBIとベースバン
ドQ信号SBQをそれぞれ増幅してベースバンド信号S
BIAとSBQAを生成する。これらベースバンド信号
BIA、SBQAは、直交復調器IC101の端子T2、T
3を通って当該IC101からそれぞれ出力される。こ
れらベースバンド信号SBIA、SBQAは、キャパシタC1
2とC13を通ってから、直交するベースバンド出力I
信号SBIOおよびベースバンド出力Q信号SBQOとして、
当該直交復調器の出力端子TOUT1、TOUT2から出力され
る。両ベースバンド出力信号SBIO、SBQOは、次段の検
波器に送られる。
【0012】発振器120と共振回路140は協動し
て、所定ローカル周波数fLOCのローカル信号SLOCを生
成する。発振器120の発振周波数すなわちローカル周
波数fLOCは、共振回路140の共振周波数を調整する
ことにより設定される。
【0013】IC101に外付けされた共振回路140
は、印加電圧によってキャパシタンスが可変のバラクタ
・ダイオードBDと、インダクタL11と、キャパシタ
C14、C15、C16、C17、C18、C19とを
有している。IC101の端子T9との間に接続された
R11と、接地との間に接続されたR12は、バラクタ
・ダイオードBDに過電流が流れるのを防止する抵抗器
である。このような構成を持つ共振回路140は、IC
101の端子T5、T6、T7、T8を介して発振器1
20と接続されている。
【0014】PLL部130は、プリスケーラ131、
カウンタ132、分周器133、位相比較器134、チ
ャージポンプ135、直流増幅器136を有している。
PLL部130は、ローカル信号SLOCのローカル周波
数fLOCを、IC101の端子T4に外付けされた水晶
発振器X11から得られる基準信号SREFの基準周波数
REFと比較することにより、電源電圧や周囲温度の変
化に対してローカル周波数fLOCを安定化させる作用を
する。
【0015】プリスケーラ131は、(1/N1)の分
周器として動作するものであり、発振器120から出力
されるローカル信号SLOCを受けて、周波数(fLOC/N
1)を持つ信号SPSを生成する。カウンタ132は、
(1/N2)の分周器として動作するものであり、プリ
スケーラ131から送られる信号SPSを受けて、周波数
(fLOC/N12)を持つ信号SCを生成する。分周器1
33は、水晶発振器X11から得られる基準信号SREF
を受けて、周波数(fREF/N3)の信号SREFDを生成す
る。
【0016】位相比較器134は、カウンタ132から
送られる信号SCと分周器133から送られる信号S
REFDの位相を比較し、その位相差に比例する信号SPC
出力する。チャージポンプ135は、位相比較器134
の出力する信号SPCを検波して直流化する。この過程で
得られる交流信号SCP2は、ローパスフィルタとして動
作するキャパシタC20(端子T10を介してIC10
1に接続されている)を介して接地に除去される。ま
た、この過程で得られる直流電圧信号SCP1は、直流増
幅器136に送られる。直流増幅器136は、直流電圧
信号SCP1を増幅して直流電圧信号SCPAを生成する。
【0017】直流電圧信号SCPAは、IC101の端子
T10を介して、共振回路140のバラクタ・ダイオー
ドBDに同調電圧として送られる。この直流電圧信号S
CPAの電圧値によってバラクタ・ダイオードBDのキャ
パシタンス値が変化せしめられるため、共振回路140
の共振周波数が変化し、その結果、発振器120の発振
周波数fLOCが微調整される。換言すれば、PLL部1
30の出力である直流電圧信号SCPAの電圧値の変化に
応じて発振周波数fLOCが変化するのである。こうし
て、電源電圧の変動や周囲温度の変化などが生じても、
発振器120の生成するローカル信号SLOCの周波数f
LOCが一定に保持される。
【0018】
【発明が解決しようとする課題】図6示す従来の直交復
調器では、次のような問題がある。
【0019】第一の問題は、発振器120から出力され
るローカル信号SLOCの周波数fLOCを2倍にする周波数
逓倍器117を直交復調部110に設けているため、直
交復調部110の回路構成が複雑になることである。
【0020】第二の問題は、発振器120の発振周波数
LOCを安定化するために、共振周波数を調整可能な共
振回路140をIC101に外付けしているため、共振
回路140を構成する部品としてバラクタ・ダイオード
BDやインダクタL11やキャパシタC14〜C19、
抵抗器R11、R12が必要となる。このため、IC1
01以外に直交復調器を構成する部品の点数が多くなる
ことである。これは製造コストの増加にもつながる。
【0021】第三の問題は、直交復調器を構成する部品
の点数の増加により、発振器120の発振特性ひいては
直交復調器の復調特性の調整に手間(工数)と時間がか
かるようになることである。これも製造コストの増加に
もつながる。
【0022】ところで、特開平8−317002号公報
には、必要なローカル周波数(搬送波周波数)の2倍の
周波数で発振する発振器を直交変調部と同じデバイス上
に設けて、直交変調部から周波数逓倍器を除去する構成
が開示されている。この構成を利用すれば、上記の第一
の問題は解決される。しかし、上記第二および第三の問
題を解決することはできない。
【0023】そこで、本発明の目的は、直交復調部の回
路構成が簡単であると共に、復調特性の調整に要する工
数と時間を低減できる直交復調器を提供することにあ
る。
【0024】本発明の他の目的は、部品点数が少なくか
つ製造コストが低い直交復調器を提供することにある。
【0025】本発明のさらに他の目的は、直交復調部と
発振部とPLL部とを包含するIC、モジュールなどの
デバイスと、そのデバイスに接続される外付け部品とか
らなる直交復調器において、外付け部品の点数を削減す
ることにある。
【0026】
【課題を解決するための手段】(1) 本発明の直交復
調器は、搬送周波数の2倍に等しいローカル周波数を持
つローカル信号を生成する発振部と、所定周波数の入力
信号を前記ローカル信号を用いて周波数変換し、もって
互いに直交する二つのベースバンド信号を生成する直交
復調部と、前記ローカル信号を取り込んでそのローカル
周波数を基準周波数と比較し、その差に対応する出力信
号を前記発振部に入力することによって、前記ローカル
周波数を安定化するPLL部とを備えた直交復調器にお
いて、前記発振部は、駆動電流を変えることによって発
振周波数を変更可能な発振器を有していると共に、前記
駆動電流は前記PLL部の出力信号に応じて変化するよ
うに構成されており、前記PLL部の出力信号を介して
前記発振部の駆動電流を変えることによって前記ローカ
ル周波数を一定に保持することを特徴とする。
【0027】(2) 本発明の直交復調器では、発振部
において搬送周波数の2倍に等しいローカル周波数を持
つローカル信号を生成し、そのローカル信号を用いて直
交復調部において所定周波数の入力信号を周波数変換す
ることによって、互いに直交する二つのベースバンド信
号を生成する。このため、直交復調部に周波数逓倍器が
不要となり、その結果、直交復調部の回路構成が簡単に
なる。
【0028】搬送周波数の2倍のローカル周波数を(1
/2)に分周し、得られた分周信号を90゜移相して直
交する二つの信号を生成する回路は、例えば、立ち上が
りエッジ毎にトリガされるT型フリップフロップと、立
ち下がりエッジ毎にトリガされるT型フリップフロップ
とで容易に構成できる。よって、搬送周波数の2倍に等
しいローカル周波数を持つローカル信号を直交復調部に
入力しても、直交復調部の回路構成は、周波数逓倍器を
持つ場合に比べて簡単になる。
【0029】また、発振部は、駆動電流を変えることに
よって発振周波数を変更可能な発振器を有していると共
に、前記駆動電流は前記PLL部の出力信号に応じて変
化するように構成されている、換言すれば、発振器が
(従来例で述べた電圧制御型ではなく)電流制御型とな
っている。したがって、キャパシタンス値が可変の共振
器を使用しなくても、発振器の内部で発振周波数すなわ
ちローカル周波数の調整が可能である。その結果、復調
特性の調整に要する工数と時間を低減することができ
る。
【0030】さらに、キャパシタンス値が可変の共振器
など、発振部と協動する複雑な回路が不要となる、ある
いは共振周波数が固定の共振回路のみで足りるようにな
るので、直交復調器の部品点数が減少し、製造コストが
低下する。
【0031】直交復調部と発振部とPLL部とがIC、
モジュールなどのデバイス上に形成され、外付け部品が
そのデバイスに接続される構成の直交復調器では、電流
制御型の発振器を使用しているため、外付け部品の点数
を削減でき、また復調特性の調整に要する工数と時間を
低減できる。
【0032】(3) 本発明の直交復調器の好ましい例
では、共振周波数が固定の共振回路を有しており、その
共振回路が前記発振部と協動して前記ローカル信号が生
成される。この場合、その共振回路は、インダクタンス
素子とキャパシタンス素子とを含むLC共振回路(例え
ば、いわゆる「LCタンク」)とするのが好ましい。
【0033】本発明の直交復調器の他の好ましい例で
は、前記発振部が、共振周波数が固定の共振回路を内蔵
する。
【0034】本発明の直交復調器のさらに他の好ましい
例では、前記発振部が、前記駆動電流を生成する可変電
流源を含んでおり、その可変電流源の電流値が前記PL
L回路の出力信号によって制御される。
【0035】本発明の直交復調器のさらに他の好ましい
例では、前記直交復調部と前記発振部と前記PLL部と
が同じデバイス上に形成され、前記発振部と協動して前
記ローカル信号を生成する共振周波数が固定の共振回路
が、前記デバイスに外付けで接続される。
【0036】本発明の直交復調器のさらに他の好ましい
例では、前記直交復調部と前記発振部と前記PLL部と
が同じデバイス上に形成され、前記発振部と協動して前
記ローカル信号を生成する共振周波数が固定の共振回路
が、前記発振部に内蔵される。この場合、共振回路の外
付けが不要となり、それに応じて部品点数がいっそう減
少する利点がある。
【0037】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。
【0038】(第1実施形態)図1は本発明の第1実施
形態の直交復調器を示す。この復調器は、デジタル衛星
放送(DBS)の受信に用いるものであり、QPSK変
調信号をダブル・コンバージョン方式で復調する。
【0039】図1より明らかなように、この第1実施形
態の直交復調器は、直交復調部10、発振部20、PL
L部30および共振回路40を備えている。直交復調部
10と発振部20とPLL部30は、デバイスすなわち
直交復調器IC1の内部に形成されており、共振回路4
0はそのIC1に外付けされている。
【0040】この直交復調器が、図6に示した従来の直
交復調器と異なる点は、(a)発振部20が、必要な搬
送周波数すなわちローカル周波数fLOCの2倍の周波数
(2fLOC)のローカル信号SLOCを生成すること、
(b)発振部20が、発信周波数を駆動電流によって調
整可能な「電流制御型」であること、(c)IC1の外
部に設けられる共振回路40の共振周波数が固定である
こと、の三点である。
【0041】直交復調部10は、IF増幅器11、I信
号ミキサ12、ベースバンド増幅器13、Q信号ミキサ
14、ベースバンド増幅器15、90゜移相器16を有
する。図6に示した従来の直交復調器と異なり、発振部
20から送られるローカル信号SLOCの周波数が必要な
ローカル周波数fLOCの2倍に設定されているため、周
波数逓倍器は設けられていない。
【0042】所定の中間周波数fIF(例えば480±3
0MHz)を持つ入力IF信号SIFは、当該直交復調器
の入力端子TINから入力される。その入力IF信号SIF
は、コンデンサC11と直交復調器IC1の端子T1を
通って直交復調部10のIF増幅器11に送られる。
【0043】IF増幅器11は、入力IF信号SIFを増
幅してIF信号SIFAを生成し、I信号ミキサ12とQ
信号ミキサ14に送る。I信号ミキサ12とQ信号ミキ
サ14は、次のようにして入力IF信号SIFをそれぞれ
所定のベースバンド周波数(fB)に周波数変換し、二
つのベースバンド信号SBIとSBQを生成する。
【0044】すなわち、90゜位相器16は、発振部2
0から送られるローカル信号SLOC(周波数は2fLOC
例えば959MHz)を(1/2)に分周すると共に、
位相が互いに90゜異なる二つの信号SLOCIとS
LOCQ(周波数はいずれもfLOC、例えば479.5MH
z)を生成する。そして、0゜の位相を持つ信号SLOCI
はI信号ミキサ12に送られ、90゜の位相を持つ信号
LOCQはQ信号ミキサ14に送られる。I信号ミキサ1
2は、こうして送られたIF信号SIFAを信号SLOC I
混合してベースバンド信号SBI(周波数fBは、例えば
30MHz)を生成する。同様に、Q信号ミキサ14
は、IF信号SIFAを信号SLOCQと混合して、ベースバ
ンド信号SBIに対して90゜の位相差を持つベースバン
ド信号SBQ(周波数fBは、例えば30MHz)を生成
する。
【0045】ベースバンド増幅器13、15は、こうし
て生成された二つのベースバンド信号SBI、信号SBQ
それぞれ増幅してベースバンド信号SBIAとSBQAを生成
する。これらベースバンド信号SBIA、SBQAは、IC1
の端子T2、T3を通って当該IC1からそれぞれ出力
される。ベースバンド信号SBIA、SBQAはさらに、キャ
パシタC2、C3を介して、当該直交復調器の出力端子
OUT1、TOUT2からベースバンド直交出力信号SBIO
BQOとして次段の検波回路に向けてそれぞれ出力され
る。
【0046】発振部20と共振回路40は協動して、周
波数2fLOCのローカル信号SLOCを生成する。発振部2
0の発振周波数すなわちローカル周波数(2fLOC
は、発振部20内の電流を調整することにより設定・調
整される。
【0047】直交復調器IC1に外付けされた共振回路
40は、いわゆるLCタンクで、固定インダクタンスを
持つインダクタL1と固定キャパシタンスを持つキャパ
シタC6を有している。このような構成を持つ共振回路
40は、ICの端子T5、T6を介して発振部20に接
続されている。
【0048】発振部20は、発振器21と、その発振器
21を駆動する駆動電流を生成する電流源22を備えて
いる。発振器21の発振周波数(2fLOC)は、共振回
路40の共振周波数によって決定されるが、その値は電
源電圧の変動や周囲温度の変化などによって変動する。
そこで、発振部20では、電流源22の電流値を変化さ
せることにより、そのような発振周波数の変動を補償す
るようになっている。この発振周波数の変動の補償は、
発振器21の出力信号すなわちローカル信号S LOCをP
LL部30を介して電流源22に帰還させることにより
実現される。
【0049】PLL部30は、プリスケーラ31、カウ
ンタ32、分周器33、位相比較器34、チャージポン
プ35、直流増幅器36を有している。PLL部30
は、ローカル信号SLOCの周波数(2fLOC)を、当該I
C1の端子T4に外付けされた水晶発振器X1から得ら
れる基準信号SREFの基準周波数fREFと比較することに
より、ローカル信号SLOCの周波数(2fLOC)を安定化
させるものである。
【0050】プリスケーラ31は、(1/N1)の分周
器として動作するものであり、発振部20から出力され
るローカル信号SLOCを受けて、その周波数(2fLOC
を(2fLOC/N1)に下げた信号SPSを生成する。カウ
ンタ32は、(1/N2)の分周器として動作するもの
であり、プリスケーラ31から送られる信号SPSを受け
て、その周波数(2fLOC/N1)を(2fLOC/N
12)に下げた信号SCを生成する。分周器33は、水
晶発振器X1から得られる基準信号SREFを受けて、そ
の周波数fREFを(fREF/N3)に下げた信号SREFD
生成する。位相比較器34は、カウンタ32から送られ
る信号SCと分周器33送られる信号SREFDの位相を比
較し、その位相差に比例する信号SPCを出力する。チャ
ージポンプ35は、位相比較器34の出力する信号SPC
を検波して直流化する。この過程で得られる交流信号S
CP2は、ローパスフィルタとして動作するキャパシタC
5(端子T8でIC1に接続されている)を介して除去
される。また、この過程で得られる直流信号SCP1は、
直流増幅器36に送られる。直流増幅器36は、この直
流信号SCP1を直流増幅して信号SCPAを生成する。この
信号SCPA中の交流成分は、ローパスフィルタとして動
作するキャパシタC4(端子T7でIC1に接続されて
いる)を介して除去されるため、発振部20に送られる
信号SCPADは直流となる。この直流信号SCPADの値によ
って発振部20の電流源22の駆動電流の値が変化せし
められるため、発振器21の発振周波数(2fLOC)が
微調整される。こうして、電源電圧の変動や周囲温度の
変化などが生じても、発振部20の生成するローカル信
号SLOCの周波数(2fLOC)が一定に保持される。
【0051】このように、PLL部30の構成は、図6
に示した従来の直交復調器と同じであるが、直流増幅器
36の出力である直流信号SCPDが、(IC1の外部の
共振回路40ではなく)IC1の内部に設けられた発振
部20の電流源22に送られる点が異なる。
【0052】以上述べたように、本発明の第1実施形態
の直交復調器では、発振部20において搬送周波数の2
倍に等しいローカル周波数(2fLOC)を持つローカル
信号SLOCを生成し、そのローカル信号SLOCを用いて直
交復調部10において所定のIF周波数の入力IF信号
IFを周波数変換することによって、互いに直交する二
つのベースバンド信号SBI、SBQを生成する。このた
め、直交復調部10に周波数逓倍器が不要となり、その
結果、直交復調部10の回路構成が簡単になる。
【0053】搬送周波数の2倍のローカル周波数(2f
LOC)を(1/2)に分周し、得られた分周信号を90
゜移相して直交する二つの信号を生成する90゜移相回
路16は、例えば、立ち上がりエッジ毎にトリガされる
T型フリップフロップと、立ち下がりエッジ毎にトリガ
されるT型フリップフロップとで容易に構成できる。よ
って、ローカル周波数(2fLOC)を持つローカル信号
LOCを直交復調部10に入力しても、直交復調部10
の回路構成は、周波数逓倍器を持つ場合に比べて簡単に
なる。
【0054】また、発振部20は、駆動電流を変えるこ
とによって発振周波数を変更可能な発振器21を有して
いると共に、その駆動電流はPLL部30の出力信号S
CPDに応じて変化するように構成されている、換言すれ
ば、発振器21が(従来例で述べた電圧制御型ではな
く)電流制御型となっている。したがって、キャパシタ
ンス値が可変の共振器を使用しなくても、発振器21の
内部で発振周波数すなわちローカル周波数の調整が可能
である。その結果、復調特性の調整に要する工数と時間
を低減することができる。
【0055】さらに、キャパシタンス値が可変の共振器
など、発振部と協動する複雑な回路が不要となるので、
直交復調器の部品点数が減少し、製造コストが低下す
る。
【0056】なお、この第1実施形態では、直交復調部
10と発振部20とPLL部30は、IC1上に形成さ
れ、共振回路40が外付け部品としてIC1に接続され
ており、しかも電流制御型の発振器21を使用している
ため、外付け部品の点数を削減でき、また復調特性の調
整に要する工数と時間をいっそう低減できる。
【0057】(第2実施形態)図2は本発明の第2実施
形態の直交復調器を示す。この復調器は、図1に示した
第1実施形態の直交復調器と比べると、第1実施形態に
おける外付けの共振回路40を省略した点が異なるのみ
であり、その他の構成および動作は同じである。よっ
て、図2において図1の直交復調器と同一または対応す
る要素には同じ符号を付して、それらの説明は省略す
る。
【0058】図1の第1実施形態でIC1に外付けされ
た共振回路40の共振周波数は、固定である。よって、
この共振回路40をIC1の内部に取り込んでも不都合
は生じない。第2実施形態は、これに対応するものであ
る。
【0059】図2に示すように、直交復調部10とPL
L部30と同じ直交復調器IC1A上に形成された発振
部20Aは、発振器21Aと、それを駆動する電流源2
2Aを備えている。電流源22Aの構成および動作は、
第1実施形態の電流源22のそれと同じである。しか
し、発振器21Aは、第1実施形態の発振器21とは異
なり、共振周波数が固定の共振回路を含んだ構成になっ
ている、すなわち発振器21A内で共振(発振)周波数
の設定と、その安定化のための調整の双方が行われる。
発振器21Aの動作は、第1実施形態の発振器21のそ
れと同じである。
【0060】(電流制御型発振器の構成例1)図3は、
第1および第2の実施形態で使用可能な電流制御型発振
器の回路構成の一例である。
【0061】図3の回路では、エミッタ結合されたnp
n型バイポーラ・トランジスタQ1、Q2は、定電流源
CS0による定電流I0によって駆動される。npn型
バイポーラ・トランジスタQ3は、定電流源CS1によ
る定電流I1によって駆動される。同様に、npn型バ
イポーラ・トランジスタQ4は、定電流源CS2による
定電流I2によって駆動される。なお、VCCは電源電圧
である。
【0062】トランジスタQ1、Q2のベースには、定
電圧源VSで生成される定電圧V0が抵抗器R1、R2
を介して印加される。トランジスタQ1、Q2のコレク
タに接続されたR3、R4は、それぞれトランジスタQ
1、Q2の負荷抵抗である。トランジスタQ1の出力
は、負荷抵抗R3によって取り出され、さらにトランジ
スタQ4、キャパシタC12、抵抗器R2、R1を介し
てトランジスタQ1のベースに正帰還される。同様に、
トランジスタQ2の出力は、負荷抵抗R4によって取り
出され、さらにトランジスタQ3、キャパシタC11、
抵抗器R1、R2を介してトランジスタQ2のベースに
正帰還される。
【0063】トランジスタQ1のベースから始まって、
トランジスタQ1のコレクタ、トランジスタQ4のベー
ス、トランジスタQ4のエミッタ、キャパシタC12、
抵抗器R2、抵抗器R1を通ってトランジスタQ1のベ
ースに達する第1の閉ループを流れる電流の位相と、ト
ランジスタQ2のベースから始まって、トランジスタQ
2のコレクタ、トランジスタQ3のベース、トランジス
タQ3のエミッタ、キャパシタC11、抵抗器R1、抵
抗器R2を通ってトランジスタQ2のベースに達する第
2の閉ループを流れる電流の位相の差が、0゜または3
60゜のn倍(nは1以上の整数)となる周波数で、図
3の回路は発振する。
【0064】トランジスタQ3とQ4を流れる定電流I
1、I2を変えることにより、トランジスタQ3またはQ
4を流れる電流の位相が変わる。このため、電流源CS
2およびCS3の少なくとも一方を発振部20または2
0Aの電流源22または22Aとして使用すれば、直流
信号SCPADの値の変化に応じて、図3の発振器の発振周
波数すなわちローカル周波数(2fLOC)が調整され、
その結果、そのローカル周波数を安定化することができ
る。
【0065】なお、図3の回路の発振出力は、トランジ
スタQ3またはQ4のエミッタから取り出すことができ
る。
【0066】(電流制御型発振器の構成例2)図4は、
第1および第2の実施形態で使用可能な電流制御型発振
器の回路構成の他の例である。図4の回路は、図3の回
路と異なり、位相が0゜、90゜、180゜、270゜
の四つの出力が得られる。必要に応じて、これら四つの
出力の一つがローカル信号SLOCとして使用される。
【0067】図4の回路では、エミッタとベースがそれ
ぞれ共通接続された四つのnpn型バイポーラ・トラン
ジスタQ19、Q20、Q21、Q22と、抵抗器R1
5が、定電流源CS10を構成する。この定電流源CS
10は、4つの定電流I11を生成し、それらの電流値は
可変電圧源VS11の電圧VC11を変えることによって
調整可能である。
【0068】エミッタ結合されたnpn型バイポーラ・
トランジスタQ11、Q14は、トランジスタQ20を
流れる定電流I11によって駆動される。エミッタ結合さ
れたnpn型バイポーラ・トランジスタQ12、Q13
は、トランジスタQ19を流れる定電流I11によって駆
動される。エミッタ結合されたnpn型バイポーラ・ト
ランジスタQ15、Q18は、トランジスタQ21を流
れる定電流I11によって駆動される。エミッタ結合され
たnpn型バイポーラ・トランジスタQ16、Q17
は、トランジスタQ22を流れる定電流I11によって駆
動される。抵抗器R11、R12、R13、R14は、
それぞれトランジスタQ11、Q14、Q15、Q18
の負荷である。
【0069】コレクタから取り出されるトランジスタQ
11の出力は、トランジスタQ13のベースに印加され
る。コレクタから取り出されるトランジスタQ13の出
力は、トランジスタQ18のベースに印加される。コレ
クタから取り出されるトランジスタQ18の出力は、ト
ランジスタQ11のベースに正帰還される。
【0070】コレクタから取り出されるトランジスタQ
14の出力は、トランジスタQ12のベースに印加され
る。コレクタから取り出されるトランジスタQ12の出
力は、トランジスタQ15のベースに印加される。コレ
クタから取り出されるトランジスタQ15の出力は、ト
ランジスタQ14のベースに正帰還される。
【0071】コレクタから取り出されるトランジスタQ
15の出力は、トランジスタQ17のベースに印加され
る。コレクタから取り出されるトランジスタQ17の出
力は、トランジスタQ11のベースに印加される。コレ
クタから取り出されるトランジスタQ11の出力は、ト
ランジスタQ15のベースに正帰還される。
【0072】コレクタから取り出されるトランジスタQ
18の出力は、トランジスタQ16のベースに印加され
る。コレクタから取り出されるトランジスタQ16の出
力は、トランジスタQ14のベースに印加される。コレ
クタから取り出されるトランジスタQ14の出力は、ト
ランジスタQ18のベースに正帰還される。
【0073】位相が0゜、90゜、180゜、270゜
の四つの出力は、それぞれトランジスタQ12、Q1
6、Q13、Q17のコレクタから取り出される。
【0074】可変電圧源VS11の電圧VC11の値を変
えると、トランジスタQ19、Q20、Q21、Q22
を流れる定電流I11の値が変わる。このため、電流源C
S10を電流源22または22Aとして使用すれば、直
流信号SCPADの値の変化に応じて、図4の発振器の発振
周波数すなわちローカル周波数(2fLOC)が調整さ
れ、その結果、そのローカル周波数を安定化することが
できる。
【0075】(電流制御型発振器の構成例3)図5は、
第1および第2の実施形態で使用可能な電流制御型発振
器の回路構成のさらに他の例である。図5の回路は、図
4の回路と同様に、位相が0゜、90゜、180゜、2
70゜の四つの出力が得られる。必要に応じて、これら
四つの出力の一つがローカル信号SLOCとして使用され
る。
【0076】図5の回路では、エミッタとベースがそれ
ぞれ共通接続された二つのnpn型バイポーラ・トラン
ジスタQ19、Q20と、エミッタとベースがそれぞれ
共通接続された二つのnpn型バイポーラ・トランジス
タQ21、Q22と、ベースが共通接続された二つのn
pn型バイポーラ・トランジスタQ27、Q28と、ト
ランジスタQ19、Q20、Q27の共通接続されたエ
ミッタに接続された定電流源CS21(電流値:I00
と、トランジスタQ21、Q22、Q28の共通接続さ
れたエミッタに接続された定電流源CS22(電流値:
00)と、トランジスタQ27、Q28の共通接続され
たベースに接続された定電圧源VS21(電圧値:
1)と、トランジスタQ19、Q20、Q29、Q2
2の共通接続されたベースに接続された可変電圧源VS
22(電圧値:VC22)が、定電流源CS20を構成す
る。この定電流源CS20は、四つの定電流I11と二つ
の定電流I12を生成し、それらの電流値は可変電圧源V
S22の電圧VC22を変えることによって調整可能であ
る。
【0077】エミッタ結合されたnpn型バイポーラ・
トランジスタQ11、Q14は、トランジスタQ20を
流れる定電流I11によって駆動される。エミッタ結合さ
れたnpn型バイポーラ・トランジスタQ12、Q13
は、トランジスタQ19を流れる定電流I11によって駆
動される。エミッタ結合されたnpn型バイポーラ・ト
ランジスタQ15、Q18は、トランジスタQ21を流
れる定電流I11によって駆動される。エミッタ結合され
たnpn型バイポーラ・トランジスタQ16、Q17
は、トランジスタQ22を流れる定電流I11によって駆
動される。抵抗器R11、R12、R13、R14は、
それぞれトランジスタQ11、Q14、Q15、Q18
の負荷である。
【0078】コレクタから取り出されるトランジスタQ
11の出力は、トランジスタQ13のベースに印加され
る。コレクタから取り出されるトランジスタQ13の出
力は、トランジスタQ18のベースに印加される。コレ
クタから取り出されるトランジスタQ18の出力は、ト
ランジスタQ11のベースに正帰還される。
【0079】コレクタから取り出されるトランジスタQ
14の出力は、トランジスタQ12のベースに印加され
る。コレクタから取り出されるトランジスタQ12の出
力は、トランジスタQ15のベースに印加される。コレ
クタから取り出されるトランジスタQ15の出力は、ト
ランジスタQ14のベースに正帰還される。
【0080】コレクタから取り出されるトランジスタQ
15の出力は、トランジスタQ17のベースに印加され
る。コレクタから取り出されるトランジスタQ17の出
力は、トランジスタQ11のベースに印加される。コレ
クタから取り出されるトランジスタQ11の出力は、ト
ランジスタQ15のベースに正帰還される。
【0081】コレクタから取り出されるトランジスタQ
18の出力は、トランジスタQ16のベースに印加され
る。コレクタから取り出されるトランジスタQ16の出
力は、トランジスタQ14のベースに印加される。コレ
クタから取り出されるトランジスタQ14の出力は、ト
ランジスタQ18のベースに正帰還される。
【0082】四つのnpn型バイポーラ・トランジスタ
Q23、Q24、Q25、Q26のベースは、互いに共
通接続されている。トランジスタQ23、Q24、Q2
5、Q26のコレクタは、トランジスタQ11、Q1
4、Q15、Q18のコレクタにそれぞれ接続されてい
る。トランジスタQ23、Q24のエミッタは、定電流
源CS20のトランジスタQ27のコレクタに共通接続
されている。トランジスタQ25、Q26のエミッタ
は、定電流源CS20のトランジスタQ28のコレクタ
に共通接続されている。
【0083】位相が0゜、90゜、180゜、270゜
の四つの出力は、それぞれトランジスタQ12、Q1
6、Q13、Q17のコレクタから取り出される。
【0084】可変電圧源VS22の電圧VC22の値を変
えると、トランジスタQ19、Q20、Q21、Q22
を流れる定電流I11とトランジスタQ24、Q25を流
れる定電流I12の値が変わる。このため、定電流源CS
20を電流源22または22Aとして使用すれば、直流
信号SCPADの値の変化に応じて、発振器21または21
Aの発振周波数すなわちローカル周波数(2fLOC)が
調整され、その結果、ローカル周波数を安定化すること
ができる。
【0085】図3〜図5の回路構成は、本発明で利用で
きる発振器の例であり、これら以外の構成を持つ電流制
御型発振器も使用可能であることは言うまでもない。
【0086】なお、上記実施形態では、ダブル・コンバ
ージョン方式で復調する場合について説明したが、本発
明はその他の方式で復調する場合にも適用可能である。
【0087】
【発明の効果】以上説明したように、本発明によれば、
直交復調部の回路構成が簡単であると共に、復調特性の
調整に要する工数と時間を低減できる直交復調器を提供
することができる。また、部品点数が少なくかつ製造コ
ストが低い直交復調器を提供することもできる。さら
に、直交復調部と発振部とPLL部とを包含するIC、
モジュールなどのデバイスと、そのデバイスに接続され
る外付け部品とからなる直交復調器において、外付け部
品の点数を削減することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の直交復調器の構成を示
す機能ブロック図である。
【図2】本発明の第2実施形態の直交復調器の構成を示
す機能ブロック図である。
【図3】本発明の直交復調器に使用される電流制御型発
振器の一例を示す回路図である。
【図4】本発明の直交復調器に使用される電流制御型発
振器の他の例を示す回路図である。
【図5】本発明の直交復調器に使用される電流制御型発
振器のさらに他の例を示す回路図である。
【図6】従来の直交復調器の構成を示す機能ブロック図
である。
【符号の説明】 1、1A 直交復調器IC 10 直交復調部 11 IF増幅器11 12I信号ミキサ 13 ベースバンド増幅器 14 Q信号ミキサ 15 ベースバンド増幅器 16 90゜移相器 20、20A 発振部 21、21A 発振器 22、22A 電流源 30 PLL部 31 プリスケーラ 32 カウンタ 33 分周器 34 位相比較器 35 チャージポンプ 36 直流増幅器 40 共振回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年12月17日(1999.12.
17)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項6
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項7
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0035
【補正方法】変更
【補正内容】
【0035】本発明の直交復調器のさらに他の好ましい
例では、前記発振部と協動して前記ローカル信号を生成
する共振周波数が固定の共振回路が、前記発振部に対し
て外付けで接続される。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0036
【補正方法】変更
【補正内容】
【0036】本発明の直交復調器のさらに他の好ましい
例では、前記発振部と協動して前記ローカル信号を生成
する共振周波数が固定の共振回路が、前記発振部に内蔵
される。この場合、共振回路の外付けが不要となり、そ
れに応じて部品点数がいっそう減少する利点がある。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0065
【補正方法】変更
【補正内容】
【0065】なお、図3の回路の発振出力は、閉ループ
を構成するトランジスタQ3またはQ4のエミッタ、あ
るいはトランジスタQ1またはQ2のベースから取り出
すことができる。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 搬送周波数の2倍に等しいローカル周波
    数を持つローカル信号を生成する発振部と、 所定周波数の入力信号を前記ローカル信号を用いて周波
    数変換し、もって互いに直交する二つのベースバンド信
    号を生成する直交復調部と、 前記ローカル信号を取り込んでそのローカル周波数を基
    準周波数と比較し、その差に対応する出力信号を前記発
    振部に入力することによって、前記ローカル周波数を安
    定化するPLL部とを備えた直交復調器において、 前記発振部は、駆動電流を変えることによって発振周波
    数を変更可能な発振器を有していると共に、前記駆動電
    流は前記PLL部の出力信号に応じて変化するように構
    成されており、 前記PLL部の出力信号を介して前記発振部の駆動電流
    を変えることによって前記ローカル周波数を一定に保持
    することを特徴とする直交復調器。
  2. 【請求項2】 共振周波数が固定の共振回路を有してお
    り、その共振回路が前記発振部と協動して前記ローカル
    信号が生成される請求項1に記載の直交復調器。
  3. 【請求項3】 共振周波数が固定の前記共振回路が、イ
    ンダクタンス素子とキャパシタンス素子とを含むLC共
    振回路である請求項2に記載の直交復調器。
  4. 【請求項4】 前記発振部が、共振周波数が固定の共振
    回路を内蔵している請求項1に記載の直交復調器。
  5. 【請求項5】 前記発振部が、前記駆動電流を生成する
    可変電流源を含んでおり、その可変電流源の電流値が前
    記PLL回路の出力信号によって制御される請求項1〜
    4のいずれかに記載の直交復調器。
  6. 【請求項6】 前記直交復調部と前記発振部と前記PL
    L部とが同じデバイス上に形成され、前記発振部と協動
    して前記ローカル信号を生成する共振周波数が固定の共
    振回路が、前記デバイスに外付けで接続されている請求
    項1〜5のいずれかに記載の直交復調器。
  7. 【請求項7】 前記直交復調部と前記発振部と前記PL
    L部とが同じデバイス上に形成され、前記発振部と協動
    して前記ローカル信号を生成する共振周波数が固定の共
    振回路が、前記発振部に内蔵されている請求項1〜5の
    いずれかに記載の直交復調器。
JP35069499A 1999-12-09 1999-12-09 Pllを内蔵した直交復調器 Pending JP2001168935A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35069499A JP2001168935A (ja) 1999-12-09 1999-12-09 Pllを内蔵した直交復調器
US09/732,271 US6466086B2 (en) 1999-12-09 2000-12-07 Quadrature demodulator with phase-locked loop
EP00126856A EP1107531A3 (en) 1999-12-09 2000-12-07 Quadrature demodulator with phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35069499A JP2001168935A (ja) 1999-12-09 1999-12-09 Pllを内蔵した直交復調器

Publications (1)

Publication Number Publication Date
JP2001168935A true JP2001168935A (ja) 2001-06-22

Family

ID=18412219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35069499A Pending JP2001168935A (ja) 1999-12-09 1999-12-09 Pllを内蔵した直交復調器

Country Status (3)

Country Link
US (1) US6466086B2 (ja)
EP (1) EP1107531A3 (ja)
JP (1) JP2001168935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012532514A (ja) * 2009-07-01 2012-12-13 クゥアルコム・インコーポレイテッド 周波数逓倍サブハーモニック注入同期発振器を使用した低電力lo分配

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963236B2 (en) * 2003-12-10 2005-11-08 Hewlett-Packard Development Company, L.P. Method and apparatus for generating and controlling a quadrature clock
US6917232B2 (en) * 2003-12-10 2005-07-12 Hewlett-Packard Development Company, L.P. Method and apparatus for generating a quadrature clock
RU2625529C2 (ru) * 2014-09-12 2017-07-14 Открытое акционерное общество "Научно-исследовательский институт автоматизированных систем и комплексов связи "Нептун" Демодулятор псевдослучайных сигналов с относительной фазовой модуляцией
RU2696976C1 (ru) * 2018-08-15 2019-08-08 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Способ фазовой синхронизации спутникового сигнала с ГММС-модуляцией
RU2756906C1 (ru) * 2021-04-07 2021-10-06 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" Устройство приема сигналов квадратурной амплитудной манипуляции

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439737A (en) * 1982-04-21 1984-03-27 Rca Corporation Phase locked loop, as for MPSK signal detector
US5566204A (en) * 1994-05-02 1996-10-15 Raytheon Company Fast acquisition clock recovery system
US5604926A (en) * 1995-03-07 1997-02-18 Motorola, Inc. Phase locked loop circuit current mode feedback
JPH08317002A (ja) * 1995-05-19 1996-11-29 Hitachi Ltd 直交変調方式による通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012532514A (ja) * 2009-07-01 2012-12-13 クゥアルコム・インコーポレイテッド 周波数逓倍サブハーモニック注入同期発振器を使用した低電力lo分配
US9374100B2 (en) 2009-07-01 2016-06-21 Qualcomm Incorporated Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator

Also Published As

Publication number Publication date
EP1107531A3 (en) 2004-05-19
US6466086B2 (en) 2002-10-15
US20010003432A1 (en) 2001-06-14
EP1107531A2 (en) 2001-06-13

Similar Documents

Publication Publication Date Title
US7271622B2 (en) Quadrature voltage controlled oscillators with phase shift detector
US6833769B2 (en) Voltage controlled capacitive elements having a biasing network
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
US8198945B2 (en) Quadrature oscillator with high linearity
JP2001168935A (ja) Pllを内蔵した直交復調器
US7501907B1 (en) Self-biased active VCO level shifter
JP2842847B2 (ja) Pllシンセサイザ回路
US5758265A (en) Transmitting and receiving apparatus for incorporation into an integrated circuit
JPH09148882A (ja) π/2移相器
JP3383619B2 (ja) 移相器及びそれを用いた復調器
US4630006A (en) Current-tuned transistor oscillator
FI75956C (fi) Faskompenserad reglerad oscillator.
US4346351A (en) High frequency voltage-controlled oscillator
US5483559A (en) Phase-locked loop device, oscillator, and signal processor
KR20010090750A (ko) 위상 비교기 및 상기 위상 비교기를 구비한 위상 동기루프 회로, 및 위상 비교 방법
US6091306A (en) Circuit configuration with main and subordinate oscillators
JP2829548B2 (ja) ローカル信号発生回路
JP2573074B2 (ja) 電圧制御型発振器
US5686862A (en) FM demodulator integrated on semiconductor chip without discrete circuit components
JP2000201022A (ja) 局部発振回路
JP4618554B2 (ja) Fsk変調装置及びそれを備えた無線通信装置
JP2001345728A (ja) 直交信号発生回路
JP2001127591A (ja) 移相器及びそれを用いた復調器
JPH08307299A (ja) 直交変調回路および受信回路
JPS63131705A (ja) シンセサイザ変調回路