JP2005159145A - 半導体集積回路の多層化電源ラインおよびそのレイアウト方法 - Google Patents

半導体集積回路の多層化電源ラインおよびそのレイアウト方法 Download PDF

Info

Publication number
JP2005159145A
JP2005159145A JP2003397724A JP2003397724A JP2005159145A JP 2005159145 A JP2005159145 A JP 2005159145A JP 2003397724 A JP2003397724 A JP 2003397724A JP 2003397724 A JP2003397724 A JP 2003397724A JP 2005159145 A JP2005159145 A JP 2005159145A
Authority
JP
Japan
Prior art keywords
power supply
metal layer
metal
supply line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003397724A
Other languages
English (en)
Other versions
JP3954561B2 (ja
Inventor
Seiichiro Sasaki
征一郎 佐々木
Koji Morita
孝司 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003397724A priority Critical patent/JP3954561B2/ja
Priority to US10/812,962 priority patent/US7292455B2/en
Publication of JP2005159145A publication Critical patent/JP2005159145A/ja
Application granted granted Critical
Publication of JP3954561B2 publication Critical patent/JP3954561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路の多層化電源ラインおよびそのレイアウト方法。
【解決手段】半導体集積回路の多層化電源ライン10は、トップメタル12およびセカンドメタル14をスルーホール18で電気的に接続し、さらに、このトップメタル12にキャパシタメタル16をスルーホール20で電気的に接続して、トップメタル12、セカンドメタル14およびキャパシタメタル16を互いに同電位とすることにより、キャパシタとして機能せずに通常の配線用メタルによる電源ラインとして機能し、インピーダンスを低くして電源を供給することができる。
【選択図】図１

Description

本発明は、半導体集積回路において、I/O（入出力）バッファや内部回路に電源を供給するMIM（Metal-Insulator-Metal）構造の多層化電源ラインおよびそのレイアウト方法に関するものである。
従来から、半導体集積回路において、I/Oバッファや内部回路に電源を供給する一般的な多層化電源ラインには、図９に示すような電源ラインに配線用メタル１層を設けてレイアウトされるものや、多層化した配線用メタルを用いて電源ラインのインピーダンスを低くしてレイアウトされるものがある。また、図９における電源ラインの点線98による断面図を図10に示す。
このような多層化配線用メタルには、たとえば、特許文献１に記載の電源線などがある。この電源線は、チップコーナー部のI/Oバッファの無い領域において第１のメタル層を追加し、第１のメタル層と、VDD電源線およびGND電源線との間に平行平板コンデンサを形成して容量を増加することにより、I/Oバッファのスイッチングに起因するノイズを低減することができる。
また、特許文献２に記載の半導体装置では、外部電源から電源電位が与えられる第１電源用配線層、および接地電位が与えられる第２電源用配線層を多層で形成するため、第１および第２電源用配線層の配線抵抗を低減することができる。このため、インピーダンスが低い電源電位と接地電位を内部回路内の各回路ブロックに供給することができる。
特開平９−246476号公報 特開2000−311964号公報
半導体集積回路における多層化電源ラインには、インピーダンスを低くするために、配線幅を広げたり、上記の特許文献１や特許文献２などのように配線を多層化したりするなどの方法が用いられていた。
しかし、配線幅を広げるとチップ面積が増大してしまい、また、配線を多層化するとその他の信号線の配線が難しくなってしまう。また、半導体集積回路では、VDD電源ラインおよびGND電源ラインの容量が相対的に小さいために、スイッチングノイズ等が発生しやすい。
本発明はこのような従来技術の欠点を解消し、電源ラインの幅を広げず、かつ多層化せずに、他の信号ラインの配線を難しくすることなく、低インピーダンスでI/Oバッファや内部回路に電源を供給する多層化電源ラインおよびそのレイアウト方法を提供することを目的とする。
本発明は上述の課題を解決するために、配線用メタルである第１のメタル層と、第１のメタル層より下に位置する第２のメタル層と、第１のメタル層と第２のメタル層との間に位置する、キャパシタメタルである第３のメタル層とを含み、これらの各メタル層の間の隙間部分に絶縁体を埋め込んだMIM（Metal-Insulator-Metal）構造の多層化電源ラインは、第２のメタル層は、第１のメタル層と電気的に接続されて、第１のメタル層と同電位の電源が供給され、かつ第３のメタル層は、第１のメタル層と電気的に接続されて、第１のメタル層と同電位の電源が供給されることを特徴とする。
また、配線用メタルである第１のメタル層を、第２のメタル層より上に配置し、キャパシタメタルである第３のメタル層を第１のメタル層と第２のメタル層との間に配置して、これらの各メタル層の間の隙間部分に絶縁体を埋め込んでMIM（Metal-Insulator-Metal）構造にする多層化電源ラインのレイアウト方法は、第２のメタル層を第１のメタル層と電気的に接続して、第１のメタル層と第２のメタル層とを同電位にし、かつ第３のメタル層を第１のメタル層と電気的に接続して、第１のメタル層と第３のメタル層とを同電位にすることを特徴とする。
本発明の多層化電源ラインによれば、MIM構造の配線用メタル３層多層化電源ラインにおいて、本来キャパシタメタルであるメタルを配線用メタルとして使用することにより、このメタルをトップメタルおよびセカンドメタルと同電位にして、電源ラインのインピーダンスを低くすることができる。このとき、本発明の多層化電源ラインは、その他の信号ラインの配線を妨げない。
また、本発明によれば、多層化電源ラインにおいて、並走するVDD電源ラインとGND電源ラインを交互に重ね、キャパシタメタルおよびセカンドメタルで構成される通常のキャパシタと、トップメタルおよびキャパシタメタルで構成される第２のキャパシタとを用いることにより、大きな容量のキャパシタを有してスイッチングノイズを低減することができ、キャパシタメタルを電源ラインとしても機能させることにより、従来と同じサイズのチップエリアのままで低インピーダンスな多層化電源ラインを得ることができる。
次に添付図面を参照して、本発明による半導体集積回路の多層化電源ラインの実施例を詳細に説明する。本実施例における多層化電源ライン10は、電源電位を供給するVDD電源ラインおよび接地電位を供給するGND電源ラインの両方に適用することができる。この多層化電源ライン10を適用したVDD電源ラインおよびGND電源ラインは、たとえば、図３に示すように、ブロックセル30の周囲を囲むように配線されてよく、また、図４、図５または図６のように配線されてもよい。この図３に示すVDD電源ラインの一部を拡大して図１に示し、また、図１におけるVDD電源ラインの点線50による断面図を図２に示す。
図１および図２を参照すると、本発明による半導体集積回路の多層化電源ライン10の実施例は、トップメタル12およびセカンドメタル14をスルーホール18で電気的に接続し、さらに、このトップメタル12にキャパシタメタル16をスルーホール20で電気的に接続して構成され、半導体集積回路におけるI/Oバッファや内部回路に電源を供給するものである。なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。
本実施例において、トップメタル12、セカンドメタル14、キャパシタメタル16、スルーホール18およびスルーホール20には、アルミニウム、カッパーやコバルトなどの導電性の材料を用いられてよく、多層化電源ライン10において、これらの材料の隙間部分には、酸化シリコン（SiO2）などの絶縁体が埋められる。
本実施例における多層化電源ライン10は、メタル３層MIMキャパシタプロセスなどと同様に、トップメタル12、ボトムプレートであるセカンドメタル14、およびトッププレートであるキャパシタメタル16の３層で構成されるものである。しかし、本発明では、セカンドメタル14がスルーホール18を介してトップメタル12と電気的に接続するため、セカンドメタル14はトップメタル12と同電位になり、特にキャパシタメタル16が配線用メタルとして使用され、スルーホール20を介してトップメタル12と電気的に接続するため、キャパシタメタル16はトップメタル12と同電位なる。
この多層化電源ライン10は、VDD電源ラインおよびGND電源ラインの両方に適用することが可能で、たとえば、トップメタル12がVDD電源レベルであるとき、セカンドメタル14およびキャパシタメタル16は、VDD電源レベルとなり、GND電源レベルであるとき、セカンドメタル14およびキャパシタメタル16は、GND電源レベルとなる。
このように、トップメタル12、セカンドメタル14およびキャパシタメタル16は、互いに同電位となり、本実施例における多層化電源ライン10は、キャパシタとして機能せず、通常の配線用メタルによる多層化電源ラインとして機能し、たとえば、配線用メタル３層多層化電源ラインなどのように、低インピーダンスな多層化電源ラインとして機能する。
たとえば、多層化電源ライン10におけるトップメタル12、セカンドメタル14およびキャパシタメタル16の配線幅がそれぞれ同じである場合、２層ではなく３層となるために電源インピーダンスは単純に2/3となる。これは、たとえば、低インピーダンス駆動回路（たとえば、ヘッドホンアンプの場合は16Ω負荷駆動）の場合、アンプの消費電流が20mAであるとすると電源インピーダンスが１Ω違うだけで電源の電圧降下は通常20mVとなる。このとき、本実施例の多層化電源ラインでは、電圧降下は2/3の13mVとなり、より大きい効果が得られる。また、本実施例の多層化電源ラインをデジタル回路に用いると、インピーダンスはそのままで電源ライン幅を削減することができ、高集積化が期待できる。
また、本発明のような多層化電源ラインのレイアウト方法を適用すると、たとえば、キャパシタメタルを含むメタル３層MIMキャパシタプロセスなどにおいて、キャパシタメタルを配線用メタルとして置き換えて使用することにより、擬似的に配線用メタルを１層増やすことができる。このとき、本実施例における多層化電源ライン10は、チップエリアと電源ラインのインピーダンスを増大させることなく、また、図７に示すように、信号線70などの配線を妨げることなく、３層多層化電源ラインを維持することができる。また、図７における多層化電源ラインの点線80による断面図を図８に示す。本実施例では、キャパシタメタル16がトップメタル12とセカンドメタル14の間にあるので、多層化電源ライン10が信号線70に及ぼす効果はほとんどない。このような、キャパシタメタルの配線用メタルへの置き換えは、３層多層化電源ラインだけでなく、４層以上の多層化電源ラインにも適用することができる。
また、他の実施例として、図11に示すように、多層化電源ライン100は、複数のVDD電源ラインおよびGND電源ラインを並走させて構成され、VDD電源ラインおよびGND電源ラインを有する３層多層化電源ライン130および140を並走させるように構成される。３層多層化電源ライン130および140は、それぞれ、たとえばメタル３層MIMキャパシタプロセスのように構成されてよい。
本実施例の多層化電源ライン100では、図11に示すように、トップメタル102、104、106および108が３層多層化電源ライン130および140を横断するように設置され、トップメタル、キャパシタメタルおよびセカンドメタルが交互にVDD電源ラインとGND電源ラインで構成される。このとき、トップメタル102および104は、スルーホール120を介して３層多層化電源ライン140におけるセカンドメタル142および３層多層化電源ライン130におけるキャパシタメタル134と電気的に接続し、トップメタル106および108は、スルーホール122を介して３層多層化電源ライン130におけるセカンドメタル132および３層多層化電源ライン140におけるキャパシタメタル144と電気的に接続する。
本実施例において、トップメタル102および104は、図示しない外部電源などと接続して電源電位が与えられ、VDD電源ラインとして機能するものである。他方、トップメタル106および108は、図示しないが接地されて接地電位が与えられ、GND電源ラインとして機能するものである。
したがって、セカンドメタル144およびキャパシタメタル134は、VDD電源ラインであるトップメタル102および104と接続するため、電源電位が供給されてVDD電源ラインとして機能し、セカンドメタル132およびキャパシタメタル144は、GND電源ラインであるトップメタル106および108と接続するため、接地電位が供給されてGND電源ラインとして機能する。
ところで、図11における多層化電源ラインの点線150による断面図を図12に示すと、トップメタル108およびセカンドメタル132をスルーホール122で接続した３層多層化電源ライン130と、トップメタル102およびセカンドメタル142をスルーホール120で接続した３層多層化電源ライン140とが表わされる。
このとき、３層多層化電源ライン130では、GND電源ラインであるトップメタル108およびセカンドメタル132の間に、VDD電源ラインであるキャパシタメタル134が配線されている。このため、トップメタル108とキャパシタメタル134との間に電位差が生じて平行平板コンデンサ162として機能し、また、セカンドメタル132とキャパシタメタル134との間に電位差が生じて平行平板コンデンサ164として機能する。
他方、３層多層化電源ライン140では、VDD電源ラインであるトップメタル102およびセカンドメタル142の間に、GND電源ラインであるキャパシタメタル144が配線されている。このため、トップメタル102とキャパシタメタル144との間に電位差が生じて平行平板コンデンサ172として機能し、また、セカンドメタル142とキャパシタメタル144との間に電位差が生じて平行平板コンデンサ174として機能する。
これらの平行平板コンデンサ162、164、172および174は、キャパシタメタル134および144がそれぞれVDD電源ラインおよびGND電源ラインとして機能することを妨げない。
このように、本実施例における多層化電源ライン100は、並走するVDD電源ラインとGND電源ラインを交互に重ね、キャパシタメタルとセカンドメタルとで構成される通常のキャパシタに加えて、トップメタルとキャパシタメタルとで構成される第２のキャパシタを有することにより、通常のキャパシタのみを有する場合よりも大きな容量のキャパシタを有して、スイッチングノイズを低減することができ、さらに、キャパシタメタルを電源ラインとしても機能させることにより、従来と同じサイズのチップエリアのままで低インピーダンスな電源ラインを得ることができる。
また、本実施例において、トップメタルは、他のメタルに比べて厚みがあるために低インピーダンスであり、VDD電源ラインおよびGND電源ラインの両方に有利に使用される。
また、本実施例における多層化電源ラインをI/Oバッファのリングに適用することにより、チップエリアを増大することなく、かつプロセスを変更することなく、電源インピーダンス、ならびにVDD電源およびGND電源間容量の増大によるスイッチングノイズを低減することができる。
また、本実施例における多層化電源ライン100は、並走するVDD電源ラインおよびGND電源ラインを交互に重ねて構成されるが、図13に示す多層化電源ライン180のように、トップメタル180において、VDD電源ラインであるメタルとGND電源ラインであるメタルとを交互に配置して、これらにセカンドメタル184およびキャパシタメタル186を電気的に接続してもよい。このとき、隣り合うトップメタル180間で電位差が生じて寄生容量が増大し、トップメタル180とセカンドメタル184との間のキャパシタ、およびトップメタル180とキャパシタメタル186との間のキャパシタに加えて、この寄生容量をバイパスコンデンサとすることにより、スイッチングノイズをより低減することができる。
本発明に係る多層化電源ラインの一実施例を示す図である。 図１に示す多層化電源ラインを断面的に示す図である。 図１に示す多層化電源ラインをブロックセルに適用した概要図である。 図１に示す多層化電源ラインをブロックセルに適用した概要図である。 図１に示す多層化電源ラインをブロックセルに適用した概要図である。 図１に示す多層化電源ラインをブロックセルに適用した概要図である。 図１に示す多層化電源ラインに配線した信号線を示す図である。 図７に示す多層化電源ラインおよび信号線を断面的に示す図である。 従来の多層化電源ラインを示す図である。 図９に示す従来の多層化電源ラインを断面的に示す図である。 本発明に係る多層化電源ラインの他の実施例を示す図である。 図１１に示す多層化電源ラインを断面的に示す図である。 本発明に係る多層化電源ラインの他の実施例を示す図である。
符号の説明
10 多層化電源ライン
12 トップメタル
14 セカンドメタル
16 キャパシタメタル
18、20 スルーホール

Claims (15)

  1. 配線用メタルである第１のメタル層と、
    第１のメタル層より下に位置する第２のメタル層と、
    第１のメタル層と第２のメタル層との間に位置する、キャパシタメタルである第３のメタル層とを含み、
    これらの各メタル層の間の隙間部分に絶縁体を埋め込んだMIM構造の多層化電源ラインにおいて、
    第２のメタル層は、第１のメタル層と電気的に接続されて、第１のメタル層と同電位の電源が供給され、
    かつ第３のメタル層は、第１のメタル層と電気的に接続されて、第１のメタル層と同電位の電源が供給されることを特徴とする多層化電源ライン。
  2. 請求項１に記載の多層化電源ラインにおいて、第２のメタル層と第３のメタル層とが同電位となることを特徴とする多層化電源ライン。
  3. 請求項２に記載の多層化電源ラインにおいて、第１のメタル層は、外部電源の電源電位が供給され、該外部電源の電源電位が第２のメタル層および第３のメタル層にも供給されることを特徴とする多層化電源ライン。
  4. 請求項２に記載の多層化電源ラインにおいて、第１のメタル層は、接地電位が供給され、該接地電位が第２のメタル層および第３のメタル層にも供給されることを特徴とする多層化電源ライン。
  5. 請求項１に記載の多層化電源ラインにおいて、該多層化電源ラインは、
    第１のメタル層において、外部電源の電源電位が供給されるメタル層と、接地電位が供給されるメタル層とが交互に配置されて、
    第１のメタル層および第２のメタル層間、ならびに第１のメタル層および第３のメタル層間で電位の異なる位置に構成されたキャパシタを有することを特徴とする多層化電源ライン。
  6. 請求項５に記載の多層化電源ラインにおいて、該多層化電源ラインは、
    接地電位が供給される第２のメタル層、および外部電源の電源電位が供給される第３のメタル層を有する第１の３層多層化電源ラインと、
    外部電源の電源電位が供給される第２のメタル層、および接地電位が供給される第３のメタル層を有する第２の３層多層化電源ラインとを含むことを特徴とする多層化電源ライン。
  7. 請求項５または６に記載の多層化電源ラインにおいて、該多層化電源ラインは、
    第１のメタル層において、外部電源の電源電位が供給されるメタル層と、接地電位が供給されるメタル層との間に生じた寄生容量で構成されたキャパシタを有することを特徴とする多層化電源ライン。
  8. 配線用メタルである第１のメタル層を、第２のメタル層より上に配置し、
    キャパシタメタルである第３のメタル層を第１のメタル層と第２のメタル層との間に配置して、
    これらの各メタル層の間の隙間部分に絶縁体を埋め込んでMIM構造にする多層化電源ラインのレイアウト方法において、該レイアウト方法は、
    第２のメタル層を第１のメタル層と電気的に接続して、第１のメタル層と第２のメタル層とを同電位にし、
    かつ第３のメタル層を第１のメタル層と電気的に接続して、第１のメタル層と第３のメタル層とを同電位にすることを特徴とする多層化電源ラインのレイアウト方法。
  9. 請求項８に記載のレイアウト方法において、該レイアウト方法は、第２のメタル層と第３のメタル層とを同電位にして、第３のメタル層を配線用メタルとして使用することを特徴とするレイアウト方法。
  10. 請求項９に記載のレイアウト方法において、該レイアウト方法は、第１のメタル層には、外部電源の電源電位を供給し、該外部電源の電源電位を、第２のメタル層および第３のメタル層にも供給することを特徴とするレイアウト方法。
  11. 請求項９に記載のレイアウト方法において、該レイアウト方法は、第１のメタル層には、接地電位を供給し、該接地電位を、第２のメタル層および第３のメタル層にも供給することを特徴とするレイアウト方法。
  12. 請求項８に記載のレイアウト方法において、該レイアウト方法は、
    第１のメタル層として、外部電源の電源電位が供給されるメタル層と、接地電位が供給されるメタル層とを交互に配置し、
    第１のメタル層および第２のメタル層間、ならびに第１のメタル層および第３のメタル層間で電位の異なる位置にキャパシタを構成することを特徴とするレイアウト方法。
  13. 請求項１２に記載のレイアウト方法において、該レイアウト方法は、
    接地電位が供給される第２のメタル層、および外部電源の電源電位が供給される第３のメタル層とで第１の３層多層化電源ラインを構成し、
    外部電源の電源電位が供給される第２のメタル層、および接地電位が供給される第３のメタル層とで第２の３層多層化電源ラインを構成することを特徴とするレイアウト方法。
  14. 請求項１２または１３に記載のレイアウト方法において、該レイアウト方法は、
    第１のメタル層は、外部電源の電源電位が供給されるメタル層と、接地電位が供給されるメタル層との間に生じた寄生容量を用いてキャパシタを構成することを特徴とするレイアウト方法。
  15. キャパシタメタルを含む多層化電源ラインのレイアウト方法において、該レイアウト方法は、前記キャパシタメタルを配線用メタルとして置き換えて使用して、擬似的に配線用メタルを１層増やすことを特徴とするレイアウト方法。
JP2003397724A 2003-11-27 2003-11-27 半導体集積回路の多層化電源ラインおよびそのレイアウト方法 Expired - Fee Related JP3954561B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003397724A JP3954561B2 (ja) 2003-11-27 2003-11-27 半導体集積回路の多層化電源ラインおよびそのレイアウト方法
US10/812,962 US7292455B2 (en) 2003-11-27 2004-03-31 Multilayered power supply line for semiconductor integrated circuit and layout method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003397724A JP3954561B2 (ja) 2003-11-27 2003-11-27 半導体集積回路の多層化電源ラインおよびそのレイアウト方法

Publications (2)

Publication Number Publication Date
JP2005159145A true JP2005159145A (ja) 2005-06-16
JP3954561B2 JP3954561B2 (ja) 2007-08-08

Family

ID=34616544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003397724A Expired - Fee Related JP3954561B2 (ja) 2003-11-27 2003-11-27 半導体集積回路の多層化電源ラインおよびそのレイアウト方法

Country Status (2)

Country Link
US (1) US7292455B2 (ja)
JP (1) JP3954561B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169150A1 (ja) * 2016-03-28 2017-10-05 株式会社ソシオネクスト 半導体集積回路装置
CN112541320A (zh) * 2020-12-07 2021-03-23 深圳英集芯科技股份有限公司 一种功率器件版图中金属连线的设计方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237218B2 (en) * 2004-08-26 2007-06-26 Lsi Corporation Optimizing dynamic power characteristics of an integrated circuit chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246476A (ja) 1996-03-14 1997-09-19 Oki Electric Ind Co Ltd 半導体集積回路の電源線及びそのレイアウト方法
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
JP3542517B2 (ja) 1999-04-27 2004-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
JP3977053B2 (ja) * 2001-10-30 2007-09-19 富士通株式会社 容量素子及びその製造方法
JP2004327619A (ja) * 2003-04-23 2004-11-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US7009832B1 (en) * 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169150A1 (ja) * 2016-03-28 2017-10-05 株式会社ソシオネクスト 半導体集積回路装置
JPWO2017169150A1 (ja) * 2016-03-28 2019-02-07 株式会社ソシオネクスト 半導体集積回路装置
CN112541320A (zh) * 2020-12-07 2021-03-23 深圳英集芯科技股份有限公司 一种功率器件版图中金属连线的设计方法
CN112541320B (zh) * 2020-12-07 2023-06-20 深圳英集芯科技股份有限公司 一种功率器件版图中金属连线的设计方法

Also Published As

Publication number Publication date
JP3954561B2 (ja) 2007-08-08
US20050115740A1 (en) 2005-06-02
US7292455B2 (en) 2007-11-06

Similar Documents

Publication Publication Date Title
JP3432963B2 (ja) 半導体集積回路
JP3977053B2 (ja) 容量素子及びその製造方法
JP2005286255A (ja) 半導体装置およびその製造方法
JP4932980B2 (ja) オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ
JP2001118988A (ja) 半導体装置
US7659629B2 (en) Semiconductor integrated circuit
JP3954561B2 (ja) 半導体集積回路の多層化電源ラインおよびそのレイアウト方法
JP2010140972A (ja) 半導体装置
JP2001015601A (ja) 半導体集積回路
KR100910399B1 (ko) 정전 방전 보호 장치, 다이오드, 입력 버퍼 및 정전 방전보호 방법
JPS61158162A (ja) 半導体集積回路
JP2000349238A (ja) 半導体装置
JP4264425B2 (ja) 集積回路構造及び電源電圧を集積回路に提供する方法
JP7109795B2 (ja) 半導体装置及びその製造方法
US20050161810A1 (en) Semiconductor device
JPH10326868A (ja) 半導体装置
JP2006059939A (ja) Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法
JPH038360A (ja) 半導体装置
US20040226735A1 (en) Method and apparatus for integrated noise decoupling
JPH07312415A (ja) 半導体集積回路
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JPH08125130A (ja) 半導体集積回路
JP2006344639A (ja) 半導体集積回路
JP5401056B2 (ja) 半導体装置
JP2008192763A (ja) 容量セル及びそれを備えた半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Ref document number: 3954561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees