JP2005150385A - 半導体素子の基板組付方法 - Google Patents
半導体素子の基板組付方法 Download PDFInfo
- Publication number
- JP2005150385A JP2005150385A JP2003385632A JP2003385632A JP2005150385A JP 2005150385 A JP2005150385 A JP 2005150385A JP 2003385632 A JP2003385632 A JP 2003385632A JP 2003385632 A JP2003385632 A JP 2003385632A JP 2005150385 A JP2005150385 A JP 2005150385A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- land
- substrate
- solder
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】 半導体素子を素子基板にダイマウントをハンダ付けで行うとき、ハンダの溶融時に位置ズレを生じやすく、これを防ぐために高精度のチップマウンタなどにより予めに予備接着をするなど作業が煩雑化してコストアップする問題点を生じている。
【解決手段】 本発明により、素子基板上に設けられるランドは、当該のランドに取付けられる半導体素子の端子部と同一形状、若しくは、外形線の一部に同一形状を含む形状とされている半導体素子の基板組付方法とすることで、浮遊する半導体素子を溶融しているハンダの表面張力でランドと端子部とが一致するように移動させるセルフアライメントを行わせて正確に所定位置に合致させるものとし、工程を簡素化して課題を解決するものである。
【選択図】 図1
【解決手段】 本発明により、素子基板上に設けられるランドは、当該のランドに取付けられる半導体素子の端子部と同一形状、若しくは、外形線の一部に同一形状を含む形状とされている半導体素子の基板組付方法とすることで、浮遊する半導体素子を溶融しているハンダの表面張力でランドと端子部とが一致するように移動させるセルフアライメントを行わせて正確に所定位置に合致させるものとし、工程を簡素化して課題を解決するものである。
【選択図】 図1
Description
例えば、LEDチップによりLEDランプを形成するときなど、半導体素子からこの半導体素子を利用した半導体製品を形成するときには、前記半導体素子は素子基板に取付けられ給電などが容易に行えるようにされている。本発明は、前記素子基板に前記半導体素子を組付けるとき組付方法に関するものであり、詳細には、前記素子基板に前記半導体素子をハンダ付けにより搭載し取付けるときの組付方法に係るものである。
従来の素子基板90に対する半導体素子91の組付工程の例を示すものが図5であり、ハンダ付け可能な金属で形成された素子基板90の所定位置には、微粒子状としたハンダと、フラックスとが混和されたハンダペースト92が塗布され、その上に前記半導体素子91が、例えばチップマウンターを用いることで正確な位置として載置される。
このようにすることで、前記半導体素子91は、前記ハンダペースト92の粘着性により所定位置に保持されるものとなっているので、この状態を保ちつつ素子基板90、および、半導体素子91の加熱を行えば、前記ハンダペースト92中のハンダは溶融し、前記素子基板90と半導体素子91とは一体化が行われるものとなるのである。
ここで、前記半導体素子91が光半導体素子であり、光の放射方向、或いは、光の受光方向など外部とに位置関係を生じる場合には、正確な取付位置が要求されるものとなるので、前記ハンダペースト92中に、加熱時にも溶融しない高融点の金属微粒子などを混和しておき、溶融時の流動性を制限して半導体素子91にズレ、傾きなどを生じないように図る場合もある。
尚、前記素子基板90は、前記半導体素子91に対する放熱性能の向上などの目的から全体が金属で形成される場合もあるが、例えば、ガラスエポキシ樹脂など絶縁性部材で形成された基材の面上に銅箔など導電性部材を貼着して前記半導体素子91をマウントする部分にランド90aを形成し、このランド90aに前記半導体素子をハンダ付けにて取付けるものもある。
特開平05−326574号公報
しかしながら、前記した従来の組立方法では、確かに融点の高い金属微粒子を混和することで位置ズレの発生の可能性が低下することは認められるが、基本的には、ハンダの溶融時には金属の液体中に半導体素子91が浮遊している状態が変わるものではなく、依然として、半導体素子91に位置ズレ、傾き、ローテーション(旋回)などを発生する可能性が高いものである点は変わらない。
また、例えば、別途に接着剤などにより素子基板90と半導体素子91とを接着し、上記位置ズレ、傾き、ローテーション(旋回)などを生じないものとしたときには、上記したように前記チップマウンターなどにより所定位置として載置されたときの位置を保つものとなるので、取付精度はチップマウンターの性能に依存するものとなる。よって、取付けに高精度が要求されるほどにチップマウンターにも高精度が要求されるものとなり、例えば、パターン認識機能を有するものなど、極めて高度のものとなり、設備投資が高額となる問題点も生じている。
本発明は上記した従来の課題を解決するための具体的手段として、素子基板上に半導体素子に対応する素子取付用のランドを設けると共に該ランドにハンダおよびフラックスを塗布しておき、このランドに前記半導体素子を載置した状態で加熱炉を通過させ、前記ハンダを溶融させて前記素子基板への前記半導体素子の取付を行う半導体素子の基板組付方法において、前記素子基板上に設けられる前記ランドは、当該のランドに取付けられる半導体素子の端子部と同一形状、若しくは、外形線の一部に同一形状を含む形状とされていることを特徴とする半導体素子の基板組付方法を提供することで課題を解決するものである。
本発明により、素子基板上に設けるランドを半導体素子の端子部と同一形状、若しくは、外形線の一部に同一形状を含む形状としたことで、素子基板上に回路部品をほどほどの精度で載置し、この状態で加熱炉を通過させると、溶融したハンダの表面張力により半導体素子はランドと形状を一致させる位置に移動する。従って、素子基板、チップマウンターなどに高精度が要求されることもなく、素子基板上の意図した位置に半導体素子が取付けられるものとなる。
つぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図1に符号1で示すものは素子基板であり、この素子基板1は絶縁部材による基板上に半導体素子2を取付けるためのランド1aが形成されている。前記素子基板1を構成する絶縁性部材は、例えばガラスエポキシ板であり、このガラスエポキシ板の面上には当初には全面に渡り銅箔が貼着されている。
前記銅箔に対しては写真手段によりエッチングが施されてランド1aが形成される。このように写真手段で形成することで、前記ランド1aには必要充分な精度で且つ自在な形状がコストアップなどを来すことなく容易に得られるものとなる。よって、本発明ではこの高精度を利用してランド1aの形状を、このランド1aに取付けられる半導体素子2の端子部2aの形状と基本的には同一形状、同一寸法としている。
ここで、前記ランド1aは、前記半導体素子2の素子基板1への取付けを行うのみでなく、前記半導体素子2に対して電源を供給したり、或いは、信号の出入りを行う目的も果たすものとされている。従って、前記ランド1aには、このための配線1bを接続する必要を生じるものとなる。
図2(A〜D)は、上記したランド1aに配線1bを接続したときの形状の例であり、半導体素子2の側に設けられる端子部2aが、例えば矩形であれば、その外径線である四辺が、一部に含まれる形状として形成され、配線1bを含む前記ランド1aの形状と、前記端子部2aとの形状を重ね合わせるときには、1つの位置でのみ重なるものとなっている。
ここで、図2(A)は、端子部2aと全く同一形状で、且つ、同一寸法とした基本形状であり、この場合は外部からの給電のための配線1bは接続されていない。図2(B)はランド1aの一辺の中央に配線1bを接続したものであり、図2(C)は同様にランド1aの一辺に配線1bを接続した例であるが、この場合にはランド1aと配線1bとは一つの辺を共有する形状とされている。また、図2(D)はランド1aの二辺に配線1bが設けられている例であり、例えば電源がこのランド1aを経由して他のランドなどにも電源を供給するときなどに採用される形状である。
そして、前記ランド1aの表面にはAu、Ptのメッキが行われるなどしてハンダに対する濡れ性が向上されている。また、必要に応じては、上記ランド1a以外の位置にはSiO2、AlO2、フッ素樹脂などハンダに対して濡れ性のない部材でレジスト層を形成しても良い。そして、前記ランド1aには粉末状としたハンダと、フラックスとが混合されたハンダペースト3が印刷法などで塗布(図1参照)されている。このときに、前記端子部2aの側にハンダメッキを行うなどして、双方共にヌレ性を向上させておくことが好ましい。
以上の構成とした素子基板1と半導体素子2との接合を行うときには、例えば、チップマウンターなどの機器、或いは、作業者による手作業など、適宜な手段で半導体素子2を素子基板1上の所定位置に載置する。尚、このときには、それ程の位置精度が要求されるものではなく、例えば、端子部2aとランド1aとが重なっている程度であれば良い。
そして、この所定位置に載置が行われている状態を保ち、例えば図3に示すようにリフロー炉10などを通過させて前記ハンダペースト3を溶融状態とし、前記ランド1aと端子部2aとが共にハンダが溶融した液体により濡れている状態とする。このときには、前記半導体素子2はランド1a上でハンダ溶液上に浮遊している状態となる。
よって、ハンダが溶融している状態では、前記半導体素子2はランド1a上での移動、回転などが極めて少ない力で行えるものとなる。ここで、本発明においては、ランド1aの形状、寸法と、半導体素子2の端子部2aの形状、寸法とを同一としているので、両者、即ち、ランド1aと端子部2aとの間に位置ズレがあると、間に挟まれている液体状のハンダの表面積は、最小の状態よりも大きくなる。
従って、液体状のハンダは表面張力により、表面積を最小の状態にしようとする応力が働くものとなり、この応力(表面張力)により端子部2aはハンダの表面積を最小とする方向に移動させられるものとなり、これにより、ランド1aと端子部2aとは正確に位置を一致させ、半導体素子2は素子基板1の所定の位置に正確に位置するものとなる。
よって、素子基板1上に半導体素子2が正確な位置にある状態で加熱温度を下げれば、ハンダは固体化して半導体素子2は正確な位置に取付けられるものとなる。従って、前記リフロー炉10中の温度勾配を出口付近でハンダが固体化する温度まで低下するものとして設定しておけば、素子基板1上に半導体素子2をほどほどの精度で載置し、そして、リフロー炉10を通過させるのみで正確な位置への取付が行えるものとなる。
このようにすることで、高精度なチップマウンターを使用することなく、且つ、高度な作業工程も要求されることなく、素子基板1上の正確な位置への半導体素子2の取付けが行えるものとなるので、例えば、1枚の素子基板1上に発光素子と受光素子との一対の半導体素子2が取付けられ、且つ、相互の位置関係に高精度が要求される近接センサなどの生産が容易に可能となり、コストダウンも可能となる。
図4は、本発明の別な実施形態を示すものであり、上記の説明は半導体素子2が、例えばLEDチップなどであり、このLEDチップを素子基板1の所定位置にマウントしてLEDランプを形成するときの例で説明した。しかしながら、本発明はこれを限定するものではなく、前記半導体素子5が、例えば、トランジスタであって端子部5aが3箇所に設けられているものであっても良い。
この場合にも、前記素子基板4の側には前記半導体素子5に設けられた端子部5aのそれぞれと同一寸法、同一形状のランド4aが3箇所に設けられている。尚、このときには、ランド4aのそれぞれが対応する端子部5aと同一寸法、同一形状として形成されていると共に、そのランド4a同士の相互位置関係も、端子部5a同士と同一寸法、同一形状として形成されている
そして、素子基板4上にほどほどの精度で半導体素子5を載置し、リフロー炉10中を通過させれば、素子基板4と半導体素子5との間には、溶融したハンダの表面張力による位置のセルフアジャストが行われて、正確な位置への取付けが行われるものとなる。よって、本発明によれば、複数の端子部5aを有する半導体素子5においても正確な位置で素子基板4に取付けられるものとなり、このときには、前の実施形態と同様に高精度のチップマウンターなどの必要なくして取付けを可能とするものである。
ここで、上記ハンダの表面張力により行われる位置調整の精度は、前記ランド1a(4a)を形成するときの精度に依存するものであり、そして、前記ランド1a(4a)は通常、写真手段を用いたエッチングなどにより形成されるものであるので、必要充分な精度を有するものである。
上記に説明したように、溶融したハンダの表面張力を利用したセルフアジャストで基板上の正確な位置に部品を取付ける方法であるので、素子基板はプリント基板と称されている回路基板であって良く、また、半導体素子は、抵抗、コンデンサ、或いは、ICなど回路部品であっても良い。よって、基板に設けた孔に部品の脚部を挿入することなくハンダ付けを行い取付けを行う、いわゆる表面実装と称されている部品取付方法にも応用が可能である。
1、4…素子基板
1a、4a…ランド
1b…配線
3…ハンダペースト
2、5…半導体素子
2a、5a…端子部
10…リフロー炉
1a、4a…ランド
1b…配線
3…ハンダペースト
2、5…半導体素子
2a、5a…端子部
10…リフロー炉
Claims (1)
- 素子基板上に半導体素子に対応する素子取付用のランドを設けると共に該ランドにハンダおよびフラックスを塗布しておき、このランドに前記半導体素子を載置した状態で加熱炉を通過させ、前記ハンダを溶融させて前記素子基板への前記半導体素子の取付を行う半導体素子の基板組付方法において、前記素子基板上に設けられる前記ランドは、当該のランドに取付けられる半導体素子の端子部と同一形状、若しくは、外形線の一部に同一形状を含む形状とされていることを特徴とする半導体素子の基板組付方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385632A JP2005150385A (ja) | 2003-11-14 | 2003-11-14 | 半導体素子の基板組付方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385632A JP2005150385A (ja) | 2003-11-14 | 2003-11-14 | 半導体素子の基板組付方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150385A true JP2005150385A (ja) | 2005-06-09 |
Family
ID=34693627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385632A Pending JP2005150385A (ja) | 2003-11-14 | 2003-11-14 | 半導体素子の基板組付方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150385A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021472A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
US8026590B2 (en) | 2009-08-19 | 2011-09-27 | Samsung Electro-Mechanics Co., Ltd. | Die package and method of manufacturing the same |
JP2016096322A (ja) * | 2014-11-07 | 2016-05-26 | 日亜化学工業株式会社 | 発光装置 |
-
2003
- 2003-11-14 JP JP2003385632A patent/JP2005150385A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021472A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
US8026590B2 (en) | 2009-08-19 | 2011-09-27 | Samsung Electro-Mechanics Co., Ltd. | Die package and method of manufacturing the same |
KR101095119B1 (ko) * | 2009-08-19 | 2011-12-16 | 삼성전기주식회사 | 다이 패키지 및 그 제조방법 |
JP2016096322A (ja) * | 2014-11-07 | 2016-05-26 | 日亜化学工業株式会社 | 発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
TWI302290B (en) | Structure for circuit assembly | |
EP1740029B1 (en) | Circuit substrate | |
US20180235080A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
JPH06232561A (ja) | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ | |
JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
JP2005150385A (ja) | 半導体素子の基板組付方法 | |
US20050253258A1 (en) | Solder flow stops for semiconductor die substrates | |
EP1708551B1 (en) | Land structure, printed wiring board, and electronic device | |
JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
JPS5915075Y2 (ja) | フイルムキヤリヤテ−プ | |
JPH04345041A (ja) | 半導体素子の実装構造 | |
JP2692522B2 (ja) | パッケージモジュール基板 | |
JPH01145630A (ja) | 液晶表示素子 | |
JP2007250868A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
CN110071088B (zh) | 半导体装置 | |
JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
JP2009253131A (ja) | 半導体装置の製造方法 | |
JP2001267368A (ja) | フリップチップ実装構造 | |
JPH10173093A (ja) | 半導体パッケージの製造方法 | |
JP2004056065A (ja) | 電子基板の製造方法 | |
JPH08222845A (ja) | 半導体装置の実装方法 | |
JP2006012883A (ja) | 電子部品はんだ接合方法,エリアアレイ型電子部品,電子回路基板および電子部品ユニット | |
JP3132713B2 (ja) | 半導体装置 |