JP2005123413A - 光学素子実装用基板およびその製造方法 - Google Patents

光学素子実装用基板およびその製造方法 Download PDF

Info

Publication number
JP2005123413A
JP2005123413A JP2003357166A JP2003357166A JP2005123413A JP 2005123413 A JP2005123413 A JP 2005123413A JP 2003357166 A JP2003357166 A JP 2003357166A JP 2003357166 A JP2003357166 A JP 2003357166A JP 2005123413 A JP2005123413 A JP 2005123413A
Authority
JP
Japan
Prior art keywords
substrate
laser diode
thin film
photodiode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003357166A
Other languages
English (en)
Other versions
JP4225179B2 (ja
Inventor
Teruhisa Akashi
照久 明石
Masashi Higashiyama
賢史 東山
Hideaki Takemori
英昭 竹盛
Kazuhiro Hirose
一弘 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003357166A priority Critical patent/JP4225179B2/ja
Priority to CNB2004100483643A priority patent/CN1320709C/zh
Priority to US10/880,956 priority patent/US20050084201A1/en
Priority to KR1020040049701A priority patent/KR100619214B1/ko
Publication of JP2005123413A publication Critical patent/JP2005123413A/ja
Application granted granted Critical
Publication of JP4225179B2 publication Critical patent/JP4225179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4271—Cooling with thermo electric cooling
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02407—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling
    • H01S5/02415—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling by using a thermo-electric cooler [TEC], e.g. Peltier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】
周波数が１０GHｚを超える信号において，図１３の形態構造の光学素子実装用基板を形成することが難しい。また，基板の反りが発生しにくく，特に温度変動によって基板の反りが助長されにくい構造の光学素子実装用基板を得ることは難しい。
【解決手段】
シリコン基板と，前記シリコン基板にある第一の誘電体基板と第二の誘電体基板とを備え，前記第一の基板上に前記レーザダイオードの設置部，前記配線，前記ホトダイオードの設置部を備え，前記シリコン基板に前記レンズまたは前記光ファイバの設置部を備える光学素子実装用基板とする。
【選択図】
図１

Description

本発明は，光学素子実装用基板に関する。
従来，レーザダイオードやホトダイオードから成る光半導体素子と光ファイバまたはレンズとの光結合を行う光学素子実装用基板で，最大伝送信号周波数１０ＧＨｚ高周波信号伝送を可能とする光学素子実装用基板が特開２００２−５０８２１号公報に開示されている。
特開２００２−５０８２１号公報
しかし，上記従来例で開示された光学素子実装用基板には次のような点で十分とは言えない。高周波数の信号、例えば周波数が１０GHｚを超える信号においては，伝送損失の抑制することが十分とはいえない。最大膜厚１０ｕｍの誘電体層（例えば，ＳｉＯ２から構成される。）では厚さが不十分なため，伝送損失を抑制した（例えば，３ｄB/cm以下）伝送線路すなわち薄膜配線パターンを形成することが容易ではない。また，シリコン基板を抵抗率１００００Ω・ｃｍ以上と特殊な基板を用いなけばならない。また、この抵抗率を達成するためにはノンドープのシリコン基板を製造しようとすると，その値を制御することは製法上困難である。また、１００００Ω・ｃｍ以上と規定することは難しい。さらに，このような特殊な抵抗率の基板を用いるため、生産性を上げることが困難であり、低コスト化にも対応しにくい。
また、誘電体層がシリコン基板の全面に成膜されるので，光ファイバ用のＶ溝内部にもおよそ１０ｕｍの誘電体層が形成される。そのため，この誘電体層は，シリコンの異方性エッチングによって形成された高精度なＶ溝の形状など形成した溝精度を低下させやすい。その結果，光ファイバの搭載精度（パッシブアライメント精度）を高めることが容易でない。
そこで本発明は，前述の少なくとも一つの課題を解決する光学素子実装用基板を提供するものである。
上記目的を達成するために，本発明における解決手段は次のような手段である。
レンズ或は光ファイバ搭載部を備えた第一の基板と、前記第一の基板の一主面上に形成され、前記レンズ或は光ファイバに光学的に連絡するレーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する連絡部を有する配線層を備えた第二の基板と、を備えることを特徴とする光学素子実装用基板である。
さらに好ましくは以下の構成を有する。
（１）レンズ或は光ファイバ搭載部を備えた第一の基板と、
前記第一の基板の一主面上に形成され、前記レンズ或は光ファイバに光学的に連絡するレーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する連絡部を有する配線層を備え、前記第一の基板より抵抗率の高い第二の基板と、を備えることを特徴とする光学素子実装用基板である。
なお、前記第二の基板は第一の基板より電気抵抗率が高い基板であることであってもよい。
前記第二の基板は前記第一の基板の前記レンズ搭載部に対応する領域に開口部を備えることを特徴とする。
或は、前記レンズ搭載部の周囲に前記第二の基板の端部が位置する。
前記第一の基板はシリコン基板である。前記第二の基板はガラス基板である。
これらの、形態により，前述の少なくとも一つの課題を解決する光学素子実装用基板を提供できる。また、高周波数信号に対応できる装置を構成することができる（例えば、１０ＧＨｚ以上の高周波信号の伝送損失を抑制・低減できる）。また、伝送損失がシリコン基板の抵抗率による依存を小さくでき，汎用的なシリコン基板を用いることが可能な構造を提供する。または、さらに，光ファイバやレンズを搭載するためのＶ溝の精度を確保すると同時に，基板の反りが発生し難い構造，特に温度変動による基板の反り量の増大を抑制する，すなわちレーザダイオードと光ファイバとの光結合の損失増大を抑制する構造を提供することに貢献できる。
（２）レンズ搭載部を備えた第一の基板と、前記第一の基板の一主面に対向して形成され、レーザダイオードの搭載部及び前記レーザダイオードに連絡する配線層を備えた第二の基板と、前記第一の基板の前記一主面と反対側の主面に対向して形成された第三の基板を備えることを特徴とする光学素子実装用基板である。
例えば第一の基板に形成される他の基板が、例えば第一の基板の一方の面だけに形成されている場合に比べて、温度変動によって基板の反りが助長されることを抑制できる。前記他の基板としては、例えば誘電体基板である。この結果，レーザダイオードと光ファイバとを前述の基板に搭載した際には光結合にずれを生じることを抑制して，結合損失が大きくなることを抑制できる。
また、より好ましい具体的形態としては、レンズ或は光ファイバの搭載部を備えた第一の基板と、前記第一の基板の一主面に対向して形成され、前記レンズ或は光ファイバに光学的に連絡するレーザダイオードの搭載部及び前記レーザダイオードへの連絡部を有する配線層を備え、前記第一の基板より抵抗率の高い第二の基板と、前記第一の基板の前記一主面と反対側の主面に対向して形成され、前記第一の基板より抵抗率の高い第三の基板を備えることを特徴とする光学素子実装用基板である。
また、例えば、前記第二の基板の線膨張係数と前記第一の基板の線膨張係数の差より、前記第二の基板と前記第三の基板との線膨張係数の差の方が小さくなっている。
また、例えば、前記第二の基板は前記第一の基板の前記レンズ搭載部に対応する領域に開口部を備えることを特徴とする。或は、前記レンズ搭載部の周囲に前記第二の基板の端部が位置する。また、前記第二の基板より前記第三の基板の方が面積が大きい。
また、例えば、前記第三の基板はガラス基板である。一形態としては、第二の基板と第三の基板とは同じ材料からなる誘電体基板であることができる。
後述するように、第二の基板は、或は第三の基板を備えている場合は第二の基板或は第三の基板、好ましくは第二及び第三の基板は、第一の基板より薄く形成されていることが好ましい。或は他の状況下においては、第二の基板は、或は第三の基板を備えている場合は第二の基板或は第三の基板、好ましくは第二及び第三の基板は、第一の基板より厚く形成されていることが好ましい。
また、好ましくは、第二の基板と第一の基板との厚さの差より、第二の基板と第三の基板との厚さの差の方が小さくなる。一例としては、測定誤差の範囲内で同じであることも考えられる。
また、例えば、光学素子実装用基板は、レーザダイオードに電気的に接続される配線，前記レーザダイオードと光学的に接続されるレンズまたは光ファイバの設置部，前記レーザダイオードと光学的に接続されるホトダイオードの設置部，前記ホトダイオードに電気的に接続される配線とを設置する設置部を有する。例えばシリコン基板である第一の基板と，前記第一の基板の一主面に設置された第二の基板と，前記第一の基板の前記一主面の裏面に設置された第三の基板とを備え，前記第二の基板上に前記レーザダイオードの設置部，前記配線，前記ホトダイオードの設置部を備え，前記第一の基板に前記レンズまたは前記光ファイバの設置部を備える。
また、例えば、前記第一の基板の前記第二の基板側表面には薄膜が形成されている。例えば、基板成分が周囲の酸素と結合して形成された酸化膜である。また、例えば、前記第一の基板の前記第三の基板側表面に薄膜が形成されている。これも前述の酸化膜であることができる。
（３）レンズ搭載部を備えた第一の基板と、
前記第一の基板の一主面上の第一の領域に形成され、レーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する第一の配線層を備え、前記第一の基板より抵抗率の高いレーザダイオード搭載用基板と、
前記第一の基板の前記一主面上の第二の領域に形成され、ホトダイオードの搭載部及び前記ホトダイオードに電気的に連絡する第二の配線層を備え、前記第一の基板より抵抗率の高いホトダイオード搭載用基板と、を備えたことを特徴とする光学素子実装用基板である。
前記レンズ搭載部は、或は光ファイバ搭載部であることもできる。
例えば、前記レーザダイオード搭載用基板と前記ホトダイオード搭載用基板は、前述の第二の基板についての説明の少なくとも幾つかの状態を有していることが好ましい。例えば、これらの基板は前記第一の基板より抵抗率が高い基板である。また、これらの基板が同じ主構成材料を有することが好ましい。より好ましくは、製造誤差或は測定誤差の範囲内で同じ成分からなる。
（４）レーザダイオードの搭載部及び前記レーザダイオードへの電気的な連絡部を有する第一の配線層を備え、前記第一の基板より抵抗率の高いレーザダイオード搭載用基板と、前記レーザダイオード搭載用基板の前記レーザダイオード搭載部が形成された面の反対側面に形成され、前記レーザダイオードに光学的に連絡するレンズ或は光ファイバの搭載部を備えた第一の下地基板と、
ホトダイオードの搭載部及び前記ホトダイオードへの電気的な連絡部を有する第二の配線層を備え、前記第一の基板より抵抗率の高いホトダイオード搭載用基板と、前記ホトダイオード搭載用基板の前記ホトダイオード搭載部が形成された面の反対側面に形成された第二の下地基板と、を備えたことを特徴とする光学素子実装用基板である。
（５）前述した、光学素子実装用基板の製造方法は以下の工程を含む。
第一の基板の一主面にレンズ或は光ファイバを設置する領域に溝を形成する溝形成工程と、
前記溝が形成された第一の基板の前記溝が形成された主面に第二の基板を接合する接合工程と、
前記第二の基板の前記接合された主面とは反対側の主面にレーザダイオードに電気的に連絡する電極膜と、前記電極膜に電気的に連絡して外部からの配線が電気的に連絡される配線層と、を形成する導電膜形成工程と、
前記導電膜形成工程で形成された膜をレジストで覆うレジスト形成工程と、
前記レジストをパターンニングして第二の基板の前記溝形成領域に対応する領域に開口部を形成する工程と、を含む。
前記開口部形成することにより、溝領域を覆っていた第二の基板を除去して前記第一の基板より第二の基板の面積を狭めている。
または、レーザダイオード，レーザダイオードに電気的に接続される配線，前記レーザダイオードと光学的に接続されるレンズまたは光ファイバ，前記レーザダイオードと光学的に接続されるホトダイオード，前記ホトダイオードに電気的に接続される配線とを設置する設置部を有する光学素子実装用基板の製造方法であって，シリコン基板を異方性エッチングによって溝を形成する工程と，前記シリコン基板と第一の基板および第二の基板とを接合する工程と，前記第一の基板上にレーザダイオード設置部と配線とホトダイオード設置部とを形成する工程と，前記第一の基板の一部をエッチングし前記シリコン基板に形成された前記溝を露出させる工程を含むことを特徴とする。
前述の光学素子実装用基板を用いて実装された光学素子は、第一の基板と，前記第一の基板の一主面に設置された第二の基板と，前記第一の基板の前記一主面の裏面に設置された第三の基板とを備え，前記第二の基板上には、レーザダイオード，レーザダイオードに電気的に接続される配線，前記レーザダイオードと光学的に接続されるホトダイオード，前記ホトダイオードに電気的に接続される配線とを有し、前記第一の基板には前記レーザダイオードと光学的に接続されるレンズまたは光ファイバを有する。
これらの光学素子実装用基板により、少なくとも前述した課題の一つを解決することができる。
または、伝送信号が高周波数(例えば１０GHｚ以上)の場合でも，損失を抑制した伝送線路を容易に形成することができる。
または，汎用的な抵抗率のシリコン基板を用いることにより，生産性が高く，製造コストの低減につながる。
または，レンズまたは光ファイバ設置用のエッチング溝内部に厚い誘電膜を形成しなくてもよくすることができるので，エッチング溝の形状精度を高く確保することができ，エッチング溝に搭載するレンズまたは光ファイバの搭載精度を維持できる。
本発明の光学素子実装用基板により、少なくとも前述した課題の一つを解決することができる。
以下，図面を参照して本発明の実施例を詳細に説明する。なお、以下の形態は本発明の範囲に含まれる形態の一実施形態を示したに過ぎない。本発明は、実施形態として説明した形態に限られるものではない。
図１は本発明の第一の実施例である光学素子実装用基板の斜視図である。光学素子実装用基板は第一の基板の一例としての半導体基板であるシリコン基板１と、前記第一の基板の一主面側に形成された第二の基板の一例としての第一のガラス基板２と、前記第一の基板の前記一主面とは反対側に形成された第三の基板の一例としての第二のガラス基板３を含んで構成される。シリコン基板１は，第一のガラス基板２および第二のガラス基板３よりも厚い基板である例を示した。また，第一のガラス基板２と第二のガラス基板３とはおよそ同じ厚さの誘電体基板である。第二の基板と第一の基板との抵抗率の差より第二の基板と第三の基板との抵抗率の差の方が小さい。例えば、製造誤差或は測定誤差の範囲内で同じ材料のガラスから成る。これらの誘電体基板は半導体のシリコン基板１よりも抵抗率(Ω/cm)は高い絶縁性のある基板であることができる。また、例えば、シリコン基板１と第一のガラス基板２とは酸化膜４、例えば自然酸化膜や熱酸化膜であるSiO2薄膜、を介して接合されており，シリコン基板１と第二のガラス基板３とは同様に酸化膜４すなわちSiO2薄膜を介して接合されている。酸化膜４のSiO2薄膜上に第一のガラス基板２や第二のガラス基板３が位置する。シリコン基板１は結晶面方位（１００）を主表面にしたの単結晶シリコン基板であることが好ましい。また，例えば、その表面には自然酸化膜４すなわちSiO2薄膜が形成されており，一部にはシリコンの異方性エッチングにより形成されたエッチング溝５および逆ピラミッド溝６が形成されている。エッチング溝５の近傍のエッチング溝５の中心線を線対称に，逆ピラミッド溝６が形成されている。第一のガラス基板２の表面には，窒化タンタル薄膜抵抗８，酸化タンタル薄膜キャパシタ９，レーザダイオードと電気的接続を行うためのレーザダイオード用共通薄膜電極１０，レーザダイオード用共通薄膜電極１０上に形成され，レーザダイオードを実装するためのはんだ膜であるレーザダイオード用AuSnはんだ薄膜１１，ホトダイオードと電気的接続を行うためのホトダイオード用薄膜電極１４，同じくホトダイオード用第一共通薄膜電極１２，ホトダイオード用第二共通薄膜電極１３，ホトダイオード用薄膜電極１４上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第一AuSnはんだ薄膜１７，ホトダイオード用第一共通薄膜電極１２上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第二AuSnはんだ薄膜１５，ホトダイオード用共通薄膜電極１３上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第三AuSnはんだ薄膜１６，レーザダイオードが動作している時の基板の表面温度を測定するための薄膜温度センサ１８，レーザダイオードからの出射光を反射させホトダイオードに光を入射させるためのガラスエッチング溝７がそれぞれ形成されている。
図のように，窒化タンタル薄膜抵抗８および酸化タンタル薄膜キャパシタ９は，レーザダイオードが実装されるレーザダイオード用AuSnはんだ薄膜１１が形成されている位置の近傍に形成されている。上記の窒化タンタル薄膜抵抗８やレーザダイオード用共通薄膜電極１０等の薄膜素子に，レーザダイオードやホトダイオードに伝えられる１０ＧＨｚを超える高周波電気信号が伝送される。さらに，エッチング溝５は，光ファイバやレンズを実装するために利用される溝であり，逆ピラミッド溝６は，光ファイバやレンズを実装する位置を求めるために利用されるマーカー用溝として用いることができる。例えば，外形が円筒形のレンズをエッチング溝５に実装した場合，レンズの実装高さすなわちレンズの光軸中心は，エッチング溝５の幅で決定される。なぜなら，エッチング溝５はシリコンの異方性エッチングにより形成されるので，エッチング溝５の側面はシリコンの結晶面の｛１１１｝面から構成され，底面の（１００）面と５４．７°の角度を常に成すからである。このように，エッチング溝５の側面と底面との角度が一定であるので，エッチング溝５の幅でレンズの中心高さが決まる。このとき，第一のガラス基板２上にレーザダイオード用AuSnはんだ薄膜１１を介して実装されるレーザダイオードのスポット（光出射口）とレンズの中心とが一致すれば，光の結合が取れ，光軸が一致する。これらの光軸が一致するように，エッチング溝５の幅を求めればよい。
また，レンズの長手方向の位置決めは，エッチング溝５の近傍に形成された逆ピラミッド溝６を基準マーカーとして用いることができる。なお，シリコン基板１は面方位｛１００｝を表せばその他の方位でもよく，シリコン基板１の抵抗率はいずれの抵抗率でもよい。好ましくは，１０００Ωｃｍ以下である。なぜなら，１０ＧＨｚ以上の高周波信号を伝送する第一のガラス基板２がスパッタ法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される薄膜に比べて十分に厚い基板であるので，下地の基板であるシリコン基板１の抵抗率が第一のガラス基板２上の薄膜素子で構成された高周波伝送路（電極パターン）の伝送特性に影響を及ぼすことを抑制できる。
伝送線路の損失は導体損失と誘電体損失に二分される。本実施例では，誘電体損失の低い第一のガラス基板２に薄膜素子からなる伝送線路が形成されるので，ほぼ導体損失が支配的となる。膜厚が厚い金属膜を伝送線路に用いれば，導体損失はほぼ無視することができる。本実施例では金属膜の厚膜化は容易に対応できるので，伝送線路の損失を低減することができる。
図２は図１で示した光学素子実装用基板の分解斜視図の一例である。第一のガラス基板２および第二のガラス基板３は，熱膨張係数がおよそ３３×１０−７/℃でシリコン基板１の熱膨張係数（２３．３×１０−７/℃）に近く，内部に4%程度のNa2Oを多く含むガラス（例えば，ホウケイ酸ガラス）で，シリコン基板１との陽極接合が可能なガラスが好ましい。例えば抵抗率は２０℃で４×１０14Ωｃｍ程度である。図のように，シリコンの異方性エッチングで形成されたエッチング溝５や逆ピラミッド溝６が形成され，自然酸化膜４すなわちSiO2薄膜が表面に形成されたシリコン基板１に第一のガラス基板２と第二のガラス基板３とが陽極接合などで接合されて構成される。第一のガラス基板２はエッチング溝５や逆ピラミッド溝６が形成されたシリコン基板１の一主面に陽極接合などで接合され，第二のガラス基板３はシリコン基板１の裏面に陽極接合などで接合される。第一のガラス基板２は，シリコン基板１に接合後エッチング溝５や逆ピラミッド溝６が隠れないような形状であることが必要である。図２に示す第一のガラス基板２の形状は一例で，エッチング溝５や逆ピラミッド溝６を被覆しない形状であればどのような形状でも良い。図のように，シリコン基板１の表面の面積に比べて第一のガラス基板２の接合面の面積は小さい。又は少なくともエッチング溝が第一のガラス基板の端部外に位置する領域を有する。一方，第二のガラス基板３には，窒化タンタル薄膜抵抗８等の薄膜素子が形成されておらず，シリコン基板１の幅と長さと同様の幅と長さを持つようにすると作り易い。すなわち，接合される面積は，シリコン基板１，第二のガラス基板３共に等しいことが好ましい。例えば、第一の基板であるシリコン基板１の面積と第二の基板である第一のガラス基板２の面積との差より第二の基板の面積と第三の基板である第二のガラス基板３の面積との差の方が小さい。第一のガラス基板２および第二のガラス基板３は，図２のような形状に加工後にシリコン基板１に陽極接合してもよいが，異方性エッチングを終えたシリコンウエハとガラスウエハとをウエハレベルで初めに陽極接合し，窒化タンタル薄膜抵抗８等の薄膜素子を形成後に，ドライエッチングでガラスエッチング溝７や開口部を設けたほうが好ましい。このような実施例の構造は，シリコン基板１を第一のガラス基板２と第二のガラス基板３とで挟み込む構造なので，温度変動による基板の反りを助長し難い構造と言える。なぜなら，例えば、一例として、第一のガラス基板２と第二のガラス基板３とが同一材料であれば，それらの線膨張係数が同じなので，基板は温度変動により長手方向に伸びるだけで反ることはほとんど無いからである。
図３は，他の形態として、シリコン基板１の表面に接合用エッチング溝１９が形成されたものを用いる場合の，図１の光学素子実装用基板の分解斜視図の一例である。接合用エッチング溝１９がシリコン基板１に形成されている以外は，図２の場合と同じ構造である。接合用エッチング溝１９が形成されれば，シリコン基板１と第一のガラス基板２とが接合される面積が小さいくなるので，接合時の印加圧力が小さくでき，また接合後の基板の反りが発生し難いという利点がある。同様な理由により，シリコン基板１の裏面にも接合用エッチング溝が形成してある。
図４は、他の形態として、シリコン基板１の表裏面に形成された接合用エッチング溝１９の代わりに，第一のガラス基板２の接合面や第二のガラス基板３の接合面に接合用ガラスエッチング溝２０が形成されている場合の実施例を示している。このような構成にしても，接合時の印加圧力を小さくでき，接合後の基板の反りが発生し難いという利点がある。
図５は，誘電体基板である第一のガラス基板２上のレーザダイオード設置箇所とホトダイオード設置箇所とを第一のガラス基板２の基板表面よりも低い位置に設けた例を示す光学素子実装用基板の斜視図である。レーザダイオード設置箇所とホトダイオード設置箇所を第一のガラス基板２の基板表面よりも低い位置にするために，第一のガラス基板２に高さ調整溝２１が形成されている。図５の実施例の光学素子実装用基板は，高さ調整溝２１が第一のガラス基板２上に設けられている以外，図１と同じ構成である。
レーザダイオードと電気的接続を行うためのレーザダイオード用共通薄膜電極１０は，第一のガラス基板２の表面と高さ調整溝２１内に形成されている。同様に，ホトダイオードと電気的接続を行うためのホトダイオード用薄膜電極１４とホトダイオード用第一共通薄膜電極１２とホトダイオード用第二共通薄膜電極１３とが，第一のガラス基板２の表面と高さ調整溝２１内に形成されている。また，レーザダイオードを実装するためのはんだ膜であるレーザダイオード用AuSnはんだ薄膜１１やホトダイオードを実装するためのはんだ膜であるホトダイオード用第一AuSnはんだ薄膜１７やホトダイオード用第二AuSnはんだ薄膜１５やホトダイオード用第三AuSnはんだ薄膜１６が高さ調整溝２１内に形成されている。外形が円筒形のレンズをエッチング溝５に実装する場合，高さ調整溝２１が第一のガラス基板２に形成されていれば，エッチング溝５の幅のみでレンズ中心の高さ調整する場合に比べて，レンズ中心とレーザダイオードのスポットとを一致させることが容易になる。ここでは，レーザダイオード設置箇所とホトダイオード設置箇所とが第一のガラス基板２の基板表面よりも低い位置にある場合について述べたが，逆にこれらの設置箇所が第一のガラス基板２の基板表面よりも高い位置にあってもよい。
図６は，他の実施形態を示す。第一のガラス基板２がシリコン基板１に比べて厚い第二の実施例を示す光学素子実装用基板の斜視図である。より好ましくは、第二のガラス基板３もシリコン基板１に比べて厚い形態である。第一のガラス基板２と第二のガラス基板３とは同じ材料のガラスから成る誘電体基板であり，およそ同じ厚さの基板である。これらの基板は誘電体基板であるので，当然ながらシリコン基板に比べて抵抗率が高い絶縁性基板である。この実施例の場合も，図１に示した第一の実施例と同様に，自然酸化膜４すなわちSiO2薄膜を介してシリコン基板１に接合された第一のガラス基板２上に窒化タンタル薄膜抵抗８，酸化タンタル薄膜キャパシタ９，レーザダイオード用共通薄膜電極１０，レーザダイオード用AuSnはんだ薄膜１１，ホトダイオード用薄膜電極１４，ホトダイオード用第一共通薄膜電極１２，ホトダイオード用第二共通薄膜電極１３，ホトダイオード用第一AuSnはんだ薄膜１７，ホトダイオード用第二AuSnはんだ薄膜１５，ホトダイオード用第三AuSnはんだ薄膜１６，薄膜温度センサ１８の薄膜素子が形成されている。第一のガラス基板２上の薄膜素子を介して，１０ＧＨｚ以上の高周波電気信号がレーザダイオードやホトダイオードに伝わる。図１に示した第一の実施例に比べて，シリコン基板１の厚さが薄いものの，１０ＧＨｚ以上の伝送信号対応の伝送線路である薄膜素子が第一のガラス基板上に形成されているので，シリコン基板１の抵抗率に依存せず，伝送特性を損なうことなく低ロスで信号の伝送をすることができる。
図７は，本発明の第三の実施例である光学素子実装用基板の斜視図である。光学素子実装用基板は，シリコン基板１と第二のガラス基板３と第三のガラス基板２２と第四のガラス基板２３とから構成される。シリコン基板１は，この場合，第二のガラス基板２，第三のガラス基板２２，第四のガラス基板２３の厚さよりも厚い基板である。逆にシリコン基板１がこれらの基板よりも薄い基板であっても良い。第二のガラス基板３と第三のガラス基板２２と第四のガラス基板２３とはおよそ同じ厚さの基板であり，同じ材料のガラスからなる誘電体基板である。そのため，シリコン基板１にくらべてこれらの基板の抵抗率は高く，絶縁性の高い基板である。第三のガラス基板２２と第四のガラス基板２３とは自然酸化膜４すなわちSiO2薄膜を介してシリコン基板１の表面に接合され設けられているのに対し，第二のガラス基板３は自然酸化膜４すなわちSiO2薄膜を介してシリコン基板１の裏面に接合されている。
すなわち，自然酸化膜４のSiO2薄膜上に第二のガラス基板３や第三のガラス基板２２や第四のガラス基板２３が位置する。シリコン基板１はその一主面が結晶面方位（１００）の単結晶シリコン基板で，その表面には自然酸化膜４が形成されており，一部にはシリコンの異方性エッチングにより形成されたエッチング溝５および逆ピラミッド溝６が形成されている。エッチング溝５の近傍のエッチング溝５の中心線を線対称に，逆ピラミッド溝６が形成されている。シリコン基板１に接合される第三のガラス基板２２と第四のガラス基板２３とは分割されている。第三のガラス基板２２上には，窒化タンタル薄膜抵抗８，酸化タンタル薄膜キャパシタ９，レーザダイオードと電気的接続を行うためのレーザダイオード用共通薄膜電極１０，レーザダイオード用共通薄膜電極１０上に形成され，レーザダイオードを実装するためのはんだ膜であるレーザダイオード用AuSnはんだ薄膜１１，レーザダイオードが動作している時の基板の表面温度を測定するための薄膜温度センサ１８が形成されている。レーザダイオード用AuSnはんだ薄膜１１を介して，レーザダイオードが第三のガラス基板２２に実装される。このとき，窒化タンタル薄膜抵抗８やレーザダイオード用共通薄膜電極１０を通して，１０ＧＨｚ以上の高周波電気信号がレーザダイオードに印加される。なお，シリコン基板１は面方位｛１００｝を表せばその他の方位でもよく，シリコン基板１の抵抗率はいずれの抵抗率でもよい。なぜなら，高周波信号を伝送する第三のガラス基板２２がスパッタ法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される薄膜に比べて十分に厚い基板であるので，下地の基板であるシリコン基板１の抵抗率が第三のガラス基板２２上の薄膜素子で構成された高周波伝送路（電極パターン）の伝送特性に影響を及ぼさないからである。一方，第四のガラス基板２３上には，ホトダイオードと電気的接続を行うためのホトダイオード用薄膜電極１４，同じくホトダイオード用第一共通薄膜電極１２，ホトダイオード用第二共通薄膜電極１３，ホトダイオード用薄膜電極１４上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第一AuSnはんだ薄膜１７，ホトダイオード用第一共通薄膜電極１２上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第二AuSnはんだ薄膜１５，ホトダイオード用共通薄膜電極１３上に形成されホトダイオードを実装するためのはんだ膜であるホトダイオード用第三AuSnはんだ薄膜１６が形成されている。前記各AuSnはんだ薄膜を介してホトダイオードが，第四のガラス基板２３に実装される。このとき，前記ホトダイオード用薄膜電極１４等を通して，ホトダイオードからの高周波電気信号が光学素子実装用基板の外部にある信号処理用のＩＣに信号の波形が劣化することなく伝送される。
この場合，シリコン基板１の抵抗率は第四のガラス基板２３上に形成された伝送線路の伝送特性劣化の影響因子としては無視することができる。なぜなら，ホトダイオードからの高周波電気信号を伝送する第四のガラス基板２３が誘電体薄膜に比べて十分に厚い基板であるので，下地の基板であるシリコン基板１の抵抗率が第四のガラス基板２３上の薄膜素子で構成された高周波伝送路の伝送特性に影響を及ぼさないからである。
このように，レーザダイオードを設置するガラス基板とホトダイオードを設置するガラス基板とが別々の基板であっても，高周波電気信号伝送の伝送特性を劣化させることはない。また，基板の反りや温度変動による基板の反りの助長を抑制するために，図１から図６に示した実施例と同様にシリコン基板１の裏面に反り矯正用の同じ材料から成るガラス基板が接合されていることが望ましい。なお，シリコン基板１の裏面に接合される第二のガラス基板３は，シリコン基板１との接合面がシリコン基板１の裏面の面積に比べて小さくてもよく，また，一部分割されていてもよい。シリコン基板１に第三のガラス基板２２および第四のガラス基板２３を接合した後の基板の反りを矯正するような構造の第二のガラス基板３となることが望ましい。そのため，第二のガラス基板３は，必ずしも第三のガラス基板２２および第四のガラス基板２３とおよそ同じ厚さの基板である必要はない。
図８に第4の実施例である光学素子搭載用基板の斜視図である。基板の反りが，シリコン基板１の厚さを十分に厚くすることで抑制できるならば，図８に示す構造の光学素子実装用基板であってもよい。なお、図１の構造において、第二のガラス板３を除いた構造にすることができる。また、これは、第二のガラス基板３を除いた構造になっている。シリコン基板１に接合される第三のガラス基板２２および第四のガラス基板２３の接合面積が図１に示した第一の実施例の構造に対して小さいので，接合後の基板の反りは図１の第一の実施例に比べて小さい。図８に示す構造の光学素子実装用基板は、先の実施例で設けていた第二のガラス板３を有しない形態にすることができる。しかし、シリコン基板１の裏面に第二のガラス基板３を接合した場合にくらべて，温度変動による基板のそりは大きくなる恐れがある。しかし，素子特性にとって問題とならない範囲であるばよい。第三のガラス基板２２および第四のガラス基板２３の接合面積を極力小さくし，これらの基板の厚さを小さくし，シリコン基板１の厚さを厚くすることにより，温度変動による基板のそりを小さくすることができる。そのため，温度変動によるレーザダイオードとホトダイオードとエッチング溝５に実装されるレンズ等との光軸ずれを最小限に抑制することができる。
図９は，本発明の第五の実施例である光学素子実装用基板の斜視図である。図７に示した構成に対して，第四のガラス基板２３が無い構成で，第三のガラス基板２２のみがシリコン基板１上に自然酸化膜４すなわちSiO2薄膜を介して接合されている。自然酸化膜４のSiO2薄膜上に第三のガラス基板２２が位置する構成である。ホトダイオードを実装するための基板である第四のガラス基板２３はシリコン基板１と異なるベース基板２４上に実装され，レーザダイオードとの光結合が取られる位置に配置される。一方，第三のガラス基板２２上のレーザダイオード用AuSnはんだ薄膜１１を介して第三のガラス基板２２上に実装されるレーザダイオードとエッチング溝に実装されるレンズとの光軸は一致している。このような構成によっても，１０ＧＨｚ以上の高周波電気信号は各ガラス基板上を伝送することができ，伝送特性の劣化を抑制することができる。また，およそ同じ厚さのガラス基板によってシリコン基板が挟まれた構造であるので，温度変動による光軸ずれは抑制される。また，受光有効面積が大きい面受光タイプのホトダイオードを用いれば，たとえシリコン基板１と別体の基板に第四のガラス基板２３を実装しても，レーザダイオードとの光結合を容易に行うことができる。このような構成においても，所望の特性を満足することができる。
ホトダイオードを実装するための基板である第四のガラス基板２３が実装されるベース基板２４は，図１０に示すシリコン基板１に実装してもよい。この場合，第四のガラス基板２３は，図９で第三のガラス基板２２が実装されたシリコン基板１と異なるシリコン基板１に自然酸化膜４すなわちSiO2薄膜を介して接合されている。当然ながら，第四のガラス基板２３上のホトダイオード用第一AuSnはんだ薄膜１７，ホトダイオード用第二AuSnはんだ薄膜１５，ホトダイオード用第三AuSnはんだ薄膜１６を介して，ホトダイオードが第四のガラス基板２３に実装される。シリコン基板１にはエッチング溝５や逆ピラミッド溝６が形成され，この位置にレンズを搭載できる構成とするほうがレーザダイオードとの光結合を取る上ではよい。このようにホトダイオードおよびレンズを実装した後，図９に示した光学素子実装用基板に実装されたレーザダイオードと光軸を一致させることが容易にできる。
なお，上記いずれの実施例においても，エッチング溝５や逆ピラミッド溝６の内に自然酸化膜４以外の薄膜を成膜することがないので，シリコンの異方性エッチングにより形成した構造すなわち精度を維持することができる。
さらに，薄膜素子から成る伝送線路を構成する金属膜は膜厚３μｍ程度の厚い膜であることが伝送線路の導体損失を低減・抑制するためには好ましい。
次に，図１に示した構造の光学素子実装用基板の製造方法について図１１を用いて説明する。この製造方法には，シリコンの異方性エッチングによって，シリコン基板に複数の異種形状の溝（深さの異なる溝または，大きさの異なる溝）を形成し，その後，シリコン基板にガラス基板を接合し，薄膜抵抗や薄膜電極等の薄膜素子をガラス基板に形成した後，ドライエッチングによりガラス基板をエッチングする特徴がある。ここで，図１１は，特徴的な構造をもつ光学素子実装用基板の製作法を理解しやすいように示した断面図である。そのため，図１に示した光学素子実装用基板の断面とは一致していない。図１１の工程ａ）から工程ｆ）に従って製造方法を説明する。
ａ）はじめに，結晶面方位（１００）のシリコン基板１の両面にSi3N4/SiO2積層膜（図示せず。）を成膜する。SiO2膜（例えば，膜厚１２０ｎｍ）は熱酸化により形成された熱酸化膜で，Si3N4膜（例えば，膜厚１６０ｎｍ）は減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜された膜である。次に，このSi3N4/SiO2積層膜にエッチング溝５および逆ピラミッド溝６を形成するための開口部を設ける。この方法には，従来の半導体技術で用いられるホトリソグラフィ（レジスト塗布，露光，現像，レジストパターン形成とレジストをマスク剤としてSi3N4/SiO2積層膜にパターンを転写する。）を適用し，Si3N4/SiO2積層膜のエッチングにはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を適用する。その後，濃度４０ｗｔ％の水酸化カリウム水溶液（温度７０℃）にてシリコンの異方性エッチングを行う。このとき，エッチング溝５の深さが所望の深さ，例えば４５０μｍになるまでエッチングする。逆ピラミッド溝６（図１１では図示せず。）は，Si3N4/SiO2積層膜によるマスク開口部が小さいので，エッチング溝５のエッチング深さが４５０μmになる前に｛１１１｝面が出現してＶ形状の溝すなわち逆ピラミッドの形状となり，見かけ上エッチングが停止した状態となる。このように，シリコンの異方性エッチングによる異種形状溝（深さの異なる溝，大きさの異なる溝）の形成は，深さが最も深い溝のエッチングに律速されるが，同時に複数の溝を形成することができる。次に，Si3N4/SiO2積層膜を熱りん酸，ＢＨＦ（HF＋NH4F混合水溶液）を用いて順次剥離する。その後，大気中にシリコン基板１が放置されると自然酸化膜４がシリコン基板１の表裏面に形成される。ｂ）次に，シリコン基板１と線膨張係数がシリコン基板１に近い，第一のガラス基板２である内部に4%程度のNa2Oを多く含むホウケイ酸ガラスとを陽極接合により接合する。例えば，基板加熱温度４００℃，印加電圧６００Ｖにより接合が可能である。さらに，第一のガラス基板２と同じ厚さの第二のガラス基板３とシリコン基板１とを同様な方法で接合する。このとき，シリコン基板１に第一のガラス基板２と第二のガラス基板３とをヒーター上で積層し，第一のガラス基板２に電圧を印加，接合し，続けて第二のガラス基板３に電圧を印加，接合するほうが良い。この方法により，接合による基板の反りを極力低減することができる。ｃ）第一のガラス基板２上に窒化タンタル薄膜抵抗８，酸化タンタル薄膜キャパシタ９（図１１では図示せず。），レーザダイオード用共通薄膜電極１０，レーザダイオード用AuSnはんだ薄膜１１（図１１では図示せず。），ホトダイオード用薄膜電極１４（図１１では図示せず。），ホトダイオード用第一共通薄膜電極１２（図１１では図示せず。），ホトダイオード用第二共通薄膜電極１３（図１１では図示せず。），ホトダイオード用第一AuSnはんだ薄膜１７（図１１では図示せず。），ホトダイオード用第二AuSnはんだ薄膜１５（図１１では図示せず。），ホトダイオード用第三AuSnはんだ薄膜１６（図１１では図示せず。），薄膜温度センサ１８（図１１では図示せず。）を形成する。はじめに，Au（例えば，膜厚３μｍ）/Pt（例えば，膜厚３００ｎｍ）/Ti（例えば，膜厚１００ｎｍ）薄膜（図示せず。）を成膜する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。この場合，金属膜であればこれ以外の金属膜でもよく，Al薄膜やCr薄膜等の単層膜でもよい。ただし，最表面の金属膜は膜厚３μｍ程度の厚い膜であることが薄膜パターンから構成される伝送線路の導体損失を低減・抑制するために好ましい。次に，ホトリソグラフィにより，レジストパターンを形成し，これをマスクとしてイオンミリングによりAu/Pt/Ti薄膜をエッチングする。この後，剥離液，酸素アッシングを用いてレジストを剥離し，レーザダイオード用共通薄膜電極１０，ホトダイオード用薄膜電極１４，ホトダイオード用第一共通薄膜電極１２，ホトダイオード用第二共通薄膜電極１３を形成する。次に，リフトオフ法により，窒化タンタル薄膜，酸化タンタル薄膜，薄膜キャパシタ用上部Au/Pt/Ti薄膜，薄膜温度センサ用Pt/Ti薄膜をそれぞれ形成する。このとき，窒化タンタル薄膜および酸化タンタル薄膜は，スパッタ法により成膜することができる。この場合のスパッタには，前者はアルゴン雰囲気中に微量の窒素ガスを導入して成膜するリアクティブスパッタ法，後者はアルゴン雰囲気中に酸素ガスを導入して成膜するリアクティブスパッタ法を適用することができる。Pt/Ti薄膜はスパッタ法または真空蒸着のいずれかの方法を用いて成膜が可能である。このように，各薄膜素子を第一のガラス基板２上に形成する。
ｄ）例えば１０００ｃｐ程度の粘性が高いネガ型レジストを第一のガラス基板２上に塗布し，ホトリソグラフィにより厚膜レジストパターン２５を得る。厚膜レジストパターン２５の厚さは，例えば１００μｍ程度である。このとき，ガラスエッチング溝７（図１１では図示せず。）を形成するためのレジスト開口部を同時に形成しておくとよい。
ｅ）ガラスのＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）ドライエッチングにより，第一のガラス基板２にエッチング開口部２６およびガラスエッチング溝７を形成する。開口部２６はエッチング溝５の所に言位置もってかえええ
ｆ）酸素アッシングおよびレジスト剥離液により，厚膜レジストパターン２５を剥離する。次に，スプレー塗布法によりポジ型レジスト（図示せず。）を基板表面に塗布する。その後，ホトリソグラフィによりレジストパターン（図示せず。）を形成する。このときのレジストパターンは，レーザダイオード用AuSnはんだ薄膜１１（図１１では図示せず。），ホトダイオード用第一AuSnはんだ薄膜１７（図１１では図示せず。），ホトダイオード用第二AuSnはんだ薄膜１５（図１１では図示せず。），ホトダイオード用第三AuSnはんだ薄膜１６（図１１では図示せず。）に対応したレジストパターンである。AuSnはんだ薄膜（例えば，Au薄膜：８０％，Sn薄膜：２０％）はAu薄膜とSn薄膜との積層薄膜で，合計膜厚は３μｍである。これは真空蒸着法を用いて成膜され，リフトオフ法により，各パターンが形成される。
以上のような工程を順次経ることで本発明の光学素子実装用基板を得ることができる。
図１２は，図１に示した光学素子実装用基板にレーザダイオード３２，ホトダイオード３３，非球面レンズ３１を実装したときの状態を表す模式図である。非球面レンズ３１は接着剤によってエッチング溝５に固定される。レーザダイオード３２およびホトダイオード３３は，レーザダイオード用AuSnはんだ薄膜１１，ホトダイオード用第一AuSnはんだ薄膜１７，ホトダイオード用第二AuSnはんだ薄膜１５，ホトダイオード用第三AuSnはんだ薄膜１６に熱を加えてこれらを溶かす（リフローする）ことにより光学素子実装用基板具体的には第一のガラス基板２にそれぞれ固定される。その際，レーザダイオード３２，ホトダイオード３３，非球面レンズ３１の光軸が合致するようにパッシブアライメントにより固定される。これらの光軸が一致するためには，当然ながら，エッチング溝５の幅，第一のガラス基板２の厚さ，レーザダイオード３２を実装する第一のガラス基板２上の位置，ホトダイオードを実装する第一のガラス基板２上の位置，エッチング溝５が形成されている位置が予め決められている。このような各光部品が実装された光学素子実装用基板に１０ＧＨｚ以上の高周波電気信号を印加して外部へ光信号を送信するために，ワイヤボンディングによって各部品の電気的接続を行う。高周波電気信号を取り扱うので，電気結線を行うための各ワイヤ３４の長さが短くなるように，窒化タンタル薄膜抵抗８，酸化タンタル薄膜キャパシタ９，レーザダイオード用共通薄膜電極１０，ホトダイオード用薄膜電極１４，ホトダイオード用第一共通薄膜電極１２，ホトダイオード用第二共通薄膜電極１３，薄膜温度センサ１８が予め最適な位置に形成されている。ここでの窒化タンタル薄膜抵抗８は電気信号のダンピング排除と終端抵抗の役割をする。レーザダイオード３２にて電気信号は光信号に変換され，レーザダイオード３２から出射された光信号は非球面レンズ３１を通って光ファイバ等の外部へ送信される。このとき，レーザダイオード３２から出射された光信号は，ホトダイオード３３にてモニタされる。ここでは，ワイヤ３４にて光学素子実装用基板内での配線や光学素子実装用基板外への配線を示しているがこの限りではない。光学素子実装用基板内部に貫通孔を形成し，その内部に金属を充填させたビアホール配線にて各素子を電気的に結合させて対応することもできる。この場合，ワイヤ３４の寄生インダクタンスの影響による高周波電気信号の波形の歪みを矯正することができる。
図１３は，図１に示した光学素子実装用基板をバタフライタイプのレーザダイオードモジュールに実装した例を示す模式図である。レーザダイオード３２，ホトダイオード３３が第一のガラス基板２上に実装され，非球面レンズ３１がシリコン基板１上に実装され，光学素子実装用基板が，パッケージ３５の中に実装されている。なお，図示していないが，光学素子実装用基板の下部にはレーザダイオード３２の発熱を抑制するための冷却用ペルチェ素子が実装される。１０ＧＨｚ以上の高周波電気信号は，高周波特性に優れたコネクタ３９を介して光学素子実装用基板に印加される。レーザダイオード３２からの光信号は，非球面レンズ３１，コリメータレンズ３６，フェルール３７で固定された光ファイバ３８を通って外部に発信される。このような構成にて本発明の光学素子実装用基板はレーザダイオードモジュールに適用される。
以上説明してきた光学素子実装用基板を構成するシリコン基板１の非球面レンズ搭載用のエッチング溝５や逆ピラミッド溝６の形成には，水酸化カリウム水溶液を用いたが，ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＥＤＰ（エチレンジアミンピロカテコール水）等のシリコンの異方性エッチングが可能な他のエッチング液を適用してもよい。ただし，エッチング形状および取扱の観点から，水酸化カリウム水溶液が適している。
本発明の第一の実施例である光学素子実装用基板の斜視図である。 図１で示した光学素子実装用基板の分解斜視図である。 シリコン基板の表面に接合用エッチング溝が形成された，図１の光学素子実装用基板の分解斜視図である。 第一のガラス基板や第二のガラス基板の接合面に接合用ガラスエッチング溝が形成された構成を示す分解斜視図である。 第一のガラス基板に段差部を設けた構造の光学素子実装用基板を表す斜視図である。 本発明の第二の実施例で，第一のガラス基板および第二のガラス基板がシリコン基板に比べて厚さが厚い光学素子実装用基板を表す斜視図である。 本発明の第三の実施例である光学素子実装用基板の斜視図である。 シリコン基板の表面側にのみガラス基板が接合された構造の光学素子実装用基板の斜視図である。 本発明の第四の実施例である光学素子実装用基板の斜視図である。 ホトダイオードを実装する第四のガラス基板の実装構成を示す斜視図である。 図１に示した光学素子実装用基板の製造プロセスを示すプロセスフロー図である。 本発明の光学素子実装用基板にレーザダイオード，ホトダイオード，ボールレンズを実装したときの斜視図である。 レーザダイオードモジュールに本発明の光学素子実装用基板を実装したときの上面模式図である。
符号の説明
１ シリコン基板，２ 第一のガラス基板，３ 第二のガラス基板，４ 自然酸化膜，５ エッチング溝，６ 逆ピラミッド溝，７ ガラスエッチング溝，８ 窒化タンタル薄膜抵抗，９ 酸化タンタル薄膜キャパシタ，１０ レーザダイオード用共通薄膜電極，１１ レーザダイオード用AuSnはんだ薄膜，１２ ホトダイオード用第一共通薄膜電極，１３ ホトダイオード用第二共通薄膜電極，１４ ホトダイオード用薄膜電極，１５ ホトダイオード用第二AuSnはんだ薄膜，１６ ホトダイオード用第三AuSnはんだ薄膜，１７ ホトダイオード用第一AuSnはんだ薄膜，１８ 薄膜温度センサ，１９ 接合用エッチング溝，２０ 接合用ガラスエッチング溝，２１ 高さ調整溝，２２ 第三のガラス基板，２３ 第四のガラス基板，２４ ベース基板，２５ 厚膜レジストパターン，２６ エッチング開口部，３１ 非球面レンズ，３２ レーザダイオード，３３ ホトダイオード，３４ ワイヤ，３５ パッケージ，３６ コリメータレンズ，３７ フェルール，３８ 光ファイバ，３９ コネクタ

Claims (9)

  1. レンズ或は光ファイバ搭載部を備えた第一の基板と、
    前記第一の基板の一主面上に形成され、前記レンズ或は光ファイバに光学的に連絡するレーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する連絡部を有する配線層を備え、前記第一の基板より抵抗率の高い第二の基板と、を備えることを特徴とする光学素子実装用基板。
  2. 請求項１において、前記第二の基板は前記第一の基板の前記レンズ搭載部に対応する領域に開口部を備えることを特徴とする光学素子実装用基板。
  3. レンズ搭載部を備えた第一の基板と、
    前記第一の基板の一主面に対向して形成され、レーザダイオードの搭載部及び前記レーザダイオードに連絡する配線層を備え、前記第一の基板より抵抗率の高い第二の基板と、前記第一の基板の前記一主面と反対側の主面に対向して形成され、前記第一の基板より抵抗率の高い第三の基板を備えることを特徴とする光学素子実装用基板。
  4. 請求項３において、前記第二の基板はガラス基板であることを特徴とする光学素子搭載用基板。
  5. レンズ搭載部を備えた第一の基板と、
    前記第一の基板の一主面上の第一の領域に形成され、レーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する第一の配線層を備え、前記第一の基板より抵抗率の高いレーザダイオード搭載用基板と、
    前記第一の基板の前記一主面上の第二の領域に形成され、ホトダイオードの搭載部及び前記ホトダイオードに電気的に連絡する第二の配線層を備え、前記第一の基板より抵抗率の高いホトダイオード搭載用基板と、を備えたことを特徴とする光学素子実装用基板。
  6. レーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する第一の配線層を備え、前記第一の基板より抵抗率の高いレーザダイオード搭載用基板と、前記レーザダイオード搭載用基板の前記レーザダイオード搭載部が形成された面の反対側面に形成され、前記レーザダイオードに光学的に連絡するレンズ搭載部を備えた第一の下地基板と、
    ホトダイオードの搭載部及び前記ホトダイオードに電気的に連絡する第二の配線層を備え、前記第一の基板より抵抗率の高いホトダイオード搭載用基板と、前記ホトダイオード搭載用基板の前記ホトダイオード搭載部が形成された面の反対側面に形成された第二の下地基板と、を備えたことを特徴とする光学素子実装用基板。
  7. レンズ或は光ファイバ搭載部を備えた半導体基板と、
    前記半導体基板の一主面上に形成され、前記レンズ或は光ファイバに光学的に連絡するレーザダイオードの搭載部及び前記レーザダイオードに電気的に連絡する連絡部を有する配線層を備えた誘電体基板と、を備えることを特徴とする光学素子実装用基板。
  8. レンズ搭載部を備えた第一の基板と、
    前記第一の基板の一主面に対向して形成され、レーザダイオードの搭載部及び前記レーザダイオードに連絡する配線層を備えた第二の基板と、前記第一の基板の前記一主面と反対側の主面に対向して形成された第三の基板を備えることを特徴とする光学素子実装用基板。
  9. 第一の基板の一主面にレンズ或は光ファイバを設置する領域に溝を形成する溝形成工程と、
    前記溝が形成された第一の基板の前記溝が形成された主面に第二の基板を接合する接合工程と、
    前記第二の基板の前記接合された主面とは反対側の主面にレーザダイオードに電気的に連絡する電極膜と、前記電極膜に電気的に連絡して外部からの配線が電気的に連絡される配線層と、を形成する導電膜形成工程と、
    前記導電膜形成工程で形成された膜をレジストで覆うレジスト形成工程と、
    前記レジストをパターンニングして第二の基板の前記溝形成領域に対応する領域に開口部を形成する工程と、
    を含むことを特徴とする光学素子実装用基板の製造方法。
JP2003357166A 2003-10-17 2003-10-17 光学素子実装用基板およびその製造方法 Expired - Fee Related JP4225179B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003357166A JP4225179B2 (ja) 2003-10-17 2003-10-17 光学素子実装用基板およびその製造方法
CNB2004100483643A CN1320709C (zh) 2003-10-17 2004-06-25 光学元件安装用基片及其制造方法
US10/880,956 US20050084201A1 (en) 2003-10-17 2004-06-29 Optical bench for mounting optical element and manufacturing method thereof
KR1020040049701A KR100619214B1 (ko) 2003-10-17 2004-06-29 광학 소자 실장용 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003357166A JP4225179B2 (ja) 2003-10-17 2003-10-17 光学素子実装用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005123413A true JP2005123413A (ja) 2005-05-12
JP4225179B2 JP4225179B2 (ja) 2009-02-18

Family

ID=34509822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003357166A Expired - Fee Related JP4225179B2 (ja) 2003-10-17 2003-10-17 光学素子実装用基板およびその製造方法

Country Status (4)

Country Link
US (1) US20050084201A1 (ja)
JP (1) JP4225179B2 (ja)
KR (1) KR100619214B1 (ja)
CN (1) CN1320709C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238858A (ja) * 2010-05-12 2011-11-24 Sumitomo Electric Ind Ltd 光半導体装置
JP2020102476A (ja) * 2018-12-20 2020-07-02 三菱電機株式会社 球レンズの支持構造、それを用いた球レンズの高さ調整方法および光通信モジュールの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716850B2 (en) 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010251588A (ja) * 2009-04-17 2010-11-04 Renesas Electronics Corp 光送信装置およびその製造方法
US9058973B2 (en) * 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
KR20150012167A (ko) * 2013-07-24 2015-02-03 주식회사 포벨 초고속 통신용 광 모듈
US10193301B2 (en) * 2017-03-31 2019-01-29 Nichia Corporation Method of manufacturing light emitting device and light emitting device
US10168538B2 (en) * 2017-04-12 2019-01-01 Massachusetts Institute Of Technology Symmetric micro-optic module
CN109346926A (zh) * 2018-09-29 2019-02-15 北京凯普林光电科技股份有限公司 一种扇形密排激光器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8712808D0 (en) * 1987-06-01 1987-07-08 Bt & D Technologies Ltd Optical transmitters
JPH0744313B2 (ja) * 1989-02-24 1995-05-15 日本電信電話株式会社 半導体レーザ装置
US5179609A (en) 1991-08-30 1993-01-12 At&T Bell Laboratories Optical assembly including fiber attachment
JP3484543B2 (ja) * 1993-03-24 2004-01-06 富士通株式会社 光結合部材の製造方法及び光装置
EP0638829B1 (en) * 1993-08-09 1999-11-24 Nippon Telegraph And Telephone Corporation Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
JP3389226B2 (ja) 1993-08-09 2003-03-24 日本電信電話株式会社 光サブモジュール
JPH0774343A (ja) * 1993-08-31 1995-03-17 Fujitsu Ltd 集積化光装置及びその製造方法
DE69611282T2 (de) * 1995-12-22 2001-04-26 Lucent Technologies Inc., Murray Hill Optische Unteranordnung mit niedriger Abmessung
JPH10311936A (ja) 1997-05-14 1998-11-24 Mitsubishi Electric Corp 光モジュール
KR19990061766A (ko) * 1997-12-31 1999-07-26 윤종용 광섬유 및 광도파로 소자 접속 구조
CN1207595C (zh) * 2000-05-31 2005-06-22 古河电气工业株式会社 半导体激光器模块
JP2002043591A (ja) 2000-07-28 2002-02-08 Kyocera Corp 光モジュール
JP2002050821A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 光実装基板及びそれを用いた光モジュール
US6837627B2 (en) * 2001-04-25 2005-01-04 Sumitomo Electric Industries, Ltd. Optical communication module
JP2002324875A (ja) * 2001-04-26 2002-11-08 Fuji Photo Film Co Ltd 半導体パッケージ基台および半導体パッケージ
JP2003014990A (ja) * 2001-06-29 2003-01-15 Sumitomo Electric Ind Ltd 光通信モジュール
US6944377B2 (en) * 2002-03-15 2005-09-13 Hitachi Maxell, Ltd. Optical communication device and laminated optical communication module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238858A (ja) * 2010-05-12 2011-11-24 Sumitomo Electric Ind Ltd 光半導体装置
JP2020102476A (ja) * 2018-12-20 2020-07-02 三菱電機株式会社 球レンズの支持構造、それを用いた球レンズの高さ調整方法および光通信モジュールの製造方法
JP7202874B2 (ja) 2018-12-20 2023-01-12 三菱電機株式会社 球レンズの高さ調整方法および光通信モジュールの製造方法

Also Published As

Publication number Publication date
CN1610196A (zh) 2005-04-27
CN1320709C (zh) 2007-06-06
KR20050037336A (ko) 2005-04-21
US20050084201A1 (en) 2005-04-21
JP4225179B2 (ja) 2009-02-18
KR100619214B1 (ko) 2006-09-01

Similar Documents

Publication Publication Date Title
JP3931703B2 (ja) 光学素子搭載基板及びその製造方法
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
JPS6155792B2 (ja)
JPWO2002089274A1 (ja) 光通信装置
US10816740B2 (en) Flip chip bonding onto a photonic integrated circuit
JP4225179B2 (ja) 光学素子実装用基板およびその製造方法
JP6286853B2 (ja) 電子装置とその製造方法、及び電子機器
KR100456672B1 (ko) 광도파로 플랫폼 및 그 제조 방법
KR100442609B1 (ko) 플립칩 본딩구조 및 본딩방법
US7419311B2 (en) Surface mount optical coupler, method of mounting the same, and method of producing the same
US7519243B2 (en) Substrate, substrate adapted for interconnecting optical elements and optical module
KR20020041755A (ko) 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품
JPH08110446A (ja) 光伝送モジュール
JP2002232054A (ja) 光モジュールの実装構造
JP3990361B2 (ja) オプチカルベンチ
TW200304557A (en) Ceramic waferboard
JP2004241480A (ja) 光半導体装置
JP6423161B2 (ja) 光集積回路装置
JP2977338B2 (ja) 半導体モジュール
JP4039367B2 (ja) 光素子実装基板の製造方法
JP3284771B2 (ja) 光結合装置の光素子搭載部構造
JP2002107584A (ja) 光部品実装用基板及びその製造方法並びに光モジュール
JPH08194137A (ja) 電気光混載モジュールおよびその製造方法
JP2005189378A (ja) 光素子実装基板
JP4671480B2 (ja) 光実装基板の製造方法及び光モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4225179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees