JP2011238858A - 光半導体装置 - Google Patents

Abstract

【課題】光半導体装置における信号特性の劣化を抑制すること。
【解決手段】本光半導体装置１００Ａは、光半導体素子ＬＤと、主面にコンデンサＣが搭載された第１キャリア４０と、上部に第１キャリア４０および光半導体素子ＬＤとを搭載してなる温度制御装置２０とを備え、コンデンサＣを搭載した領域の下方における第１キャリア４０の主面と温度制御装置２０の上面との間の領域５６は、接地電位が排除された排除領域であることを特徴とする。これにより、コンデンサＣの実装パターンとグランドパターンＧＮＤとの間（上記の排除領域）に寄生容量が形成されてしまうことを抑制し、信号特性の劣化を抑制することができる。
【選択図】図４

Description

本発明は、光半導体装置に関する。

光半導体装置は、光信号と電気信号との間で信号変換を行う半導体光モジュールを含む。半導体光モジュールには、電気信号のノイズを抑制するためのコンデンサが接続される。従来から、半導体光モジュール及びコンデンサを絶縁性のキャリア上に設けた光半導体装置が知られている。キャリアには導電性のパターンが形成されており、当該パターンは半導体光モジュール及びコンデンサと接続されている。導電性パターンの一部はグランドパターンとなっており、半導体光モジュール及びコンデンサはグランドパターンにより接地されている（例えば、特許文献１を参照）。

特開２００５−２５２２５１号公報

上記の光半導体装置では、グランドパターンがキャリアの裏側（半導体光モジュール及びコンデンサが実装されている面の反対側）に形成されている。これにより、コンデンサの実装パターンとグランドパターンとの間で寄生容量が形成され、信号特性が劣化してしまう場合があった。

本発明は上記課題に鑑みなされたものであり、キャリア上に半導体光モジュール及びコンデンサが設けられた光半導体装置において、信号特性の劣化を抑制することを目的とする。

本光半導体装置は、光半導体素子と、主面にコンデンサが搭載された第１キャリアと、上部に前記第１キャリアおよび前記光半導体素子とを搭載してなる温度制御装置とを備え、前記コンデンサを搭載した領域の下方における前記第１キャリアの主面と前記温度制御装置の上面との間は、接地電位が排除された排除領域であることを特徴とする。

上記構成において、前記第１キャリアと前記温度制御装置の上面との間には、金属もしくは表面にメタライズを備えた誘電体からなる第２キャリアが設けられてなる構成とすることができる。

上記構成において、前記金属あるいはメタライズの電位は、フローティングである構成とすることができる。

上記構成において、前記金属あるいはメタライズは、前記排除領域に相当する領域が排除されてなる構成とすることができる。

上記構成において、前記第２キャリアは、前記排除領域に相当する領域が排除された空洞を備える構成とすることができる。

上記構成において、前記第１キャリアの主面に接地電位を有するグランドパターンが設けられ、前記グランドパターンは、これと結合する信号ラインとの間で伝送線路を構成する構成とすることができる。

上記構成において、前記伝送線路は、前記グランドパターン上に搭載された、上面に前記信号ラインが設けられてなる伝送線路基板からなる構成とすることができる。

上記構成において、前記第１キャリアの主面に前記コンデンサと接続された抵抗を備え、前記抵抗が搭載された領域の下方は、接地電位が排除されてなる構成とすることができる。

本光半導体装置は、主面にコンデンサが搭載されたキャリアを備え、前記コンデンサを搭載した領域の前記主面下方は、接地電位が排除された排除領域であることを特徴とする。

本光半導体装置は、半導体レーザと、主面に前記半導体レーザを搭載する実装領域が設けられ、変調信号を前記実装領域側から入力するためのパターンを有する第１キャリアと、上部に前記第１キャリアを搭載してなる温度制御装置とを備え、前記実装領域の下方における前記第１キャリアの主面と前記温度制御装置の上面との間は、接地電位が排除された排除領域であることを特徴とする。

本光半導体装置によれば、キャリア上に半導体光モジュール及びコンデンサが設けられた光半導体装置において、信号特性の劣化を抑制することができる。

図１は、比較例に係る光半導体装置の回路図である。 図２は、比較例に係る光半導体装置の構成を示す図である。 図３は、実施例１に係る光半導体装置の上面図である。 図４は、実施例１に係る光半導体装置の断面図である。 図５は、実施例１の変形例に係る光半導体装置の断面図である。 図６は、実施例１及びその変形例に係る光半導体装置におけるＲＣ回路の構成を示す図で有る。 図７は、実施例２に係る光半導体装置の断面図である。 図８は、実施例３に係る光半導体装置の断面図である。 図９は、実施例４に係る光半導体装置の回路図である。 図１０は、実施例４に係る光半導体装置の構成を示す図である。

最初に、比較例に係る光半導体装置について説明する。
（比較例）

図１は、比較例に係る光半導体装置１００の回路図である。変調器集積型の半導体レーザ（以下、半導体レーザＬＤ）は、発光部８０及び変調部８２を備えている。発光部８０により発光した光は、変調部８２により変調され、外部へと出力される（図中の矢印を参照）。発光部８０は、外部端子１６に接続され、変調部８２には、高周波信号伝達用の分布定数線路１２と、ノイズ低減用のＲＣ回路１４とが、それぞれワイヤＬ１及びＬ２を介して接続されている。分布定数線路１２の一端は外部端子１８に接続されており、外部端子１８には半導体レーザＬＤの変調器を駆動するためのドライバＩＣ（図示せず）が接続されている。ＲＣ回路１４では、ワイヤＬ２の側からコンデンサＣ及び抵抗Ｒが直列に接続されている。抵抗Ｒの一端は接地されている。

図２（ａ）は、比較例に係る光半導体装置の上面図であり、図２（ｂ）は、図２（ａ）のＡ−Ａ’線に沿った断面図である。図２（ｂ）に示すように、温度制御装置２０上にキャリア３０が搭載され、キャリア３０上にサブキャリア４０が搭載されている（図中では、ハッチを省略）。サブキャリア４０は絶縁性のキャリア（例えば、窒化アルミ）からなり、半導体レーザＬＤやコンデンサＣ等の回路素子は、サブキャリア４０の上面に設けられている。以下の説明では、温度制御装置２０、キャリア３０、及びサブキャリア４０の積層方向を上下方向とし、温度制御装置２０の側を下方向、サブキャリア４０の側を上方向と称する。

図２（ａ）〜（ｂ）に示すように、サブキャリア４０の上面及び下面には、導電性の（例えば、Ａｕを含む材料で形成されている）パターン１２及びパターン４６がそれぞれ形成されている。サブキャリア４０のパターン１２は、分布定数線路１２を構成する。また、上面パターン４２の他の一部は、サブキャリアの上面に設けられた素子（半導体レーザＬＤ、コンデンサＣ、及び抵抗Ｒ）と電気的に接続され、これらの素子の実装パターンとして機能する。サブキャリア４０の下面パターン４６はグランドパターンＧＮＤであり、サブキャリア４０に形成されたビアホール４８を介して、上面のパターン４２と電気的に接続されている。これにより、サブキャリア４０の上面及び下面を用いて、図１に示す回路が形成される。

比較例に係る光半導体装置１００では、コンデンサＣの直下の領域５０に、グランドパターンが形成されている。これにより、コンデンサＣの実装パターンと裏面のグランドパターンＧＮＤとの間に寄生容量５２が形成されてしまう。その結果、高周波信号の伝達特性が劣化してしまう場合がある。

以下に記載の実施例では、上記の課題を解決するための構成について説明する。

図３（ａ）〜（ｂ）は、実施例１に係る光半導体装置１００Ａの上面図である。図３（ａ）は、半導体光モジュール及び電気素子が実装された状態を示し、図３（ｂ）はサブキャリア４０上の配線パターンのみを示すものである。光半導体装置１００Ａの回路構成は、比較例（図１）と同一である。以下の説明では、比較例と共通の構成には同一の符号を付し、詳細な説明を省略する。

図３（ａ）に示すように、サブキャリア４０上には、半導体レーザＬＤ、抵抗Ｒ、コンデンサＣ、実装基板６０、及びブリッジ７０が設けられている。実装基板６０及びブリッジ７０上には、分布定数線路１２が形成されている。このとき、実装基板６０及びブリッジ７０は、アルミナ（Ａｌ_２Ｏ_３）を含む材料である。ブリッジ７０は、サブキャリア４０上の回路を外部の回路（例えば、ドライバＩＣ）と接続するためのものであり、ブリッジ７０上に形成された配線７２の一端は、分布定数線路１２に接続されている。これにより、サブキャリア４０の上面に、「Ｌ−変調器−Ｃ−Ｒ」を含む整合回路が形成されている。なお、半導体レーザＬＤは、集積されておらず、変調器と半導体レーザＬＤが別々に構成されたものでもよい。

図３（ｂ）に示すように、サブキャリア４０の上面パターンは、コンデンサＣの実装パターン４４を除き、全てグランドパターンＧＮＤとなっている。コンデンサＣの実装パターンとグランドパターンＧＮＤとの間は、抵抗Ｒ（本実施例では印刷抵抗のため、サブキャリア４０上にパターンとして形成されている）により接続されている。

図４は、実施例１に係る光半導体装置１００ＡのＡ−Ａ’線に沿った断面図である。温度制御装置２０上にキャリア３０が搭載され、キャリア３０上にサブキャリア４０が搭載されている。サブキャリア４０は絶縁性の材料（例えば、窒化アルミ（ＡｌＮ）を含む材料）であり、半導体レーザＬＤやコンデンサＣ等の回路素子は、サブキャリア４０の上面に設けられ、サブキャリア４０の下面は金属でメタライズされている。キャリア３０は、導電性（金属製、例えばＣｕＷ（銅タングステン）を含む材料）のものであってもよいし、サブキャリア４０と同じく絶縁性のものであってもよい。この場合、キャリア３０の表面は金属でメタライズされている。半導体レーザＬＤ、コンデンサＣ、実装基板６０、及びブリッジ７０の下面にそれぞれ形成された導電性のパターンは、サブキャリア４０上面のグランドパターンＧＮＤと接続されている。

サブキャリア４０の下面、並びにキャリア３０の上面及び下面には、グランドパターンＧＮＤが形成されていない。このため、サブキャリア４０の下面、並びにキャリア３０の上面及び下面（温度制御装置２０の上面）は、フローティング（電気的に浮いている）状態となっている。

実施例１に係る光半導体装置１００Ａによれば、サブキャリア４０の下面にはグランドパターンが設けられていない。これにより、コンデンサＣの実装パターンとグランドパターンＧＮＤとの間に寄生容量が形成されてしまうことを抑制し、整合回路における信号特性の劣化を抑制することができる。

より詳細には、サブキャリア４０の下面及びキャリア３０の上面のうち、サブキャリア４０の上面におけるコンデンサＣが設けられた領域５４と重複する領域５０に、グランドパターンが設けられていなければよい。ここで、「重複する領域」とは、コンデンサが設けられた領域５４に対向する領域であり、キャリア３０及びサブキャリア４０の厚み方向（積層方向）から見て互いに重複する領域を指す。本実施例では、サブキャリア４０の下面及びキャリア３０の上面全体にグランドパターンが設けられていない構成としたが、寄生容量の大部分は、この重複する領域で構成されるので、上記の重複領域５０以外にはグランドパターンが形成されていてもよい。また、上記の重複領域５０に、グランドパターンＧＮＤ以外の導電性パターンが設けられていてもよい。もちろん、サブキャリア４０の下面、キャリア３０、及びキャリア３０に設けられたメタライズについて、フローティング状態にしてもよい。なお、光半導体装置１００内に、半導体レーザＬＤの駆動用ドライバＩＣを配置してもよい（図示せず）。

これらより、コンデンサＣが搭載された領域の下方におけるサブキャリア４０の主面と温度制御装置２０の上面との間の領域５６が、接地電位が排除された排除領域となっていればよい。この構成によれば、寄生容量の形成を抑制し、整合回路における信号特性の劣化を抑制することができる。本実施例のように、コンデンサＣに接続された抵抗Ｒを設ける場合、抵抗Ｒの下方の領域も排除領域とすることが好ましい。また、上記の効果を奏するためには、少なくとも図４で示す領域５６が排除領域となっていればよいが、本実施例のように、サブキャリア４０の上面と温度制御装置２０の上面との間の全ての領域５８が排除領域となっていてもよい。

図５は、実施例１の変形例に係る光半導体装置１００Ｂの断面図である。実施例１と異なり、光半導体装置１００Ｂはサブキャリア４０を有さないため、温度制御装置２０上に絶縁性のキャリア３０が搭載され、キャリア３０上に半導体レーザＬＤやコンデンサＣ等の回路素子が設けられている。すなわち、光半導体装置１００Ｂにおけるキャリア３０は、光半導体装置１００Ａにおけるサブキャリア４０に相当する。その他の構成は実施例１と同様である。

実施例１の変形例に係る光半導体装置１００Ｂによれば、キャリア３０の下面にグランドパターンが形成されていないため、実施例１と同様に寄生容量の形成を抑制し、整合回路１０における信号特性の劣化を抑制することができる。このとき、温度制御装置２０の上面にも、グランドパターンが形成されていないことが好ましい。これにより、コンデンサＣが搭載された領域の下方におけるキャリア３０の主面と温度制御装置２０の上面との間の領域５６が、接地電位が排除された排除領域となり、寄生容量の形成が抑制される。また、キャリア３０の上面と温度制御装置２０の上面との間の全ての領域が排除領域となっていてもよい。なお、光半導体装置１００Ｂ内に半導体レーザＬＤの駆動用ドライバを配置してもよい（図示せず）。

実施例１において、サブキャリア４０は、コンデンサＣを搭載するための第１キャリアとして機能する。また、キャリア３０は、サブキャリア４０（第１キャリア）を搭載するための第２キャリアとして機能する。変形例１において、キャリア３０は、コンデンサＣを搭載するための第１キャリアとして機能する。上記第１キャリアの上面は第１主面に、下面は第２主面にそれぞれ相当する。また、上記第２キャリアの上面は第３主面に、下面は第４主面にそれぞれ相当する。以下の説明において、第１主面と第２主面、並びに第３主面と第４主面は、それぞれキャリアの積層方向において互いに対向する面同士を指す。

実施例１では、光半導体装置１００ＡのＲＣ回路１４について、抵抗Ｒを印刷抵抗で構成し、抵抗Ｒの一端が接地されている構成としたが、これ以外の構成を用いてもよい。

図６（ａ）〜（ｄ）は、実施例１及びその変形例に係る光半導体装置におけるＲＣ回路の詳細な構成を示す図である。図６（ａ）は、実施例１に係る光半導体装置１００Ａと同様であり、ワイヤＬ２（半導体レーザＬＤ）−コンデンサＣ−印刷抵抗ＲＰの順に回路素子が接続されている。コンデンサＣと印刷抵抗ＲＰとの間は、実装パターン４９により接続されている。図６（ｂ）は、印刷抵抗ＲＰをチップ抵抗ＲＣに変更したものであり、その他の構成は図６（ａ）と同じである。

図６（ｃ）は、コンデンサＣと抵抗Ｒの接続順序を逆にしたものであり、ワイヤＬ２（半導体レーザＬＤ）−印刷抵抗ＲＰ−コンデンサＣの順に回路素子が接続されている。コンデンサＣと印刷抵抗ＲＰとの間は、実装パターン４９により接続され、コンデンサＣとグランドとの間は、ワイヤＬ３により接続されている。図６（ｄ）は、印刷抵抗ＲＰをチップ抵抗ＲＣに変更したものであり、その他の構成は図６（ｃ）と同じである。

以上のように、ＲＣ回路１４は、上記の例のように様々な構成とすることができる。ただし、図６（ｃ）〜（ｄ）の構成では、コンデンサＣとグランドとの間にワイヤＬ３が設けられており、図６（ａ）〜（ｂ）の構成に比べてインダクタンス成分が大きくなっている。従って、ＲＣ回路１４のインダクタンス成分を小さくするためには、コンデンサＣを半導体レーザＬＤと抵抗Ｒとの間に接続することが好ましい。また、上記のように、抵抗Ｒには印刷抵抗ＲＰ及びチップ抵抗ＲＣのいずれを用いてもよい。

実施例２は、コンデンサを実装基板上に搭載した例である。実施例２に係る光半導体装置１００Ｃの回路構成は比較例（図１）と同様であり、詳細な説明を省略する。また、実施例１と共通する構成については、同一の符号を付し詳細な説明を省略する。

図７は、光半導体装置１００Ｃの断面図である。図示するように、温度制御装置２０上にサブキャリア４０が搭載され、さらにサブキャリア４０上に実装基板６１が搭載されている。実装基板６１は、例えばアルミナ（Ａｌ_２Ｏ_３）を含む材料で形成されている。図１に示した回路素子のうち、コンデンサＣが実装基板６１上に設けられ、その他の回路素子はサブキャリア４０上に設けられている。

実装基板６１の上面には、コンデンサＣの実装パターン６２が形成されている。グランドパターンＧＮＤは、サブキャリア４０の上面のうち、実装基板６１におけるコンデンサＣの実装領域５４と重複しない領域に形成されている。実装基板６１の下面及びサブキャリア４０の下面には、グランドパターンは形成されていない。

実施例２の光半導体装置１００Ｃによれば、実施例１と同様に、コンデンサＣの実装パターンとグランドパターンＧＮＤとの間に寄生容量が形成されてしまうことを抑制し、整合回路における信号特性の劣化を抑制することができる。すなわち、コンデンサＣが搭載された領域の下方における実装基板６１の主面と温度制御装置２０の上面との間の領域５６が、接地電位が排除された排除領域となり、寄生容量の形成が抑制されている。また、実装基板６１の上面と温度制御装置２０の上面との間の全ての領域が排除領域となっていてもよい。本実施例において、実装基板６１は、コンデンサＣを搭載するための第１キャリアとして機能する。また、サブキャリア４０は、実装基板６１（第１キャリア）を搭載するための第２キャリアとして機能する。なお、光半導体装置１００Ｃ内において、半導体レーザＬＤの駆動用ドライバＩＣを配置してもよい（図示せず）。

実施例３は、キャリアの一部に空洞を設けた例である。実施例３に係る光半導体装置１００Ｄの回路構成は、比較例（図１）と同様であり、詳細な説明を省略する。また、実施例１〜２と共通する構成については、同一の符号を付し詳細な説明を省略する。

図８は、光半導体装置１００Ｄの断面図である。図示するように、温度制御装置２０上にキャリア３０及びサブキャリア４０が搭載され、サブキャリア４０上に図１に示した回路素子が設けられている。

実施例１〜２と異なり、キャリア３０には空洞３２が設けられている。空洞３２は、サブキャリア４０に設けられたコンデンサＣの実装領域５４と重複する領域に形成されており、空洞３２の形成領域には導電性のパターンが設けられていない。キャリア３０の上面のうち、空洞３２を除く部分には、グランドパターンＧＮＤが形成されており、サブキャリア４０に形成されたビアホール４８を介して、サブキャリア４０上面の導電性パターン４２と接続されている。このように、コンデンサＣの実装領域５４と重複しない領域には、グランドパターンＧＮＤが形成されていてもよい。なお、この空洞３２は、空洞でなくキャリア３０が形成されてもよい。この場合においても、グランドパターンＧＮＤが実装領域５４と重複されなければ、同様の効果を得ることができる。

実施例３の光半導体装置１００Ｄによれば、実施例１〜２と同様に、コンデンサＣの実装パターンとグランドパターンＧＮＤとの間に寄生容量が形成されてしまうことを抑制し、整合回路における信号特性の劣化を抑制することができる。すなわち、コンデンサＣが搭載された領域の下方におけるサブキャリア４０の主面と温度制御装置２０の上面との間の領域５６が、接地電位が排除された排除領域となり、寄生容量の形成が抑制されている。さらに、本実施例では、キャリア３０のうち排除領域５６に相当する領域が空洞３２となっており、接地電位がより確実に排除されている。本実施例において、サブキャリア４０は、コンデンサＣを搭載するための第１キャリアとして機能する。また、キャリア３０は、サブキャリア４０（第１キャリア）を搭載するための第２キャリアとして機能する。なお、光半導体装置１００Ｄ内において、半導体レーザＬＤの駆動用ドライバＩＣを配置してもよい（図示せず）。

実施例４は、半導体光モジュールとして直接変調型の半導体レーザを用いた例である。

図９は、実施例４に係る光半導体装置１００Ｅの回路図である。図１は、比較例に係る光半導体装置１００の回路図である。直接変調型の半導体レーザＬＤの一端が、ワイヤＬ１を介して抵抗Ｒ及び分布定数線路１２に接続され、ワイヤＬ２を介して外部端子１９に接続されている。半導体レーザＬＤの他端はワイヤＬ３を介して接地されており、分布定数線路１２の一端は外部端子１８に接続されている。

図１０（ａ）は、実施例４に係る光半導体装置１００Ｅの上面図であり、図１０（ｂ）は、図１０（ａ）のＡ−Ａ線に沿った断面図である。図１０（ｂ）に示すように、温度制御装置２０上にキャリア３０が搭載され、キャリア３０上に絶縁性のサブキャリア４０が搭載されている。半導体レーザＬＤ及びグランドパターンＧＮＤは、サブキャリア４０の上面に設けられ、抵抗Ｒ及び分布定数線路１２は、サブキャリア４０上に搭載された実装基板６０上に設けられている。半導体レーザＬＤは、これを搭載するためのサブキャリア４０上のパターン５１にロウ付けされている。本実施例の半導体レーザは、Ｐ電極の側を下にして実装されている。そして、このパターン５１は、抵抗Ｒ及び分布定数線路１２から供給される変調信号を半導体レーザＬＤに入力している。サブキャリア４０の下面には、導電性のパターンが設けられていない。

ここで、サブキャリア４０の下面及びキャリア３０の上面のうち、半導体レーザＬＤの実装領域５４と重複する領域５０にグランドパターンが形成されていると、比較例の場合と同様に半導体レーザＬＤとの間で寄生容量が形成され、信号特性が劣化してしまう。

実施例４に係る光半導体装置１００Ｅによれば、サブキャリア４０の下面にはグランドパターンが設けられていない。これにより、半導体レーザＬＤとグランドパターンとの間に寄生容量が形成されてしまうことを抑制し、整合回路における信号特性の劣化を抑制することができる。すなわち、半導体レーザＬＤが搭載された領域の下方におけるサブキャリア４０の主面と温度制御装置２０の上面との間の領域５６が、接地電位が排除された排除領域となり、寄生容量の形成が抑制されている。また、サブキャリア４０の上面と温度制御装置２０の上面との間の全ての領域が排除領域となっていてもよい。このように、実施例１〜３で説明した変調器を備えた半導体レーザだけでなく、直接変調型半導体レーザを搭載する光半導体装置においても、同様の方法で信号特性の劣化を抑制することができる。

以上、実施例１〜４に係る光半導体装置によれば、コンデンサ（実施例４においては半導体レーザ）が搭載された領域の下方におけるキャリア（第１キャリア）の主面と、温度制御装置の上面との間に、グランドパターンが形成されていない。換言すれば、上記領域が、接地電位が排除された排除領域となっている。この構成によれば、上記領域に寄生容量が形成されてしまうことを抑制し、整合回路における信号特性の劣化を抑制することができる。なお、本構成においてコンデンサに接続された抵抗を設ける場合、抵抗の下方の領域も排除領域とすることが好ましい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 半導体光モジュール
１２ 分布定数線路
１４ ＲＣ回路
２０ 温度制御装置
３０ キャリア
４０ サブキャリア
６０、６１ 実装基板
７０ ブリッジ
Ｒ 抵抗
Ｃ コンデンサ
Ｌ ワイヤ
ＧＮＤ グランドパターン
１００ 光半導体装置

Claims (10)

1. 光半導体素子と、
   主面にコンデンサが搭載された第１キャリアと、
   上部に前記第１キャリアおよび前記光半導体素子を搭載してなる温度制御装置とを備え、
   前記コンデンサを搭載した領域の下方における前記第１キャリアの主面と前記温度制御装置の上面との間は、接地電位が排除された排除領域であることを特徴とする光半導体装置。
2. 前記第１キャリアと前記温度制御装置の上面との間には、金属もしくは表面にメタライズを備えた誘電体からなる第２キャリアが設けられてなることを特徴とする請求項１記載の光半導体装置。
3. 前記金属あるいはメタライズの電位は、フローティングであることを特徴とする請求項２記載の光半導体装置。
4. 前記金属あるいはメタライズは、前記排除領域に相当する領域が排除されてなることを特徴とする請求項２記載の光半導体装置。
5. 前記第２キャリアは、前記排除領域に相当する領域が排除された空洞を備えることを特徴とする請求項２記載の光半導体装置。
6. 前記第１キャリアの主面に接地電位を有するグランドパターンが設けられ、前記グランドパターンは、これと結合する信号ラインとの間で伝送線路を構成することを特徴とする請求項１〜５のいずれかに記載の光半導体装置。
7. 前記伝送線路は、前記グランドパターン上に搭載された、上面に前記信号ラインが設けられてなる伝送線路基板からなることを特徴とする請求項６記載の光半導体装置。
8. 前記第１キャリアの主面に前記コンデンサと接続された抵抗を備え、
   前記抵抗が搭載された領域の下方は、接地電位が排除されてなることを特徴とする請求項１〜７のいずれかに記載の光半導体装置。
9. 主面にコンデンサが搭載されたキャリアを備え、
   前記コンデンサを搭載した領域の前記主面下方は、接地電位が排除された排除領域であることを特徴とする光半導体装置。
10. 半導体レーザと、
    主面に前記半導体レーザを搭載する実装領域が設けられ、変調信号を前記実装領域側から入力するためのパターンを有する第１キャリアと、
    上部に前記第１キャリアを搭載してなる温度制御装置とを備え、
    前記実装領域の下方における前記第１キャリアの主面と前記温度制御装置の上面との間は、接地電位が排除された排除領域であることを特徴とする光半導体装置。
    

Images