JP3284771B2 - 光結合装置の光素子搭載部構造 - Google Patents
光結合装置の光素子搭載部構造Info
- Publication number
- JP3284771B2 JP3284771B2 JP19143394A JP19143394A JP3284771B2 JP 3284771 B2 JP3284771 B2 JP 3284771B2 JP 19143394 A JP19143394 A JP 19143394A JP 19143394 A JP19143394 A JP 19143394A JP 3284771 B2 JP3284771 B2 JP 3284771B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical element
- pattern
- solder
- mounting part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光通信装置等に用いら
れる光結合装置の光素子搭載部構造に関するものであ
る。
れる光結合装置の光素子搭載部構造に関するものであ
る。
【０００２】
【従来の技術】光素子アレイと光ファイバアレイとを結
合したアレイモジュールは、多軸に亙る高精度な位置合
わせ技術が必要なため、調整、組立工程に多大な時間を
要している。一方、モジュールの低価格化、量産化のた
めには、光軸調整、組立工程の簡略化が必要である。そ
のため、部品の加工精度および実装精度の向上を図り、
無調整化の検討が進められている。
合したアレイモジュールは、多軸に亙る高精度な位置合
わせ技術が必要なため、調整、組立工程に多大な時間を
要している。一方、モジュールの低価格化、量産化のた
めには、光軸調整、組立工程の簡略化が必要である。そ
のため、部品の加工精度および実装精度の向上を図り、
無調整化の検討が進められている。
【０００３】図７にこの一例を示し、，（Ａ）は光結合
装置の斜視図，（Ｂ）は基板の平面図を各々示す。この
例は、同一のＳｉ−Ｖ溝基板０１上には、光素子搭載部
０２と光ファイバ搭載部０３とが設けられており、図示
していない高精度ダイボンディング装置により端面型の
発光素子アレイ０４が光素子搭載部０２にあらかじめ形
成されているＡｕ−Ｓｎ共晶はんだパターン０５上に位
置合わせし、固定したものである。一方、光ファイバ０
６は、光ファイバ搭載部０３に設けたファイバ整列用Ｖ
溝０７に整列、固定されている。
装置の斜視図，（Ｂ）は基板の平面図を各々示す。この
例は、同一のＳｉ−Ｖ溝基板０１上には、光素子搭載部
０２と光ファイバ搭載部０３とが設けられており、図示
していない高精度ダイボンディング装置により端面型の
発光素子アレイ０４が光素子搭載部０２にあらかじめ形
成されているＡｕ−Ｓｎ共晶はんだパターン０５上に位
置合わせし、固定したものである。一方、光ファイバ０
６は、光ファイバ搭載部０３に設けたファイバ整列用Ｖ
溝０７に整列、固定されている。
【０００４】Ｓｉ−Ｖ溝基板０１上には、図７（Ｂ）の
ように、光素子アレイ０４に導通するためのグランドと
なり、基板０１の軸方向に突出する凸部０８ａを有する
疑似凸型Ａｕ導体パターン０８（凸部０８ａの一部に開
口０８ｂを有している）と、疑似凸型Ａｕ導体パターン
０８の凸部に臨接するＡｕ−Ｓｎ共晶はんだパターン０
５を薄膜技術により形成し、また光ファイバ整列用Ｖ溝
０７をフォトリソ技術およびエッチッグによりサブμｍ
オーダの精度で形成している。該Ｖ溝０７への光ファイ
バの整列、固定は、図示していない治具の使用により、
μｍ以下の精度で行うことができる。
ように、光素子アレイ０４に導通するためのグランドと
なり、基板０１の軸方向に突出する凸部０８ａを有する
疑似凸型Ａｕ導体パターン０８（凸部０８ａの一部に開
口０８ｂを有している）と、疑似凸型Ａｕ導体パターン
０８の凸部に臨接するＡｕ−Ｓｎ共晶はんだパターン０
５を薄膜技術により形成し、また光ファイバ整列用Ｖ溝
０７をフォトリソ技術およびエッチッグによりサブμｍ
オーダの精度で形成している。該Ｖ溝０７への光ファイ
バの整列、固定は、図示していない治具の使用により、
μｍ以下の精度で行うことができる。
【０００５】
【発明が解決しようとする課題】光軸の無調整化のため
には高精度の部品加工技術および実装技術が要求され、
特に光素子搭載部０２への光素子アレイ０４の高精度ダ
イボンディングが要求されている。市販の高精度ボンデ
ィング装置を用いると、光素子搭載部０２のはんだパタ
ーン０５に対して、１μｍ以下の精度で位置合わせする
ことができる。この場合、はんだが溶融した状態で光素
子アレイ０４を位置合わせすると、光素子アレイ０４を
吸着するピンセットと加熱ステージとの熱膨張率差のた
めに、精度良く位置合わせすることは困難である。
には高精度の部品加工技術および実装技術が要求され、
特に光素子搭載部０２への光素子アレイ０４の高精度ダ
イボンディングが要求されている。市販の高精度ボンデ
ィング装置を用いると、光素子搭載部０２のはんだパタ
ーン０５に対して、１μｍ以下の精度で位置合わせする
ことができる。この場合、はんだが溶融した状態で光素
子アレイ０４を位置合わせすると、光素子アレイ０４を
吸着するピンセットと加熱ステージとの熱膨張率差のた
めに、精度良く位置合わせすることは困難である。
【０００６】従って、室温状態で光素子アレイ０４をは
んだパターン０５へ高精度位置合わせした後にはんだを
溶融させると、溶融したはんだが光素子を導通するため
のグランドとなる疑似凸型導体パターン０８に流れ広が
るため、位置合わせした光素子もそれに追従して下記
「表１」のように、１０μｍ以上の位置ずれを生じると
いう問題があった。
んだパターン０５へ高精度位置合わせした後にはんだを
溶融させると、溶融したはんだが光素子を導通するため
のグランドとなる疑似凸型導体パターン０８に流れ広が
るため、位置合わせした光素子もそれに追従して下記
「表１」のように、１０μｍ以上の位置ずれを生じると
いう問題があった。
【０００７】
【表１】
【０００８】また、導体パターン０８にはんだが流れ込
むため、図示していない後段の電気回路のグランド導体
および信号線とワイヤ０９ａおよび０９ｂを用いてボン
ディングすることができなくなる恐れもあった。
むため、図示していない後段の電気回路のグランド導体
および信号線とワイヤ０９ａおよび０９ｂを用いてボン
ディングすることができなくなる恐れもあった。
【０００９】
【課題を解決するための手段】前記課題を解決する本発
明の構成は、 光素子搭載部と光ファイバ搭載部とを
同一基板上に配置した光結合装置の光素子搭載部におい
て、上記光素子搭載部の上面に設けられ光ファイバ搭載
部側へ突出し光素子の搭載面と同一寸法の凸部及び該凸
部と一の接合辺で隣接するパターン本体からなる凸型導
体パターンと、該凸型導体パターンの凸部上面に光素子
の搭載面と同一寸法のはんだパターンと、上記凸部とパ
ターン本体との隣接面に沿って少なくとも接合辺以上の
長さに亙って設けられ、はんだの流れを防止する帯状の
はんだ流れ防止膜とからなると共に、上記はんだパター
ンに光素子が搭載した際、光ファイバ搭載部に固定した
光ファイバの光軸と該光素子の光軸とが一致するよう
に、上記凸型導体パターンの凸部が形成されていること
を特徴とし、 また、上記光結合装置の光素子搭載部
構造において、上記はんだ流れ防止膜を白金（Ｐｔ）膜
とするようにしてもよい。
明の構成は、 光素子搭載部と光ファイバ搭載部とを
同一基板上に配置した光結合装置の光素子搭載部におい
て、上記光素子搭載部の上面に設けられ光ファイバ搭載
部側へ突出し光素子の搭載面と同一寸法の凸部及び該凸
部と一の接合辺で隣接するパターン本体からなる凸型導
体パターンと、該凸型導体パターンの凸部上面に光素子
の搭載面と同一寸法のはんだパターンと、上記凸部とパ
ターン本体との隣接面に沿って少なくとも接合辺以上の
長さに亙って設けられ、はんだの流れを防止する帯状の
はんだ流れ防止膜とからなると共に、上記はんだパター
ンに光素子が搭載した際、光ファイバ搭載部に固定した
光ファイバの光軸と該光素子の光軸とが一致するよう
に、上記凸型導体パターンの凸部が形成されていること
を特徴とし、 また、上記光結合装置の光素子搭載部
構造において、上記はんだ流れ防止膜を白金（Ｐｔ）膜
とするようにしてもよい。
【００１０】すなわち本発明では、凸型のＡｕ系導体パ
ターンの凸部の上面に該凸部の寸法と同一の例えばＡｕ
／Ｓｕ共晶はんだパターンを形成するとともに、該はん
だパターンの１辺と接するように、凸型Ａｕ系導体パタ
ーン上にＡｕ−Ｓｎ共晶はんだとヌレ性の悪い例えば白
金（Ｐｔ）等から成る「はんだ流れ防止膜」を形成する
こととしたものである。
ターンの凸部の上面に該凸部の寸法と同一の例えばＡｕ
／Ｓｕ共晶はんだパターンを形成するとともに、該はん
だパターンの１辺と接するように、凸型Ａｕ系導体パタ
ーン上にＡｕ−Ｓｎ共晶はんだとヌレ性の悪い例えば白
金（Ｐｔ）等から成る「はんだ流れ防止膜」を形成する
こととしたものである。
【００１１】
【作用】はんだ材質に対してヌレ性の悪い材料を用いて
はんだ流れ防止膜を形成することにより、導体パターン
上で溶融はんだがはんだパターン以上に広がるのを防ぐ
ことができる。
はんだ流れ防止膜を形成することにより、導体パターン
上で溶融はんだがはんだパターン以上に広がるのを防ぐ
ことができる。
【００１２】
【実施例】以下、本発明の好適な一実施例を説明する。
【００１３】（実施例１）以下、本発明の第一の実施例
を図１〜図３により説明する。図１は光結合装置を、図
２（Ａ）は光結合装置に用いる基板の平面図、（Ｂ）は
そのＩＩ−ＩＩ線断面図を、図３は光素子搭載部構造の
概略を示す。これらの図面において、符号１１は基板、
１２は光素子搭載部、１３は光ファイバ搭載部、１４は
光素子である端面型発光素子アレイ、１５はＡｕ−Ｓｎ
共晶はんだパターン、１６は光ファイバ、１７は光ファ
イバ整列用Ｖ溝、１８は凸型導体パターン、１９ａ，１
９ｂはワイヤ、２０は酸化膜及び２１ははんだ流れ防止
膜を各々図示する。すなわち、本実施例では、光素子搭
載部１２と光ファイバ搭載部１３とを同一基板１１上に
配置した光結合装置の光素子搭載部において、上記光素
子搭載部１２の上面に設けられ光ファイバ搭載部１３側
へ突出し光素子アレイ１４の搭載面と同一寸法の第一の
導体である凸部１８ａ及び該凸部１８ａと一の接合辺で
隣接する第二の導体であるパターン本体１８ｂからなる
凸型導体パターン１８と、該凸型導体パターン１８の凸
部１８ａの上面に光素子アレイ１４の搭載面と同一寸法
の第三の導体であるＡｕ−Ｓｎ共晶はんだパターン（以
下「はんだパターン」という）１５と、上記凸部１８ａ
とパターン本体１８ｂとの隣接面に沿って少なくとも接
合辺以上の長さに亙って設けられ、はんだパターン１５
からのはんだの流れを防止する第四の導体である帯状の
はんだ流れ防止膜２１とからなると共に、上記はんだパ
ターン１５に光素子アレイ１４が搭載した際、光ファイ
バ搭載部１３に固定した光ファイバ１６の光軸と該光素
子アレイ１４の光軸とが一致するように、上記凸型導体
パターン１８の凸部１８ａが形成されているものであ
る。
を図１〜図３により説明する。図１は光結合装置を、図
２（Ａ）は光結合装置に用いる基板の平面図、（Ｂ）は
そのＩＩ−ＩＩ線断面図を、図３は光素子搭載部構造の
概略を示す。これらの図面において、符号１１は基板、
１２は光素子搭載部、１３は光ファイバ搭載部、１４は
光素子である端面型発光素子アレイ、１５はＡｕ−Ｓｎ
共晶はんだパターン、１６は光ファイバ、１７は光ファ
イバ整列用Ｖ溝、１８は凸型導体パターン、１９ａ，１
９ｂはワイヤ、２０は酸化膜及び２１ははんだ流れ防止
膜を各々図示する。すなわち、本実施例では、光素子搭
載部１２と光ファイバ搭載部１３とを同一基板１１上に
配置した光結合装置の光素子搭載部において、上記光素
子搭載部１２の上面に設けられ光ファイバ搭載部１３側
へ突出し光素子アレイ１４の搭載面と同一寸法の第一の
導体である凸部１８ａ及び該凸部１８ａと一の接合辺で
隣接する第二の導体であるパターン本体１８ｂからなる
凸型導体パターン１８と、該凸型導体パターン１８の凸
部１８ａの上面に光素子アレイ１４の搭載面と同一寸法
の第三の導体であるＡｕ−Ｓｎ共晶はんだパターン（以
下「はんだパターン」という）１５と、上記凸部１８ａ
とパターン本体１８ｂとの隣接面に沿って少なくとも接
合辺以上の長さに亙って設けられ、はんだパターン１５
からのはんだの流れを防止する第四の導体である帯状の
はんだ流れ防止膜２１とからなると共に、上記はんだパ
ターン１５に光素子アレイ１４が搭載した際、光ファイ
バ搭載部１３に固定した光ファイバ１６の光軸と該光素
子アレイ１４の光軸とが一致するように、上記凸型導体
パターン１８の凸部１８ａが形成されているものであ
る。
【００１４】ここで、本実施例では、基板１１は、例え
ば幅３ｍｍ×長さ１０ｍｍ×厚さ４００μｍのＳｉ（１
００）基板を用い、フォトリソ技術、異方性エッチング
により、μｍオーダ以下の精度で幅１７８μｍ、深さ１
２７μｍ、ピッチ２５０μｍのＶ溝１７を４本形成し
た。さらに、基板１１の表面の一部に形成した酸化膜２
０上には、図２（Ｂ）に示すように、Ａｕの厚みが１μ
ｍ以上となるようにＡｕ／Ｃｒ膜を蒸着・エッチングし
て光素子アレイ１４のグランドとなる凸型の導体パター
ン１８を形成し、凸型導体パターン１８の第一の導体パ
ターンである凸部１８ａの上面に第三の導体となる３μ
ｍ厚のＡｕ／Ｓｎ（８０／２０）共晶はんだパターン１
５を、また第三の導体に接するように導体パターン１８
の第二の導体パターンであるパターン本体１８ｂ上に、
第四の導体として０．２μｍ厚以上のＰｔはんだ流れ防
止膜２１を、それぞれ蒸着・エッチングにより形成し
た。
ば幅３ｍｍ×長さ１０ｍｍ×厚さ４００μｍのＳｉ（１
００）基板を用い、フォトリソ技術、異方性エッチング
により、μｍオーダ以下の精度で幅１７８μｍ、深さ１
２７μｍ、ピッチ２５０μｍのＶ溝１７を４本形成し
た。さらに、基板１１の表面の一部に形成した酸化膜２
０上には、図２（Ｂ）に示すように、Ａｕの厚みが１μ
ｍ以上となるようにＡｕ／Ｃｒ膜を蒸着・エッチングし
て光素子アレイ１４のグランドとなる凸型の導体パター
ン１８を形成し、凸型導体パターン１８の第一の導体パ
ターンである凸部１８ａの上面に第三の導体となる３μ
ｍ厚のＡｕ／Ｓｎ（８０／２０）共晶はんだパターン１
５を、また第三の導体に接するように導体パターン１８
の第二の導体パターンであるパターン本体１８ｂ上に、
第四の導体として０．２μｍ厚以上のＰｔはんだ流れ防
止膜２１を、それぞれ蒸着・エッチングにより形成し
た。
【００１５】第三の導体となるはんだパターン１５は、
光素子アレイ１４の搭載面と等しい寸法とし、また第三
の導体となるはんだパターン１５の位置は光素子アレイ
１４が搭載された時に、Ｖ溝１７に固定した光ファイバ
１６の光軸と光素子アレイ１４の光軸とが一致するよう
に設定した。
光素子アレイ１４の搭載面と等しい寸法とし、また第三
の導体となるはんだパターン１５の位置は光素子アレイ
１４が搭載された時に、Ｖ溝１７に固定した光ファイバ
１６の光軸と光素子アレイ１４の光軸とが一致するよう
に設定した。
【００１６】さらに、図７に示す従来例で説明した高精
度ダイボンディング装置を用いて、エアピンセットに吸
着した光素子アレイ１４を基板１１上の第三の導体とな
るはんだパターン１５に位置合わせした後、はんだを３
００℃以上に加熱、溶融し、不活性雰囲気中で光素子ア
レイ１４を固定した。
度ダイボンディング装置を用いて、エアピンセットに吸
着した光素子アレイ１４を基板１１上の第三の導体とな
るはんだパターン１５に位置合わせした後、はんだを３
００℃以上に加熱、溶融し、不活性雰囲気中で光素子ア
レイ１４を固定した。
【００１７】この結果、ダイボンディングによる光素子
アレイ１４の位置ずれは、「表２」に示すように、ほぼ
１μｍ以下となり、第四の導体パターンとなるはんだ流
れ防止膜２１を使用していない、従来の図７（ｂ）に示
した基板上への光素子アレイボンディングを行う場合に
比べて、位置ずれを１／１０以下に抑制することができ
た。
アレイ１４の位置ずれは、「表２」に示すように、ほぼ
１μｍ以下となり、第四の導体パターンとなるはんだ流
れ防止膜２１を使用していない、従来の図７（ｂ）に示
した基板上への光素子アレイボンディングを行う場合に
比べて、位置ずれを１／１０以下に抑制することができ
た。
【００１８】
【表２】
【００１９】さらに、Ｖ溝１７に図示していない治具を
用いて光ファイバ１６を整列・固定し、最後に光素子ア
レイ１４と図示していない後段の電気回路のグランド面
とワイヤ１９ａで、また信号線とワイヤ１９ｂで接続す
ることにより、本光素子搭載部を持つ光結合装置を完成
することができる。
用いて光ファイバ１６を整列・固定し、最後に光素子ア
レイ１４と図示していない後段の電気回路のグランド面
とワイヤ１９ａで、また信号線とワイヤ１９ｂで接続す
ることにより、本光素子搭載部を持つ光結合装置を完成
することができる。
【００２０】（参考例） 次に、本発明の参考例を図４〜図６を用いて説明する。
図中、図４は光結合装置を、図５（Ａ）は光結合装置に
用いる基板の平面図、（Ｂ）はそのＶ−Ｖ線断面図を、
図６は光素子搭載部構造の概略を示す。これらの図面
中、符号３１は第五の導体から成る導体パターン、３２
は第六の導体となるはんだパターン、３３は開口３３ａ
を有する第七の導体となるロ型はんだ流れ防止膜を各々
図示し、実施例１と同一のものには同符号を付してい
る。すなわち、本例では、光素子搭載部１２と光ファイ
バ搭載部１３とを同一基板１１上に配置した光結合装置
の光素子搭載部において、上記基板１１の光素子搭載部
１２の上面に設けられ光素子アレイ１４の搭載面より大
きい面積を有する第五の導体からなる導体パターン３１
と、該導体パターン３１の上面に設けられ光素子アレイ
１４の搭載面と同一寸法の第六の導体からなるはんだパ
ターン３２と、該はんだパターン３２を取り囲む開口部
３３ａを有し、上記導体パターン３１上に設けられはん
だパターン３２からのはんだの流れを防止するロ型のは
んだ流れ防止膜３３とからなると共に、上記はんだパタ
ーン３２に光素子アレイ１４が搭載した際、光ファイバ
搭載部１３に固定した光ファイバ１６の光軸と該光素子
アレイ１４の光軸とが一致するように、上記はんだパタ
ーン３２が形成されているものである。
図中、図４は光結合装置を、図５（Ａ）は光結合装置に
用いる基板の平面図、（Ｂ）はそのＶ−Ｖ線断面図を、
図６は光素子搭載部構造の概略を示す。これらの図面
中、符号３１は第五の導体から成る導体パターン、３２
は第六の導体となるはんだパターン、３３は開口３３ａ
を有する第七の導体となるロ型はんだ流れ防止膜を各々
図示し、実施例１と同一のものには同符号を付してい
る。すなわち、本例では、光素子搭載部１２と光ファイ
バ搭載部１３とを同一基板１１上に配置した光結合装置
の光素子搭載部において、上記基板１１の光素子搭載部
１２の上面に設けられ光素子アレイ１４の搭載面より大
きい面積を有する第五の導体からなる導体パターン３１
と、該導体パターン３１の上面に設けられ光素子アレイ
１４の搭載面と同一寸法の第六の導体からなるはんだパ
ターン３２と、該はんだパターン３２を取り囲む開口部
３３ａを有し、上記導体パターン３１上に設けられはん
だパターン３２からのはんだの流れを防止するロ型のは
んだ流れ防止膜３３とからなると共に、上記はんだパタ
ーン３２に光素子アレイ１４が搭載した際、光ファイバ
搭載部１３に固定した光ファイバ１６の光軸と該光素子
アレイ１４の光軸とが一致するように、上記はんだパタ
ーン３２が形成されているものである。
【００２１】ここで、本例では、基板１１は、例えば幅
３ｍｍ×長さ１０ｍｍ×厚さ４００μｍのＳｉ（１０
０）基板を用い、フォトリソ技術、異方性エッチングに
より、μｍオーダ以下の精度で幅１７８μｍ、深さ１２
７μｍ、ピッチ２５０μｍのＶ溝１７を４本形成した。
３ｍｍ×長さ１０ｍｍ×厚さ４００μｍのＳｉ（１０
０）基板を用い、フォトリソ技術、異方性エッチングに
より、μｍオーダ以下の精度で幅１７８μｍ、深さ１２
７μｍ、ピッチ２５０μｍのＶ溝１７を４本形成した。
【００２２】さらに、基板１１の表面の一部に形成した
酸化膜２０上にＡｕ厚が１μｍになるようにＡｕ／Ｃｒ
膜を蒸着・エッチングして光素子アレイ１４のグランド
となる長方形の導体パターン３１を形成し、さらに導体
パターン３１上に３μｍ厚のＡｕ／Ｓｎ（８０／２０）
共晶はんだパターン３２と、はんだパターン３２の外周
にその内側各辺が接するように0.２μｍ厚のＰｔはんだ
流れ防止膜３３を、それぞれ蒸着・エッチングにより形
成した。はんだパターン３２は、光素子アレイ１４の搭
載面と等しい寸法とした。
酸化膜２０上にＡｕ厚が１μｍになるようにＡｕ／Ｃｒ
膜を蒸着・エッチングして光素子アレイ１４のグランド
となる長方形の導体パターン３１を形成し、さらに導体
パターン３１上に３μｍ厚のＡｕ／Ｓｎ（８０／２０）
共晶はんだパターン３２と、はんだパターン３２の外周
にその内側各辺が接するように0.２μｍ厚のＰｔはんだ
流れ防止膜３３を、それぞれ蒸着・エッチングにより形
成した。はんだパターン３２は、光素子アレイ１４の搭
載面と等しい寸法とした。
【００２３】本例の基板１１を用いて上述第１の実施例
と同様の方法により、光素子アレイ１４をダイボンディ
ングしても、上述第１の実施例と同様に位置ずれはほぼ
１μｍ以下となり、はんだ流れ防止膜３３を使用してい
ない図７（ｂ）に示した従来の基板上への光素子アレイ
ボンディングの場合に比べて、位置ずれを１／１０以下
に抑制することができる。
と同様の方法により、光素子アレイ１４をダイボンディ
ングしても、上述第１の実施例と同様に位置ずれはほぼ
１μｍ以下となり、はんだ流れ防止膜３３を使用してい
ない図７（ｂ）に示した従来の基板上への光素子アレイ
ボンディングの場合に比べて、位置ずれを１／１０以下
に抑制することができる。
【００２４】さらに、Ｖ溝１７に図示していない治具を
用いて光ファイバ１６を整列・固定し、最後に光素子ア
レイ１４と図示していない後段の電気回路のグランド面
とワイヤ１９ａで、また信号線とワイヤ１９ｂで接続す
ることにより、本光素子搭載部を持つ光結合装置を完成
することができる。
用いて光ファイバ１６を整列・固定し、最後に光素子ア
レイ１４と図示していない後段の電気回路のグランド面
とワイヤ１９ａで、また信号線とワイヤ１９ｂで接続す
ることにより、本光素子搭載部を持つ光結合装置を完成
することができる。
【００２５】
【発明の効果】以上説明したように、本発明では、光素
子への導通に必要な導体パターン上に設けた光素子搭載
用はんだパターンの１辺が、はんだ材質とぬれ性の悪い
材質から成るはんだ流れ防止膜に接する構造とすること
によって、光素子のダイボンディング時に溶融したはん
だがはんだパターン外の導体パターンに流れ込むのを防
ぐことができる。従って、はんだの流れ込みに伴う光素
子の位置ずれ固定の問題を解決することができ、光素子
アレイと光ファイバとの高効率な光結合装置を提供でき
るという効果を奏する。さらに、はんだパターン外の導
体パターンがはんだで覆われる虞れがなくなるため、別
の基板に形成された電気回路とワイヤボンディングによ
り電気的に接続することができるという効果を奏する。
子への導通に必要な導体パターン上に設けた光素子搭載
用はんだパターンの１辺が、はんだ材質とぬれ性の悪い
材質から成るはんだ流れ防止膜に接する構造とすること
によって、光素子のダイボンディング時に溶融したはん
だがはんだパターン外の導体パターンに流れ込むのを防
ぐことができる。従って、はんだの流れ込みに伴う光素
子の位置ずれ固定の問題を解決することができ、光素子
アレイと光ファイバとの高効率な光結合装置を提供でき
るという効果を奏する。さらに、はんだパターン外の導
体パターンがはんだで覆われる虞れがなくなるため、別
の基板に形成された電気回路とワイヤボンディングによ
り電気的に接続することができるという効果を奏する。
【図１】実施例１に係る光結合装置の光素子搭載部の概
略図である。
略図である。
【図２】実施例１に係る光結合装置に用いる基板の概略
図である。
図である。
【図３】実施例１に係る光素子搭載部構造の概略図であ
る。
る。
【図４】参考例に係る光結合装置の光素子搭載部の概略
図である。
図である。
【図５】参考例に係る光結合装置に用いる基板の概略図
である。
である。
【図６】参考例に係る光素子搭載部構造の概略図であ
る。
る。
【図７】従来技術の概略図。
１１ 基板 １２ 光素子搭載部 １３ 光ファイバ搭載部 １４ 光素子アレイ １５ Ａｕ−Ｓｎ共晶はんだパターン（第三の導体パタ
ーン） １６ 光ファイバ １７ Ｖ溝 １８ 凸型導体パターン １８ａ 凸部（第一の導体パターン） １８ｂ パターン本体（第二の導体パターン） １９ａ，１９ｂ ワイヤ ２０ 酸化膜 ２１ はんだ流れ防止膜（第四の導体パターン） ３１ 導体パターン（第五の導体パターン） ３２ はんだパターン（第六の導体パターン） ３３ はんだ流れ防止膜（第七の導体パターン）
ーン） １６ 光ファイバ １７ Ｖ溝 １８ 凸型導体パターン １８ａ 凸部（第一の導体パターン） １８ｂ パターン本体（第二の導体パターン） １９ａ，１９ｂ ワイヤ ２０ 酸化膜 ２１ はんだ流れ防止膜（第四の導体パターン） ３１ 導体パターン（第五の導体パターン） ３２ はんだパターン（第六の導体パターン） ３３ はんだ流れ防止膜（第七の導体パターン）
フロントページの続き (72)発明者 冨室 久 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 入田 幸男 東京都武蔵野市御殿山一丁目１番３号 エヌ・ティ・ティ・アドバンステクノロ ジ 株式会社内 (56)参考文献 特開 平６−29627（ＪＰ，Ａ) 特開 平５−164947（ＪＰ，Ａ) 特開 平５−203840（ＪＰ，Ａ) 特開 平２−192202（ＪＰ，Ａ) 特開 平６−125203（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02B 6/26 - 6/27 G02B 6/30 - 6/35 G02B 6/42 - 6/43 H01S 5/00 - 5/50 H01L 33/00 H05K 1/00 - 3/46 H01P 11/00
Claims (2)
- 【請求項１】 光素子搭載部と光ファイバ搭載部とを同
一基板上に配置した光結合装置の光素子搭載部におい
て、 上記光素子搭載部の上面に設けられ光ファイバ搭載部側
へ突出し光素子の搭載面と同一寸法の凸部及び該凸部と
一の接合辺で隣接するパターン本体からなる凸型導体パ
ターンと、 該凸型導体パターンの凸部上面に光素子の搭載面と同一
寸法のはんだパターンと、 上記凸部とパターン本体との隣接面に沿って少なくとも
接合辺以上の長さに亙って設けられ、はんだの流れを防
止する帯状のはんだ流れ防止膜とからなると共に、 上記はんだパターンに光素子が搭載した際、光ファイバ
搭載部に固定した光ファイバの光軸と該光素子の光軸と
が一致するように、上記凸型導体パターンの凸部が形成
されていることを特徴とする光結合装置の光素子搭載部
構造。 - 【請求項２】 請求項１記載の光結合装置の光素子搭載
部構造において、 上記はんだ流れ防止膜が白金（Ｐｔ）膜であることを特
徴とする光結合装置の光素子搭載部構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19143394A JP3284771B2 (ja) | 1994-08-15 | 1994-08-15 | 光結合装置の光素子搭載部構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19143394A JP3284771B2 (ja) | 1994-08-15 | 1994-08-15 | 光結合装置の光素子搭載部構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0854542A JPH0854542A (ja) | 1996-02-27 |
| JP3284771B2 true JP3284771B2 (ja) | 2002-05-20 |
Family
ID=16274540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19143394A Expired - Fee Related JP3284771B2 (ja) | 1994-08-15 | 1994-08-15 | 光結合装置の光素子搭載部構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284771B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065076B1 (ko) * | 2005-05-07 | 2011-09-15 | 삼성전자주식회사 | 발광소자 패키지용 서브마운트 |
| WO2019187513A1 (ja) * | 2018-03-29 | 2019-10-03 | 日本電気株式会社 | 電子部品 |
-
1994
- 1994-08-15 JP JP19143394A patent/JP3284771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0854542A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0704731B1 (en) | Optical semiconductor module & method for manufacturing the same | |
| EP0529947B1 (en) | Optical assembly for aligning an active optical device and an optical fiber and method of forming such assembly | |
| US5205032A (en) | Electronic parts mounting apparatus | |
| US4892377A (en) | Alignment of fibre arrays | |
| US6318910B1 (en) | Method for hermetically sealing optical fiber introducing section and hermetically sealed structure | |
| US5432878A (en) | Silicon carrier for testing and alignment of optoelectronic devices and method of assembling same | |
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| JP2007073711A (ja) | 気密封止パッケージおよび光サブモジュール | |
| JP3284771B2 (ja) | 光結合装置の光素子搭載部構造 | |
| JP2001343560A (ja) | 光モジュール | |
| JP4225179B2 (ja) | 光学素子実装用基板およびその製造方法 | |
| JP2527054B2 (ja) | 光モジュ―ル用サブマウント及びその製造方法 | |
| JP4543561B2 (ja) | 光モジュールの製造方法、及び光モジュール | |
| JP2002232054A (ja) | 光モジュールの実装構造 | |
| TW200304557A (en) | Ceramic waferboard | |
| JP2977338B2 (ja) | 半導体モジュール | |
| JP2000221368A (ja) | 光半導体実装装置 | |
| JPH0267508A (ja) | 光ファイバ固定法 | |
| JP2001127373A (ja) | 光モジュール | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JPH10247741A (ja) | 光通信用発光モジュールおよびその組立方法 | |
| JP4798863B2 (ja) | 光電気配線基板 | |
| EP0893861A2 (en) | Optical module | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| JP2004241480A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |