JP2005115338A - 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置 - Google Patents

Abstract

【課題】 一つの画素にだけ流れる電流に基づいて画素の欠陥検査を可能とし、もって検査波形の分解能を高めて精度の高い検査を行うことのできる表示装置の検査方法及び検査装置を提供すること。
【解決手段】 型表示装置１のための検査装置２は、表示装置１の配線１２に接続された検査用配線１１１に流れる電流に基づいて、複数の画素２０の各々の欠陥を検査する検査回路１００と、表示装置１に必要な信号を供給して駆動する検査駆動回路２００とを有する。検査回路１００は、複数の画素２０の全てを非点灯状態とした時に検査用配線１１１に流れる第１の電流Ｉ_Ｌに基づいて、その第１の電流を実質的にキャンセルさせる第１の補正電流Ｉｃを発生させる補正回路１１３と、複数の画素２０を順次点灯状態とする各回にて、検査用配線１１に流れる測定電流Ｉを前記第１の補正電流Ｉｃにて補正した画素毎の測定値を検出する検出回路１１７と、画素毎の測定値に基づいて、複数の画素２０の各々の欠陥を判定する欠陥判定回路１５０とを有する。
【選択図】 図２

Description

本発明は、例えば有機ＥＬ表示装置等の表示装置、それに用いるアクティブマトリクス基板の検査に用いられる検査方法及び装置に関する。

例えば有機ＥＬ表示装置の検査方法として、パッシブマトリクス型有機ＥＬ表示装置では特許文献１，２が、アクティブマトリクス型パッシブマトリクス型有機ＥＬ表示装置では特許文献３〜５が知られている。
特開平１０−３２１３６７号公報 特開２０００−３４８８６１号公報 特開２００２−３２０３５号公報 特開２００２−４００８２号公報 特開２００２−２９７０５３号公報

表示装置にてこの種の検査を実施する場合、一つ一つの画素を点灯させ、その時に検査対象の画素に流れる電流に基づいて画素欠陥を判定するのが基本である。このとき、表示装置では、ある一つの画素に流れる電流だけを検出することは不可能となっていた。マトリクス配線のため、他の画素にも配線が共用されているからである。

そこで、本発明の目的は、ある一つの画素にだけ流れる電流に基づいて画素の欠陥検査を可能とし、もって検査波形の分解能を高めて精度の高い検査を行うことのできる表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び検査装置を提供することにある。

本発明の一態様に係る発明は、複数の画素と、前記複数の画素を点灯／非点灯させるための配線とが形成された表示装置の検査方法において、
前記複数の画素の全てを非点灯状態とした時に前記配線に接続された検査用配線に流れる第１の電流を、実質的にキャンセルさせる第１の補正電流を発生させる工程と、
前記複数の画素を順次点灯させて検査する工程と、
前記複数の画素を順次点灯させる各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値に基づいて、前記複数の画素の各々の欠陥を判定する工程と、
を有することを特徴とする。

第１の電流が全画素を非点灯とした時に流れるリーク電流、定常電流等に相当する。本発明方法によれば、このリーク電流、定常電流等を検査時にはキャンセルすることができる。よって、各画素を点灯させた検査時には、その画素を点灯させたことで変化する電流を検出できる。特に、表示装置の各画素に供給される電流を１μＡ以下とした場合でも、ショート欠陥の画素が存在すると、装置全体に流れる電流はその１００倍にも達する。本発明方法では、リーク電流等はキャンセルされるので、後段の変換回路にて広いダイナミックレンジが求められず、測定値のレンジが狭くなる分だけ分解能も向上し、検査精度を高めることが可能となる。

本発明方法の検査工程では、前記複数の画素の一つである検査対象画素を点灯状態とした後であって、次の一つの画素を点灯状態にする前に、前記検査対象画素を非点灯状態に設定することができる。この場合には、前記欠陥判定工程では、前記複数の画素の各々について、点灯時での前記測定値と非点灯時での前記測定値との差に基づいて画素欠陥を判定することになる。

これに代えて、本発明方法の検査工程にて、前記複数の画素の一つを点灯状態とした後、その点灯状態を維持したまま、次の一つの画素を点灯状態に設定しても良い。表示装置が複数のラインの各々に前記複数の画素を有する場合には、前記検査工程が前記表示装置の１ライン分の画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程とをさらに設けることができる。こうして、表示装置の一ライン分の画素について終了する毎に第２の補正電流を更新すると、後段の変換回路でのダイナミックレンジを狭くすることができる。

あるいは、前記検査工程が、一画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程とをさらに有することができる。こうして、検査工程が一画素について終了する毎に第２の補正電流を更新すると、後段の変換回路でのダイナミックレンジをさらに狭くすることができる。

本発明の他の態様に係る発明は、複数の画素と、前記複数の画素を点灯／非点灯させるための配線とが形成された表示装置の検査装置において、
前記配線に接続された検査用配線に流れる電流に基づいて、前記複数の画素の各々の欠陥を検査する検査回路と、
前記表示装置に検査に必要な信号を供給して、前記表示装置を駆動する検査駆動回路と、
を有し、
前記検査回路は、
前記複数の画素の全てを非点灯状態とした時に前記検査用配線に流れる第１の電流に基づいて、前記第１の電流を実質的にキャンセルさせる第１の補正電流を発生させる補正回路と、
前記複数の画素を順次点灯状態とする各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値を検出する検出回路と、
前記測定値に基づいて、前記複数の画素の各々の欠陥を判定する欠陥判定回路と、
を有することを特徴とする。この本発明装置は、上述した本発明方法を好適に実施することができる。

本発明装置の前記補正回路は、前記検査用配線の上流にて前記第１の電流を測定する電流測定回路と、前記第１の電流を実質的にキャンセルさせる第１の補正電流を発生させて、前記検査用配線の下流に供給する補正電流発生回路とを含むことができる。

本発明装置の前記検出回路は、前記検査用配線に流れる電流を電圧変換する電流−電圧変換回路を含むことができる。この場合、本発明装置の前記補正回路は、前記電流−電圧変換回路の出力に基づいて、前記第１の補正電流を発生させて前記検査用配線に供給する補正電流発生回路を含んで構成できる。あるいは、前記補正回路は、前記電流−電圧変換回路の出力を測定する電圧計と、前記電圧計の出力に基づいて、前記第１の電流を発生させて前記検査用配線の下流に供給する補正電流発生回路とを含んで構成しても良い。この電圧計の前段にローパスフィルタを設け、第１の電流に基づくＤＣ成分のみを計測するようにしてもよい。

本発明の検査対象は、アクティブ型でもパッシブ型でもよい。また、画素に使用される表示素子として有機ＥＬ素子を挙げることができるが、他の表示素子であっても良い。

さらに、本発明は上述した表示装置に用いられるアクティブマトリクス基板を被検査対象とするものにも適用することができる。このアクティブマトリクス基板は、複数の信号線、複数の走査線及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン端子とされている。完成品の状態ではオープン端子に表示素子が接続されることになる。このようなアクティブマトリクス基板の複数の動作トランジスタのオープン端子に、好ましくはリセット回路を介して検査用配線を共通接続しておく。

このアクティブマトリクス基板の部品状態で検査するためには、表示装置では表示素子を点灯／非点灯させた代わりに、アクティブマトリクス基板では動作トランジスタをオン／オフさせれば良い。こうすることで、表示装置の画素欠陥を判定した手法と同様にして、動作トランジスタの欠陥を判定することができる。

以下、本発明を有機ＥＬ装置に適用した各種実施形態について説明するが、表示素子としては有機ＥＬ素子に限定されない。

＜第１の実施の形態＞
（アクティブマトリクス型有機ＥＬ表示装置）
以下、本発明の第１の実施の形態について、図面を参照して説明する。

図１には、検査対象の一例であるアクティブマトリクス型有機ＥＬ表示装置１と、検査装置２とが示されている。まず、表示装置１について説明する。図１において、一方の絶縁基板（アクティブマトリクス基板）上にはその行方向に沿って、複数のゲート線（走査線）１０（Ｇ１，Ｇ２，…）が設けられている。この一方の絶縁基板上には、その列方向に沿って、複数の信号線（ソース線）１４（Ｓ１，Ｓ２，…）が設けられている。この一方の絶縁基板上にはさらに、例えば行方向に沿って、複数のコモン線１６が設けられている。また、他方の絶縁基板上には、例えば行方向に沿って、複数の対向基板コモン線１２が形成され、これらは第１の端子４０に共通接続されている。そして、２枚の絶縁基板間に有機ＥＬ素子１８が配置される。有機ＥＬ素子１８の一端は、アクティブマトリクス基板に形成された動作トランジスタＱ２のドレイン側の透明電極（図示省略）に接続され、その他端は他方の絶縁基板に形成された対向基板コモン線１２に接続されている。

画素マトリクスアレー領域３０には、複数の画素２０がマトリクスアレー状に配列されている。複数の画素２０の各々は、画素選択トランジスタＱ１、保持容量Ｃｓ、動作トランジスタＱ２及び有機ＥＬ素子１８を有する。画素選択トランジスタＱ１のゲートはゲート線１０に、ソースはソース線１４に、ドレインは動作トランジスタＱ２のゲート及び保持容量Ｃｓの一端に、それぞれ接続されている。保持容量Ｃｓの他端はコモン線１６に接続されている。動作トランジスタＱ２のドレインは有機ＥＬ素子１８の一端に接続されている。有機ＥＬ素子１８の他端は対向基板コモン線１２に接続されている。また、各画素２０の動作トランジスタＱ２のソースは、アノード線１５を介して第２の端子４２に共通接続されている。

この画素マトリクスアレー３０の複数のゲート線１０は垂直系駆動回路３２に、複数のソース線１４は複数の列選択ゲート３５を介して水平系駆動回路３４に、複数のコモン線１６はコモン電圧供給回路３６に、それぞれ接続されている。これら垂直系駆動回路３２、水平系駆動回路３４及びコモン電圧供給回路３６は、アクティブマトリクス基板上に形成することもできる。その場合には、検査装置側にこれらの回路３２，３４，３６は不要であり、アクティブマトリクス基板上に設けられた回路３２，３４，３６をそのまま用いることができる。なお、列選択ゲート（トランジスタ）３５のソースは第３の端子４４に共通接続されている。

（検査装置の概要説明）
図１に示す検査装置２には、検査回路１００及び検査駆動回路２００が設けられている。検査駆動回路２００は、検査に必要な信号をアクティブマトリクス型有機ＥＬ表示装置１に供給して駆動するもので、検査信号発生回路２１０及びコントロール信号発生回路２２０を有する。検査回路１００は、第１の端子４０に接続され、検査時に対向基板コモン線１２、第１の端子４０を介して検査回路１００内の検査用配線に流れる電流に基づいて、各画素２０の欠陥を判定する。検査信号発生回路２１０は、垂直・水平系駆動回路３２，４４及びコモン電圧供給回路３６に、検査のために必要な駆動電圧を供給する。検査信号発生回路２１０はさらに、第２，第３の端子４２，４４に接続されている。検査信号発生回路２１０は、検査時には各画素２０の動作トランジスタＱ１のソースに、有機ＥＬ素子１８を点灯状態とさせる電流を、第２の端子４２を介して供給する。また、検査信号発生回路２１０は、検査時に保持容量Ｃｓを充電または放電させるための電圧を、第３の端子４４を介して供給する。

ここで、検査信号発生回路２１０及びコントロール信号発生回路２２０からの各種信号に基づいて、検査時に各画素２０を点灯／非点灯させる動作の一例を、図３を参照して説明する。

垂直駆動系回路３２からは、コントロール信号発生回路２２０からのＹスタート信号Ｙ−ＳＴ（垂直同期信号）等のコントロール信号に基づき、ゲート線Ｇ１，Ｇ２，…に、図３に示すように、一水平走査期間（１Ｈ）だけオンする走査信号が供給される。これにより、まず第１行目の画素選択トランジスタＱ１が同時にオンされ、以降第２行目〜第４行目の画素選択トランジスタＱ１が行単位で順次選択される。

一方、水平駆動系回路３４からは、コントロール信号発生回路２２０からのＸスタート信号Ｘ−ＳＴ等のコントロール信号に基づき、列選択ゲート制御線Ｒ１，Ｒ２，…に、図３に示す水平走査信号が供給される。これにより、各行の選択毎に、列選択ゲート３５が左側から順にオンされて、ソース線Ｓ１，Ｓ２，…が左側から順に、第３の端子４４を介して検査信号発生回路２１０に接続される。検査信号発生回路２１０から第３の端子４４を介して各ソース線に供給される電位は、各画素２０の保持容量Ｃｓを画素選択トランジスタＱ１を介して充電させる充電電位Ｈと、各画素２０の保持容量Ｃｓを画素選択トランジスタＱ１を介して放電させる放電電位Ｌである。

画素２０の保持容量Ｃｓが充電されると、動作トランジスタＱ２がオンし、第２の端子４２から供給される電流が有機ＥＬ素子１８に流れて、画素２０が点灯する。一方、画素２０の保持容量Ｃｓが放電されると、動作トランジスタＱ２がオフし、有機ＥＬ素子１８は消灯する。従って、各画素２０は、点灯，消灯されながら、点順次で走査される。

（検査回路の説明）
図２は、図１に示す検査回路１００の一例を示すブロック図である。図２において、この検査回路１００は、画素電流検出回路１１０と欠陥判定回路１５０とを有する。

画素電流検出回路１１０は、補正回路１１３と検出回路１１７とを有する。補正回路１１３は、電流測定回路１１４、ＣＰＵ（中央演算装置）１１５及び補正電流発生回路１１６を有し、検出回路１１７は、例えば電流−電圧変換（Ｉ−Ｖ）アンプ１１８にて構成されている。

電流測定回路１１４は、所定の時期に対向基板コモン線１２及び第１の端子４０を介して入力され、検査用配線１１１の上流を流れる電流を測定する。この所定の時期については後述するが、一例として、全ての画素２０（有機ＥＬ素子１８）が非点灯状態の時である。全画素２０の非点灯状態とは、全画素２０の動作トランジスタＱ２がオフ状態である。このとき、検査信号発生回路２１０より第２の端子４２を介して、全画素２０の動作トランジスタＱ２のソースに、有機ＥＬ素子１８を点灯させる電流が供給される。しかし、全画素２０の動作トランジスタＱ２がオフであれば、理想的には有機ＥＬ素子１８には電流は流れない。この動作トランジスタＱ２をオフさせるには、動作トランジスタＱ２のゲートがオフ電位であれば良い。つまり、保持容量Ｃｓでの保持電位がオフ電位以下の電位であればよい。このために、例えば、全画素２０の画素選択トランジスタＱ１をオンさせ、かつ、ソース線１４及び画素選択トランジスタＱ１を介して保持容量Ｃｓを放電させて置けばよい。

ここで、全画素２０を非点灯状態とした場合、理想的には電流が流れないが、実際には、全画素２０に不良がなくてもリーク電流等は発生する。また、もしいずれか一つの画素２０に不良があれば、その画素２０でのリーク電流等が増大することがある。この不良時のリーク電流等は、例えば正常な有機ＥＬ素子１８に流れる電流が１μＡ以下であっても、その１００倍近くに達する場合がある。

全ての画素２０（有機ＥＬ素子１８）が非点灯状態の時に対向基板コモン線１２に流れるリーク電流、定常電流等を、第１の電流（またはリーク電流）Ｉ_Ｌと称する。この第１の電流のレベルは、Ｉ−Ｖアンプ１１８で電流−電圧変換された後には、図５にレベルＬ_０で示される。

ＣＰＵ１１５は、電流測定回路１１４にて測定された第１の電流Ｉ_Ｌを実質的にキャンセルさせるために、補正電流発生回路１１６にて補正電流Ｉｃを発生させる（Ｉｃ≒−Ｉ_Ｌ）。補正電流発生回路１１６の出力線は検査用配線１１１の下流域に接続される。よって、検査時に対向基板コモン線１２に流れる電流をＩとすると、Ｉ−Ｖアンプ１１８には電流（Ｉ＋Ｉｃ）が供給されることになる。

ここで、いずれか一つの画素２０を点灯状態とする検査時に対向基板コモン線１２に流れる電流Ｉは、その点灯画素２０の有機ＥＬ素子１８に流れる点灯画素電流Ｉ_Ｐと、前述した第１の電流（リーク電流）Ｉ_Ｌとの和に実質的に等しい。つまり、Ｉ＝画素電流Ｉ_Ｐ＋リーク電流Ｉ_Ｌである。

従って、一つの画素２０を点灯させた時には、Ｉ−Ｖアンプ１１８に供給される電流（Ｉ＋Ｉｃ）は、電流（Ｉ_Ｐ＋Ｉ_Ｌ＋Ｉｃ）となり、Ｉｃ≒−Ｉ_Ｌを考慮すると、Ｉ−Ｖアンプ１１８には点灯画素電流Ｉ_Ｐのみを供給できることが分かる。この点灯画素電流Ｉ_Ｐは、Ｉ−Ｖアンプ１１８にて電流−電圧変換され、ＡＤＣにてアナログ−デジタル変換されて、点灯画素電圧が得られる。

本実施形態では、一つの画素２０の有機ＥＬ素子１８は、点灯させた後であって、次の画素２０の有機ＥＬ素子１８を点灯させる前に、非点灯状態とされ、全ての画素２０が非点灯状態とされる。このとき、対向基板コモン線１２に流れる電流をＩとすると、Ｉ−Ｖアンプ１１８には電流（Ｉ＋Ｉｃ）が供給されるが、Ｉ＝Ｉ_Ｌ，Ｉｃ≒−Ｉ_Ｌであるので、Ｉ−Ｖアンプ１１８に供給される電流（非点灯画素電流）は実質的に零となる。この非点灯画素電流もまた、Ｉ−Ｖアンプ１１８にて電流−電圧変換されて、非点灯画素電圧が得られる。

図２に示す欠陥判定回路１５０には、各画素２０について点灯画素電圧と非点灯画素電圧とが入力される。つまり、ｎ番目（ｎは自然数）に入力される点灯画素電圧が入力されると、（ｎ＋１）番目には非点灯画素電圧が入力される。

欠陥判定回路１５０は、各画素２０について点灯画素電圧と非点灯画素電圧との差に基づいて、各画素２０の欠陥を判定する。このために、欠陥判定回路１５０は、ｎ番目の点灯画素電圧を遅延させる遅延回路１５２、遅延回路１５２の出力をサンプルホールドする第１のサンプルホールド回路１５４、（ｎ＋１）番目の非点灯画素電圧をサンプルホールドする第２のサンプルホールド回路１５６を有する。欠陥判定回路１５０はさらに、第１，第２のサンプルホールド回路１５４，１５６の出力同士を減算する減算回路１５８と、減算回路１５８の出力をアナログ−デジタル変換するＡＤＣ１５９と、その減算結果に基づいて画素２０の欠陥を判定する判定回路１６０とを有する
（検査方法）
次に、図４を参照して本実施形態の検査方法について説明する。まず、全画素２０を非点灯状態とし（ステップ１）、対向基板コモン線１２、第１の端子４０を介して検査用配線１１１に流れる第１の電流（リーク電流）Ｉ_Ｌを、電流計測回路１１４にて計測する（ステップ２）。ＣＰＵ１１５は、その計測電流に基づいて、補正電流発生回路１１６にて生成される補正電流Ｉｃを決定する（ステップ３）。以降、ｎ＝１として（ステップ４）、ｎ番目の画素２０について検査を開始する。

まず、ｎ番目の画素２０を点灯させ（ステップ５）、対向基板コモン線１２に流れる電流Ｉと、補正電流Ｉｃとの和（Ｉ＋Ｉｃ≒Ｉ_Ｐ−Ｉｃ＋Ｉｃ≒Ｉ_Ｐ）を、Ｉ−Ｖアンプ１１８にて電流−電圧変換し、さらにＡＤＣ１２０にてディジタル値に変換して、点灯画素電圧を得る（ステップ６）。

次に、ｎ番目の画素２０を非点灯とし（ステップ７）、対向基板コモン線１２に流れる電流Ｉと、補正電流Ｉｃとの和（Ｉ＋Ｉｃ≒Ｉｃ−Ｉｃ≒０）を、Ｉ−Ｖアンプ１１８にて電流−電圧変換して非点灯画素電圧を得る（ステップ８）。欠陥判定回路１５０ではさらに、減算器１５８にて点灯画素電圧と非点灯画素電圧との差を演算し、それに基づいて判定回路１６０にてｎ番目の画素の欠陥判定が行われる。

ｎ番目の画素２０の測定が終了後、全画素２０の検査が終了していない限り（ステップ９での判断がＮＯ）、ｎ＝ｎ＋１として（ステップ１０）、ステップ５〜１０が繰り返される。

図５は、本実施形態の検査方法によって得られる図２のＡＤＣ１２０の出力波形１７０と、補正電流Ｉｃにて補正しない比較例としてＡＤＣ１２０の出力波形１７２とを示している。上述したように、ＡＤＣ１２０の出力波形１７０，１７２として、画素２０毎に点灯画素電圧と非点灯画素電圧が現われる。

比較例の出力波形１７２では、いずれの画素についても、非点灯画素電圧は全てリーク電流に相当する電圧Ｌ_０に等しくなる。換言すれば、出力波形１７２には、全画素２０が非点灯の時に対向基板コモン線１２に流れる第１の電流（リーク電流）分の電圧Ｌ_０が上乗せされている。従って、もし本実施形態のように補正電流Ｉｃによるオフセットをかけないと、Ｉ−Ｖアンプ１１８及びＡＤＣ１２０は、図５に示す広いダイナミックレンジ１８２を必要とする。このような広いダイナミックレンジ１８２にＮビット（ＡＤＣ１２０の最大ビット）を割り当てても、Ｎビットの多くははリーク電流分の電圧Ｌ０に割り当てられ、出力波形１７２自体の分解能は極めて低い。

一方、本実施形態の出力波形１７０からは、リーク電流分の電圧Ｌ０がオフセットされている。従って、本実施形態の出力波形１７０の非点灯画素電圧は実質的に零に等しい。よって、出力波形１７０に対して図５に示すダイナミックレンジ１８０を割り当てることができ、出力波形１７０の分解能が格段に向上する。換言すれば、Ｉ−Ｖアンプ１１８のダイナミックレンジ１８０を狭くしても、出力波形１７０の分解能を高めることができる。

なお、図４の例では、１ライン目の２番目及び５番目の画素２０が欠陥であり、２ライン目の３番目の画素２０も欠陥であることが分かる。

（測定回路の変形例）
図６は、図２に示す検査回路１００のうちの画素電流検出回路１１０の一部を変更した回路例を示している。図６では、図２の電流測定回路１１４を省略している。代わりに、Ｉ−Ｖアンプ１１８の出力がＡＤＣ１２０を介してＣＰＵ１１５に入力されている。この場合、ＣＰＵ１１５は、ＡＤＣ１２０からの信号に基づいて、図５においてリーク電流に相当する電圧レベルＬ_０が、ＡＤＣ１２０の出力であるディジタル値として例えば最下位ビットに相当するように、補正電流発生回路１１６での補正電流Ｉｃを決定することができる。

図７は、図２に示す検査回路１００のうちの画素電流検出回路１１０の一部を変更したさらに他の回路例を示している。図７でも、図２の電流測定回路１１４を省略している。代わりに、Ｉ−Ｖアンプ１１８の出力をスイッチ１３０を介して入力する電圧検出回路１３２を設けている。この電圧検出回路１３２は、ローパスフィルタ１３４と、その出力を測定する電圧計１３６とを有し、電圧計１３６の出力がＣＰＵ１１５に接続されている。図２にて実施した電流測定を、図７ではＩ−Ｖアンプ１１８での電流−電圧変換後の電圧測定に置き換えている。図７のローパスフィルタ１３４は、図４に示すリーク電流に相当する電圧レベルＬ_０をＤＣ成分として通過させるもので、電圧レベルＬ_０以外の高周波成分を除去するためのものである。

＜第２の実施形態＞
この第２の実施形態は、画素２０の一つを点灯状態として検査した後、その点灯状態を維持したまま（非点灯としない）、次の各画素を順次点灯状態に設定して検査するものである。

このような駆動を実現するために、図１の検査信号発生回路２１０及びコントロール信号発生回路２２０からの信号に基づいて生成される各種信号は、図８に示す通りとなる。図８が図３と相違する点は、１フレーム中にて全画素２０を検査する間に、検査信号発生回路２１０から第３の端子４４を介して各ソース線１４に供給される電位は、各画素２０の保持容量Ｃｓを画素選択トランジスタＱ１を介して充電させる充電電位Ｈを維持し、放電電位Ｌとはならない点である。ただし、本実施形態でも、第１の電流（リーク電流）Ｉ_Ｌを測定する時には、検査信号発生回路２１０から第３の端子４４を介して各ソース線１４に供給される電位は放電電位Ｌとなる。

図９は、第２実施形態の動作フローチャートである。図９では、図４中のステップ７，８が省略され、図４中のステップ９，１０がステップ７，８に変更されている。つまり、各画素２０を非点灯状態とさせて非点灯画素電流（または電圧）を測定する工程が省略されている。

図９のタイミングチャートに従って測定された検査結果を図１０に示す。図１０にも、第２の実施形態の検査方法によって得られる図２のＡＤＣ１２０の出力波形１７４と、補正電流Ｉｃにて補正しない比較例としてのＡＤＣ１２０の出力波形１７６とを示している。上述したように、ＡＤＣ１２０の出力波形１７４，１７６として、画素２０毎に点灯画素電圧のみが現われる。しかも図１０では、各画素２０の点灯画素電流（電圧）を測定する前に検査対象の画素２０を非点灯状態としていないので、各画素２０の点灯画素電流（電圧）が順次重畳され、図１０に示すように階段波となっている。

ただし、図１０においても図３と同様に、比較例の出力波形１７６では、いずれの画素２０についてもリーク電流Ｉ_Ｌに相当する電圧Ｌ_０が上乗せされている。従って、図３にて説明した通り、Ｉ−Ｖアンプ１１８は広いダイナミックレンジを必要とする上、出力波形１７６自体の分解能は極めて低い。

一方、第２の実施形態の出力波形１７４からは、リーク電流分の電圧Ｌ_０がオフセットされているので、出力波形１７４の分解能を高めることができる。

ここで、図１０に示す出力波形１７４の階段波は、１フレーム分の全画素２０について収集される。従って、画素数が少ない表示装置には好適であるが、全画素数が数十万以上となる一般の表示装置を検査対象とすると、出力波形１７６よりも改善されるとは言え、やはり広いダイナミックレンジが必要となってしまう。

そこで、所定画素毎に補正電流Ｉｃを再測定して、所定画素毎に点灯画素電流（電圧）のオフセット量を更新し、オフセットをし直すことによって、画素数が多い表示装置にも適用範囲を広げることが可能となる。この変形例について、以下の２つの代表例について説明する。

その一つは、検査工程が表示装置の１ライン分の画素について終了する毎に、対向基板コモン線１２に流れる第２の電流を測定し、その第２の電流を実質的にキャンセルさせる第２の補正電流を、第１の補正電流に代えて発生させ、表示装置の一ライン分の画素について終了する毎に、第２の補正電流を更新するものである。

図１１の１ライン目の６つの画素の出力波形１７４Ａについては、全画素２０を非点灯状態とした時の第１の電流に相当する電圧レベルＬ_０（第１の補正電流に相当）だけオフセットされている（第１実施形態と同じ）。次の２ライン目の画素についての出力波形１７４Ａは、１ライン目の６画素を点灯状態とした時の第２の電流に相当する電圧レベルＬ_１（第２の補正電流に相当）だけオフセットさせる。以降、各ライン毎に第２の補正電流を更新させることで、図１１に示すように、１ライン毎に更新された値でオフセットされた階段波が得られる。よって、図１１の出力波形１７４Ａの分解能は、図１０の出力波形１７４の分解能よりも格段に向上する。

図１２は、図１１の出力波形１７４Ａを得るための動作フローチャートである。図１２のステップ１〜ステップ６までは、図９と同じである。図１２のステップ７では、１ラインについての画素検査が終了したことが判定される。１ラインの検査終了前であれば、ｎ＝ｎ＋１とした後（ステップ８）後に、ステップ５〜８が繰り返される。一方、１ラインの検査が終了し（ステップ７での判断がＹＥＳ）であって、ステップ９にて全ライン終了の判断がＮＯであれば、補正電流が更新される（ステップ１０）。以降は、ステップ８を経由してステップ５に戻る。

他の一つは、検査工程が表示装置の一画素について終了する毎に、対向基板コモン線１２に流れる第２の電流を測定し、その第２の電流を実質的にキャンセルさせる第２の補正電流を、第１の補正電流に代えて発生させ、表示装置の一画素について終了する毎に、第２の補正電流を更新するものである。

図１３の１ライン目の最初の画素の出力波形１７４Ｂについては、全画素２０を非点灯状態とした時の第１の電流に相当する電圧レベルＬ_０（第１の補正電流に相当）だけオフセットされている（第１実施形態と同じ）。１ライン目の２番目の画素についての出力波形１７６は、１ライン目の最初の画素のみを点灯状態とした時の第２の電流に相当する電圧レベルＬ_１（第２の補正電流に相当）だけオフセットさせる。以降、各画素毎に第２の補正電流をＬ_２→Ｌ_３→Ｌ_４→Ｌ_５…と更新させることで、図１１に示すように、一画素毎に更新された値でオフセットされた出力波形１７４Ｂが得られる。よって、図１３の出力波形１７４Ｂの分解能は、図１０の出力波形１７４及び図１１の出力波形１７４Ａの分解能よりも格段に向上する。

図１４は、図１３の出力波形１７４Ｂを得るための動作フローチャートである。図１４のステップ１〜ステップ６までは、図９及び図１２と同じである。図１２のステップ７では、全画素についての検査が終了したことが判定される。全画素の検査終了前であれば、補正電流が更新され（ステップ８）、かつ、ｎ＝ｎ＋１とした後（ステップ９）後に、ステップ５〜９が繰り返される。

なお、第２の実施形態によって得られる出力波形１７４（図１０）、出力波形１７４Ａ（図１１）及び出力波形１７４Ｂ（図１３）は、図２、図６及び図７に示すいずれの電流検出回路１５０を用いても良い。第２の実施形態では、出力波形１７４（図１０）、出力波形１７４Ａ（図１１）または出力波形１７４Ｂ（図１３）のいずれかに基づいて、各画素２０の欠陥判定が実施される。ただし、この場合に用いられる図１の欠陥判定回路１５０は、図２、図６または図７に示す欠陥判定回路とは異なる。これらの欠陥判定では、点灯画素電圧と非点灯画素電圧との差分をとる必要がないからである。出力波形１７４（図１０）及び出力波形１７４Ａ（図１１）の場合には、例えば隣合う画素同士の点灯画素電圧間の差を演算し、許容範囲と比較して、欠陥判定を行うことができる。出力波形１７４Ｂ（図１３）では、正常画素は図１３に示すように一定値となる。よって、この一定値に対する許容範囲内に点灯画素電圧があるか否かで、画素欠陥を判定できる。

＜第３の実施形態＞
本実施形態は、パッシブマトリクス型有機ＥＬ表示装置に本発明を適用したものである。図１５において、パッシブマトリクス型有機ＥＬ表示装置３００には複数の有機ＥＬ素子１８がマトリクス状に配置されている。各列の有機ＥＬ素子１８の一端は、各列に沿って延びる第１の配線３１０（３１０Ａ〜３１０Ｄ）に共通接続されている。各行の有機ＥＬ素子１８の他端は、各行に沿って延びる第２の配線３２０（３２０Ａ〜３２０Ｆ）に共通接続されている。

一方、検査回路４００は、図１及び図２に示す検査回路１００及び欠陥判定回路１５０に加えて、第１のスイッチ回路４１０及び第２のスイッチ回路４２０を有する。第１のスイッチ回路４１０は、各列の第１の配線３１０Ａ〜３１０Ｄに接続される列スイッチ４１０Ａ〜４１０Ｄを有する。第２のスイッチ回路４２０は、各行の第２の配線３２０Ａ〜３２０Ｆに接続される行スイッチ４２０Ａ〜４２０Ｆを有する。なお、図２に示す検査回路１００及び欠陥判定回路１５０に代えて、図６または図７に示す回路を用いても良い。

第１のスイッチ回路４１０は、第１の配線３１０Ａ〜３１０Ｄの一端の電圧をそれぞれ独立して電圧Ｖ_Ａ（例えばＶ_ＳＳ＝０Ｖ）または電圧Ｖ_Ｂ（Ｖ_Ｂ＜Ｖ_Ａ、例えばＶ_Ａ＝Ｖ_ＤＤ）切り替えるものである。第２のスイッチ回路４２０も同様に、第２の配線３２０Ａ〜３２０Ｆの一端の電圧をそれぞれ独立して電圧Ｖ_Ａまたは電圧Ｖ_Ｂに切り替えるものである。ここで、各有機ＥＬ素子１８は、第２のスイッチ回路４２０により陽極端子（カソード）に電圧Ｖ_Ｂが、第１のスイッチ回路４１０により陰極端子（アノード）に電圧Ｖ_Ａが印加されると発光電流が流れて発光するものとする。これ以外の場合には、有機ＥＬ素子１８が正常である限り、発光電流は流れない。例えば、第１，第２のスイッチ回路４１０，４２０により有機ＥＬ素子１８の両端に共に電圧Ｖ_Ａが印加されると電流は流れない。各有機ＥＬ素子１８は、第２のスイッチ回路４２０により陽極端子（カソード）に電圧Ｖ_Ａが、第１のスイッチ回路４１０により陰極端子（アノード）に電圧Ｖ_Ｂが印加されても発光電流は流れない。

第２のスイッチ回路４２０の電圧Ｖ_Ａ側の各端子は、検査装置の検査用配線１１１に接続されている。本実施形態では、電圧Ｖ_Ａは画素電流検出回路１１０の例えばＩ−Ｖアンプ１８の電源より供給される。検査信号発生回路２２０は、Ｉ−Ｖアンプ１８から供給される電圧ＶＡを、第１のスイッチ回路４１０の電圧ＶＡ側の各端子に供給している。

次に、図１５に示すパッシブマトリクス型有機ＥＬ表示装置３００の検査方法について、図１６のフローチャート及び図５のタイミングチャートを参照して説明する。

図１６に示すように、先ず、初期値として行番号ｎ＝１，列番号ｍ＝１に設定する（ステップ１）。次にｎ＝１行目の行スイッチ４２０Ａを電圧Ｖ_Ａ側、他の行スイッチ４２０Ｂ〜４２０Ｆを電圧Ｖ_Ｂ側に設定する。また、全ての列スイッチ４１０Ａ〜４１０Ｄを電圧Ｖ_Ａ側に設定する（ステップ２）。この状態で、検査用配線１１１に流れるリーク電流Ｉ_Ｌに基づいて、図４のステップ３等と同様にして補正回路１１３が補正電流Ｉ_Ｃを決定する（ステップ３）。

ここで、第１の配線３１０Ａ〜３１０Ｄに流れる電流をＩ_Ａ〜Ｉ_Ｄとすると、Ｉ_Ｌ＝Ｉ_Ａ＋Ｉ_Ｂ＋Ｉ_Ｃ＋Ｉ_Ｄとなる。ステップ１の設定では、全ての有機ＥＬ素子１８には本来電流が流れないのであるが、例えば第１のスイッチ回路４１０Ａ中の列スイッチ４１０Ａ〜４１０Ｄの少なくとも一つが、正確に電圧Ｖ_Ａに設定できないなどのバラツキがあると、リーク電流Ｉ_Ｌが計測されることになる。このリーク電流Ｉ_Ｌは、全画素の有機ＥＬ素子１８が非点灯の時に流れることになる。

この後、補正電流ＩＣにより補正して、一行目の画素（１，１）〜（１，４）が順次検査される。

先ず、ステップ２のスイッチ設定状態から、ｍ＝１列目の列スイッチ４１０Ａのみを電圧Ｖ_Ｂ側に設定する（ステップ４）。こうすると、画素（１，１）の有機ＥＬ素子１８のみが発光する。すなわち、第１の配線３１０Ａを流れる電流Ｉ_Ａのみが発光電流となり、他の電流Ｉ_Ｂ，Ｉ_Ｃ，Ｉ_Ｄはステップ３での測定時と同一条件となる。

ステップ４の条件下での電流が、行スイッチ４２０Ａを介して画素電流検出回路１１０に取り込まれる。この後は、図４のステップ６と同様にして、電流Ｉ＋Ｉｃが電圧変換される（ステップ５）。この場合、行スイッチ４２０Ａを介して取り込まれる電流は補正電流Ｉｃによりキャンセルされるため、画素（１，１）の点灯電流を正確に評価できる。点灯画素（１，１）の測定が終了したら、列スイッチ４２０Ａを電圧ＶＢ側に設定し、ステップ２と同じ状態に戻す（ステップ６）。その状態で、非点灯画素（１，１）の非点灯電流を電圧変換する（ステップ７）。

次に、図１６のステップ８の判断は、まだ１列目の全画素が終了していないのでＮＯとなり、列番号ｍ＝ｍ＋１に更新され（ステップ９）、ステップ４に戻る。

２回目のステップ４では、ｍ＝２列目の列スイッチ４１０Ｂのみを電圧Ｖ_Ｂ側に設定する。こうすると、画素（１，２）の有機ＥＬ素子１８のみが発光する。すなわち、第１の配線３１０Ｂを流れる電流Ｉ_Ｂのみが発光電流となり、他の電流Ｉ_Ａ，Ｉ_Ｃ，Ｉ_Ｄはステップ３での測定時と同一条件となる。

２回目のステップ５では、行スイッチ４２０Ｂを介して取り込まれる電流もまた補正電流Ｉｃによりキャンセルされるため、点灯画素（１，２）の点灯電流を正確に評価できる。ステップ６，７の実施により非点灯画素（１，２）の非点灯電流も正確に測定できる。

その後は、ステップ８，９を経て、以降同様にして、ステップ４〜７を繰り返すことで、画素（１，３），（１，４）について検査することができる。

ｎ＝１行目の最後の画素（１，４）の検査が終了すると、ステップ８での判断がＹＥＳとなる。この後、ステップ１０での判断がＮＯとなるので、ステップ１１にてｎ＝ｎ＋１，ｍ＝１に設定された後に、ステップ２に戻る。２回目のステップ２では、ｎ＝２行目の行スイッチ４２０Ｂのみが電圧ＶＢに設定され、他の全てのスイッチが電圧ＶＡに設定される。そして、行スイッチ４２０Ｂを介して流れるリーク電流ＩＣを決定する（ステップ３）。以降は、ステップ４〜９を繰り返して、ｎ＝２行目の画素（２，１）〜（２，４）を順次検査できる。この検査で得られる結果は、第１実施形態と同様であり、図５に示す通りとなる。

以上の動作を、行番号ｎの値を更新して実施することで、全画素についての検査を実施することができる。

以上の動作のうち、ｍ列の４つの画素（ｍ，１）〜（ｍ，４）を検査する時の第１，第２のスイッチ回路４１０，４２０のスイッチ切り替え状態を下記の表１に示す。

このパッシブマトリクス型有機ＥＬ表示装置３００の上述の検査方法で得られる波形は、第１実施形態でのアクティブマトリクス型有機ＥＬ表示装置１について実施した図５の波形と類似する。アクティブマトリクス型有機ＥＬ表示装置１については、この他、図１０、図１１及び図１３のような変形例があるが、パッシブマトリクス型有機ＥＬ表示装置３００の検査についても同様に変形実施が可能である。

＜第４の実施の形態＞
アクティブマトリックス型表示装置の場合には、必ずしも表示素子が存在しなくても、上記と同じ原理により、アクティブマトリクス基板の状態で各画素を検査することができる。

図１７は、図１中の被検査対象１として、表示装置に代えてアクティブマトリクス基板５００を、検査装置２に接続したものを示している。なお、図１７中に示す部材のうち、図１に示す部材と同一機能を有する部材については図１と同一符号を付してその説明を省略する。

このアクティブマトリクス基板５００は、複数の信号線（ソース線）１４、複数の走査線（ゲート線）１０及び複数の電圧供給線（アノード線）１５の各１本とコモン線１６とにそれぞれ接続された複数の画素２０Ａを有する。複数の画素２０Ａの各々は、信号線１４及び走査線１０に接続された画素選択トランジスタＱ１と、動作トランジスタＱ２と、動作トランジスタＱ２のゲート電位を保持するための保持容量Ｃｓとを含む。動作トランジスタＱ２は、ゲートが保持容量Ｃｓの一端及び画素選択トランジスタＱ２に接続され、ソース及びドレインの一方に電圧供給線（アノード線）１５が接続され、他方のカソード線１２がオープン端子とされている。アノード線１５は第２の端子４２に接続されている。なお、本実施形態では、保持容量Ｃｓの他端はコモン線１６に接続されている。

図１に示すアクティブマトリクス型有機ＥＬ装置とは異なり、アクティブマトリクス基板５００には、表示素子１８は存在しないので、動作トランジスタＱ２のドレイン（カソード線５１０）はオープン端子（通常は電極）となっている。

このアクティブマトリクス基板５００でも、上述した第１，第２の実施形態にて説明した検査方法を適用することができる。この時、表示装置における「画素の非点灯」は「動作トランジスタのオフ」に置き換え、「画素の点灯」は「動作トランジスタのオン」に置き換えればよい。例えば図４のステップ１は、「全画素を非点灯とする」ことに代えて、「全動作トランジスタをオフとする」として実施すればよい。同様に、図４のステップ５は「ｎ番目の動作トランジスタをオンさせる」とし、図４のステップ７は「ｎ番目の動作トランジスタをオフとする」として実施すればよい。このように置き換えることで、図９及び図１２の検査方法も、アクティブマトリクス基板の検査に適用することができる。

ここで、検査電流の検出のために、全画素のカソード線５１０に検査用配線５２０が接続され、この検査用配線５２０が検査端子（第１の端子）４０に接続されている。ただし、この検査用配線５２０及び検査端子４０は、検査時にのみ用いられ、表示装置として完成された時には用いられない。逆に完成品では全カソード線５１０がショートしていては使用できない。そこで、完成品での使用時に備えて、個々のカソード線５１０と検査用配線５２０との接続／非接続を制御するリセット回路を設けることが好ましい。

図１７では、リセット回路としてスイッチングトランジスタＱ３をアクティブマトリクス基板５００上に形成している。この全てのスイッチングトランジスタＱ３を検査時にオンさせるために、検査装置２にはゲート電圧供給回路５３０が設けられている。このゲート電圧供給回路５３０は、コントロール信号発生部２２０からの信号に基づいて、全てのスイッチングトランジスタＱ３を検査期間に亘ってオンさせるゲート電位を供給する。よって、図４、図９及び図１２の検査方法を実施する場合には、ステップ１の工程の前に全スイッチングトランジスタＱ３がオンされ、エンド工程で全スイッチングトランジスタＱ３がオフされる。

リセット回路は、図１８に示すようにダイオードＤ１にて形成することもできる。ダイオードＤ１は、トランジスタをダイオード接続することで形成しても良い。ダイオードＤ１は、両端電圧差が一定値以上になると、順方向に電流を流すことができる。よって、全動作トランジスタＱ２が正常である限り、一つの動作トランジスタＱ２がオンするタイミングに同期して、対応する一つのダイオードＤ１にのみ電流を流すことができる。もし動作トランジスタＱ２に異常があり、検査時にて動作トランジスタＱ２のオフ時にもダイオードＤ１を介して電流が流れる場合には、本発明に従ってそのリーク電流をキャンセルして検査することができる。

なお、本発明は上述した各種実施形態に限定されるものではなく、本発明の要旨の範囲内にて種々の変形実施が可能である。例えば、上述した実施形態はマトリクス型表示装置であったが、複数の画素が一方向に配列された場合でも、本発明を適用できる。

本発明の第１の実施形態の検査装置及び被検査対象（アクティブマトリクス型有機ＥＬ表示装置）を示す図である。 図１中の検査回路の一例を示すブロック図である。 図１中の検査駆動回路からの信号によって実現される被検査対象の駆動波形である。 本発明の第１の実施形態の動作フローチャートである。 本発明の第１の実施形態にて得られる測定波形図である。 図２とは異なる検査回路の変形例を示すブロック図である。 図２とは異なる検査回路の他の変形例を示すブロック図である。 本発明の第２の実施形態にて用いられる被検査対象の駆動波形である。 本発明の第２の実施形態のうち、補正電流を更新しない実施形態の動作フローチャートである。 図９のフローチャートに従った動作によって得られる測定波形図である。 本発明の第２の実施形態のうち、１ライン毎に補正電流を更新した実施形態にて得られる測定波形図である。 図１１に示す測定結果を得るための動作フローチャートである。 本発明の第２の実施形態のうち、一画素毎に補正電流を更新した実施形態にて得られる測定波形図である。 図１３に示す測定結果を得るための動作フローチャートである。 本発明の第３の実施形態の検査装置及び被検査対象（パッシブマトリクス型有機ＥＬ表示装置）を示す図である。 本発明の第３の実施形態の動作フローチャートである。 本発明の第４の実施形態の検査装置及び被検査対象（アクティブマトリクス基板）を示す図である。 図１７中のリセット回路の変形例を示す図である。

符号の説明

１ 被検査対象（アクティブマトリクス型有機ＥＬ表示装置）、２ 検査装置、１０ ゲート線、１２ 対向基板コモン線、１４ ソース線、１５ アノード線、１６ コモン線、１８ 有機ＥＬ素子、２０、２０Ａ 画素、Ｑ１ 画素選択トランジスタ、Ｑ２ 動作トランジスタ、Ｃｓ 保持容量、３０ マトリクスアレー、３２ 垂直系駆動回路、３４ 水平系駆動回路、３５ 列選択ゲート、３６ コモン電圧供給回路、４０〜４４ 第１〜第３の端子、１００ 検査回路、１１０ 画素電流検出回路、１１３ 補正回路、１１４ 電流測定回路、１１５ ＣＰＵ、１１６ 補正電流発生回路、１１７ 検出回路、１１８ Ｉ−Ｖアンプ、１２０，１２２ アナログ−ディジタル変換回路（ＡＤＣ）、１３０ スイッチ、１３２ 電圧検出回路、１３４ ローパスフィルタ、１３６ 電圧計、１５０ 欠陥判定回路、１５２ 遅延回路、１５４ 第１のサンプルホールド回路（Ｓ／Ｈ）、１５６ 第２のサンプルホールド回路（Ｓ／Ｈ）、１５８ 減算回路、１６０ 判定回路、１７０，１７４，１７４Ａ，１７４Ｂ 補正後の出力波形、１７２，１７６ 補正前の出力波形、２００ 検査駆動回路、２１０ 検査信号発生回路、２２０ コントロール信号発生回路、３００ 被検査対象（パッシブ型有機ＥＬ表示装置）、３１０ 第１の配線、３２０ 第２の配線、４００ 検査装置、４１０ 第１のスイッチ回路、４２０ 第２のスイッチ回路、５００ アクティブマトリクス基板、Ｑ３ スイッチングトランジスタ（リセット回路）、５１０ カソード線、５２０ 検査用配線、５３０ ゲート電圧供給回路、Ｄ１ ダイオード（リセット回路）。

Claims (20)

1. 少なくとも一方向に沿って配列された複数の画素と、前記複数の画素を点灯／非点灯させるための配線とが形成された表示装置の検査方法において、
   前記複数の画素の全てを非点灯状態とした時に前記配線に接続された検査用配線に流れる第１の電流を、実質的にキャンセルさせる第１の補正電流を発生させる工程と、
   前記複数の画素を順次点灯させて検査する工程と、
   前記複数の画素を順次点灯させる各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値に基づいて、前記複数の画素の各々の欠陥を判定する工程と、
   を有することを特徴とする表示装置の検査方法。
2. 請求項１において、
   前記検査工程では、前記複数の画素の一つである検査対象画素を点灯状態とした後であって、次の一つの画素を点灯状態にする前に、前記検査対象画素を非点灯状態に設定し、
   前記欠陥判定工程では、前記複数の画素の各々について、点灯時での前記測定値と非点灯時での前記測定値との差に基づいて画素欠陥を判定することを特徴とする表示装置の検査方法。
3. 請求項１において、
   前記検査工程では、前記複数の画素の一つを点灯状態とした後、その点灯状態を維持したまま、次の一つの画素を点灯状態に設定することを特徴とする表示装置の検査方法。
4. 請求項３において、
   前記表示装置には、前記複数の画素が複数ラインに沿ってそれぞれ設けられ、
   前記検査工程が前記表示装置の１ライン分の画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、
   前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程と、
   をさらに有し、
   前記表示装置の一ライン分の画素について終了する毎に、前記第２の補正電流を更新することを特徴とする表示装置の検査方法。
5. 請求項３において、
   前記検査工程が、一画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、
   前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程と、
   をさらに有し、
   前記検査工程が前記一画素について終了する毎に、前記第２の補正電流を更新することを特徴とする表示装置の検査方法。
6. 少なくとも一方向に沿って配列された複数の画素と、前記複数の画素を点灯／非点灯させるための配線とが形成された表示装置の検査装置において、
   前記配線に接続された検査用配線に流れる電流に基づいて、前記複数の画素の各々の欠陥を検査する検査回路と、
   前記表示装置に検査に必要な信号を供給して、前記表示装置を駆動する検査駆動回路と、
   を有し、
   前記検査回路は、
   前記複数の画素の全てを非点灯状態とした時に前記検査用配線に流れる第１の電流に基づいて、前記第１の電流を実質的にキャンセルさせる第１の補正電流を発生させる補正回路と、
   前記複数の画素を順次点灯状態とする各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値を検出する検出回路と、
   前記測定値に基づいて、前記複数の画素の各々の欠陥を判定する欠陥判定回路と、
   を有することを特徴とする表示装置の検査装置。
7. 請求項６において、
   前記補正回路は、
   前記検査用配線の上流にて前記第１の電流を測定する電流測定回路と、
   前記第１の電流を実質的にキャンセルさせる第１の補正電流を発生させて、前記検査用配線の下流に供給する補正電流発生回路と、
   を含むことを特徴とする表示装置の検査装置。
8. 請求項６において、
   前記検出回路は、前記検査用配線に流れる電流を電圧変換する電流−電圧変換回路を含み、
   前記補正回路は、前記電流−電圧発生回路の出力に基づいて、前記第１の補正電流を発生させて前記検査用配線に供給する補正電流発生回路を含むことを特徴とする表示装置の検査装置。
9. 請求項６において、
   前記検出回路は、前記検査用配線に流れる電流を電圧変換する電流−電圧変換回路を含み、
   前記補正回路は、前記電流−電圧変換回路の出力を測定する電圧計と、
   前記電圧計の出力に基づいて、前記第１の電流を発生させて前記検査用配線の下流に供給する補正電流発生回路と、
   を含むことを特徴とする表示装置の検査装置。
10. 請求項９において、
    前記補正回路は、前記電圧計の前段にローパスフィルタを有することを特徴とする表示装置の検査装置。
11. 請求項６乃至１０のいずれかにおいて、
    前記検査駆動回路は、前記複数の画素の一つである検査対象画素を点灯状態とした後であって、次の一つの画素を点灯状態にする前に、前記検査対象画素を非点灯状態に設定し、
    前記欠陥判定回路は、前記複数の画素の各々について、点灯時での前記測定値と非点灯時での前記測定値との差を演算する減算器を有し、前記減算器の出力に基づいて画素欠陥を判定することを特徴とする表示装置の検査装置。
12. 請求項６乃至１０のいずれかにおいて、
    前記検査駆動回路は、前記複数の画素の一つを点灯状態とした後、その点灯状態を維持したまま、次の一つの画素を点灯状態に設定することを特徴とする表示装置の検査装置。
13. 請求項１２において、
    前記表示装置には、前記複数の画素が複数ラインに沿ってそれぞれ設けられ、
    前記補正回路は、前記表示装置の１ライン分の画素について検査が終了する毎に、前記検査用配線に流れる第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させて、前記表示装置の一ライン分の画素について終了する毎に、前記第２の補正電流を更新することを特徴とする表示装置の検査装置。
14. 請求項１２において、
    前記補正回路は、一画素について検査が終了する毎に前記検査用配線に流れる第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させて、前記一画素について検査が終了する毎に、前記第２の補正電流を更新することを特徴とする表示装置の検査装置。
15. 複数の信号線、複数の走査線及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方に検査用配線が接続されたアクティブマトリクス基板を用意する第１工程と、
    前記複数の動作トランジスタの全てをオフ状態とした時に前記検査用配線に流れる第１の電流を、実質的にキャンセルさせる第１の補正電流を発生させる工程と、
    前記複数の動作トランジスタを順次オンさせて検査する工程と、
    前記複数の動作トランジスタを順次オンさせる各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値に基づいて、前記複数の動作トランジスタの各々の欠陥を判定する工程と、
    を有することを特徴とするアクティブマトリクス基板の検査方法。
16. 請求項１５において、
    前記検査工程では、前記複数の画素の一つである検査対象画素の前記動作トランジスタをオン状態とした後であって、次の一つの画素の前記動作トランジスタをオン状態にする前に、前記検査対象画素の前記動作トランジスタをオフ状態に設定し、
    前記欠陥判定工程では、前記オン時での前記測定値と前記オフ時での前記測定値との差に基づいて、前記複数の動作トランジスタの各々の欠陥を判定することを特徴とするアクティブマトリクス基板の検査方法。
17. 請求項１５において、
    前記検査工程では、前記複数の画素の一つの前記動作トランジスタをオン状態とした後、そのオン状態を維持したまま、次の一つの画素の前記動作トランジスタをオン状態に設定することを特徴とするアクティブマトリクス基板の検査方法。
18. 請求項１７において、
    前記表示装置には、前記複数の画素が複数ラインに沿ってそれぞれ設けられ、
    前記検査工程が前記表示装置の１ライン分の画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、
    前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程と、
    をさらに有し、
    前記表示装置の一ライン分の画素について終了する毎に、前記第２の補正電流を更新することを特徴とするアクティブマトリクス基板の検査方法。
19. 請求項１７において、
    前記検査工程が、一画素について終了する毎に、前記検査用配線に流れる第２の電流を測定する工程と、
    前記第２の電流を実質的にキャンセルさせる第２の補正電流を、前記第１の補正電流に代えて発生させる工程と、
    をさらに有し、
    前記検査工程が前記一画素について終了する毎に、前記第２の補正電流を更新することを特徴とするアクティブマトリクス基板の検査方法。
20. 複数の信号線、複数の走査線及び複数の電圧供給線の各１本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、前記動作トランジスタのゲート電位を保持するための保持容量とを含み、前記動作トランジスタは、ゲートが前記保持容量及び前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方に検査用配線が接続されたアクティブマトリクス基板を検査する検査装置であって、
    前記検査用配線に流れる電流に基づいて、前記複数の画素の各々の欠陥を検査する検査回路と、
    前記アクティブマトリクス基板に検査に必要な信号を供給して、前記アクティブマトリクス基板を駆動する検査駆動回路と、
    を有し、
    前記検査回路は、
    前記複数の動作トランジスタの全てをオフ状態とした時に前記検査用配線に流れる第１の電流に基づいて、前記第１の電流を実質的にキャンセルさせる第１の補正電流を発生させる補正回路と、
    前記複数の動作トランジスタを順次オン状態とする各回にて、前記検査用配線に流れる測定電流を前記第１の補正電流にて補正した測定値を検出する検出回路と、
    前記測定値に基づいて、前記複数の動作トランジスタの各々の欠陥を判定する欠陥判定回路と、
    を有することを特徴とするアクティブマトリクス基板の検査装置。

Images