KR100993507B1 - 표시장치 및 이에 사용되는 액티브 매트릭스 기판의검사방법 및 장치 - Google Patents

표시장치 및 이에 사용되는 액티브 매트릭스 기판의검사방법 및 장치 Download PDF

Info

Publication number
KR100993507B1
KR100993507B1 KR1020040069435A KR20040069435A KR100993507B1 KR 100993507 B1 KR100993507 B1 KR 100993507B1 KR 1020040069435 A KR1020040069435 A KR 1020040069435A KR 20040069435 A KR20040069435 A KR 20040069435A KR 100993507 B1 KR100993507 B1 KR 100993507B1
Authority
KR
South Korea
Prior art keywords
inspection
current
pixels
pixel
circuit
Prior art date
Application number
KR1020040069435A
Other languages
English (en)
Other versions
KR20050028782A (ko
Inventor
나라쇼지
이토마사토시
오쿠마마코토
야마모토와타루
Original Assignee
윈테스트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈테스트 가부시키가이샤 filed Critical 윈테스트 가부시키가이샤
Publication of KR20050028782A publication Critical patent/KR20050028782A/ko
Application granted granted Critical
Publication of KR100993507B1 publication Critical patent/KR100993507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal (AREA)

Abstract

1개의 화소에만 흐르는 전류에 의거하여 화소의 결함검사를 가능하게 하고 또한 검사파형의 분해능을 높여서 정밀도가 높은 검사를 할 수 있는 표시장치의 검사방법 및 검사장치를 제공하는 것이다.
표시장치1을 위한 검사장치2는, 표시장치1의 배선12에 접속되는 검사용 배선111에 흐르는 전류에 의거하여 복수 화소20의 각각의 결함을 검사하는 검사회로100과, 표시장치1에 필요한 신호를 공급하여 구동하는 검사구동회로200을 구비한다. 검사회로100은, 복수의 화소20 모두를 비점등상태로 하였을 때에 검사용 배선111에 흐르는 제1전류IL에 의거하여 그 제1전류를 실질적으로 캔슬시키는 제1보정전류Ic를 발생시키는 보정회로113과, 복수의 화소20을 순차적으로 점등상태로 하는 각 회에서, 검사용 배선11에 흐르는 측정전류I를 상기 제1보정전류Ic로 보정한 화소마다의 측정치를 검출하는 검출회로117과, 화소마다의 측정치에 의거하여 복수 화소20의 각각의 결함을 판정하는 결함판정회로150을 구비한다.

Description

표시장치 및 이에 사용되는 액티브 매트릭스 기판의 검사방법 및 장치{INSPECTION METHOD AND INSPECTION DEVICE FOR DISPLAY DEVICE AND ACTIVE MATRIX SUBSTRATE USED FOR DISPLAY DEVICE}
도1은 본 발명의 제1실시예에 있어서의 검사장치 및 피검사대상(액티브 매트릭스형 유기EL표시장치)을 나타내는 도면이다.
도2는 도1에 있어서의 검사회로의 일례를 나타내는 블록도이다.
도3은 도1에 있어서의 검사구동회로로부터의 신호에 의하여 실현되는 피검사대상의 구동파형이다.
도4는 본 발명의 제1실시예에 있어서의 동작 플로우 차트이다.
도5는 본 발명의 제1실시예에서 얻어지는 측정파형도이다.
도6은 도2와는 다른 검사회로의 변형예를 나타내는 블록도이다.
도7은 도2와는 다른 검사회로의 다른 변형예를 나타내는 블록도이다.
도8은 본 발명의 제2실시예에서 사용되는 피검사대상의 구동파형이다.
도9는 본 발명의 제2실시예에 있어서의 보정전류를 갱신하지 않는 실시예의 동작 플로우 차트이다.
도10은 도9의 플로우 차트를 따르는 동작에 의하여 얻어지는 측정파 형도이다.
도11은 본 발명의 제2실시예에 있어서의 1라인마다 보정전류를 갱신하는 실시예에서 얻어지는 측정파형도이다.
도12는 도11에 나타나 있는 측정결과를 얻기 위한 동작 플로우 차트이다.
도13은 본 발명의 제2실시예에 있어서의 하나의 화소마다 보정전류를 갱신하는 실시예에서 얻어지는 측정파형도이다.
도14는 도13에 나타나 있는 측정결과를 얻기 위한 동작 플로우 차트이다.
도15는 본 발명의 제3실시예에 있어서의 검사장치 및 피검사대상(패시브 매트릭스형 유기EL표시장치)을 나타내는 도면이다.
도16은 본 발명의 제3실시예에 있어서의 동작 플로우 차트이다.
도17은 본 발명의 제4실시예에 있어서의 검사장치 및 피검사대상(액티브 매트리스 기판)을 나타내는 도면이다.
도18은 도17에 있어서의 리셋회로의 변형예를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 피검사대상(액티브 매트릭스형 유기EL표시장치(active matrix型 有機EL表示裝置)
2 : 검사장치(檢査裝置) 10 : 게이트선(gate線)
12 : 대향기판 코먼선(對向基板 common線)
14 : 소스선(source線) 15 : 애노드선(anode線)
16 : 코먼선(common線) 18 : 유기EL소자(有機EL素子)
20, 20A : 화소(畵素)
Q1 : 화소선택 트랜지스터(畵素選擇 transistor)
Q2 : 동작 트랜지스터(動作 transistor)
Cs : 저장용량(貯藏容量)
30 : 매트릭스 어레이(matrix array)
32 : 수직장치 구동회로(垂直裝置 驅動回路)
34 : 수평장치 구동회로(水平裝置 驅動回路)
35 : 열선택 게이트(列選擇 gate)
36 : 코먼전압(common電壓 供給回路)
40∼44 : 제1∼제3단자 100 : 검사회로(檢査回路)
110 : 화소전류 검출회로(畵素電流 檢出回路)
113 : 보정회로(補正回路) 114 : 전류측정회로(電流測定回路)
115 : CPU
116 : 보정전류 발생회로(補正電流 發生回路)
117 : 검출회로(檢出回路) 118 : I-V앰프
120, 122 : 아날로그 디지털 변환회로(ADC)
130 : 스위치(switch) 132 : 전압검출회로(電壓檢出回路)
134 : 로우패스필터(low pass filter) 136 : 전압계(電壓計)
150 : 결함판정회로(缺陷判定回路) 152 : 지연회로(遲延回路)
154 : 제1샘플홀드회로(第一sample hold回路)(S/H)
156 : 제2샘플홀드회로(S/H) 158 : 감산회로(減算回路)
160 : 판정회로(判定回路)
170, 174, 174A, 174B : 보정 후의 출력파형(出力波形)
172, 176 : 보정 전의 출력파형
200 : 검사구동회로(檢査驅動回路)
210 : 검사신호 발생회로(檢査信號 發生回路)
220 : 컨트롤신호 발생회로(control信號 發生回路)
300 : 피검사대상(패시브형 유기EL표시장치(passive型 有機EL表示裝置))
310 : 제1배선(第一配線) 320 : 제2배선
400 : 검사장치
410 : 제1스위치 회로(第一switch 回路)
420 : 제2스위치 회로
500 : 액티브 매트릭스 기판(active matrix 基板)
Q3 : 스위칭 트랜지스터(switching transistor)(리셋회로(reset回路))
510 : 캐소드선(cathod線) 520 : 검사용 배선(檢査用 配線)
530 : 게이트전압 공급회로(gate電壓 供給回路)
D1 : 다이오드(diode)(리셋회로)
본 발명은, 예를 들면 유기EL표시장치(有機EL表示裝置) 등의 표시장치, 이에 사용되는 액티브 매트릭스 기판(active matrix 基板)의 검사에 사용되는 검사방법 및 장치에 관한 것이다.
예를 들면 유기EL표시장치의 검사방법으로서, 패시브 매트릭스형 유기EL표시장치(passive matrix型 有機EL表示裝置)에서는 특허문헌1, 2가, 액티브 매트릭스형 패시브 매트릭스형 유기EL표시장치(active matrix型 passive matrix型 有機EL表示裝置)에서는 특허문헌3∼5가 알려져 있다.
특허문헌1 : 일본국 공개특허공보 특개평10-321367호 공보
특허문헌2 : 일본국 공개특허공보 특개2000-348861호 공보
특허문헌3 : 일본국 공개특허공보 특개2002-32035호 공보
특허문헌4 : 일본국 공개특허공보 특개2002-40082호 공보
특허문헌5 : 일본국 공개특허공보 특개2002-297053호 공보
표시장치에서 이러한 종류의 검사를 실시하는 경우에 하나 하나의 화소(畵素)를 점등(點燈)시키고, 이 때에 검사대상의 화소에 흐르는 전류에 의거하여 화소결함(畵素缺陷)을 판정하는 것이 기본이다. 이 때에 표시장치에서는, 어떤 1개의 화소에 흐르는 전류만을 검출하는 것은 불가능하게 되어 있다. 매트릭스 배선(matrix 配線)이기 때문에 다른 화소에도 배선이 공용(共用)으로 되어 있기 때문이다.
그래서 본 발명의 목적은, 어떤 1개의 화소에만 흐르는 전류에 의거하여 화소의 결함검사를 가능하게 하고 또한 검사파형(檢査波形)의 분해능(分解能)을 높여서 정밀도(精密度)가 높은 검사를 할 수 있는 표시장치 및 이에 사용되는 액티브 매트릭스 기판의 검사방법 및 검사장치를 제공하는 것에 있다.
본 발명의 하나의 태양에 관계되는 발명은, 복수의 화소(畵素)와, 상기 복수의 화소를 점등/비점등(點燈/非點燈)시키기 위한 배선(配線)이 형성되는 표시장치(表示裝置)의 검사방법에 있어서,
상기 복수의 화소 모두를 비점등상태로 하였을 때에 상기 배선에 접속되는 검사용 배선에 흐르는 제1전류를, 실질적으로 캔슬(cancel)시키는 제1보정전류(第一補正電流)를 발생시키는 공정과,
상기 복수의 화소를 순차적으로 점등시켜서 검사하는 공정과,
상기 복수의 화소를 순차적으로 점등시키는 각 회(回)에서, 상기 검사용 배선에 흐르는 측정전류(測定電流)를 상기 제1보정전류로 보정한 측정 치(測定値)에 의거하여 상기 복수의 화소 각각의 결함(缺陷)을 판정하는 공정
을 구비하는 것을 특징으로 한다.
제1전류가 전체 화소를 비점등으로 하였을 때에 흐르는 리크전류(leak 電流), 정상전류(定常電流) 등에 상당한다. 본 발명의 방법에 의하면, 이 리크전류, 정상전류 등을 검사할 때에는 캔슬시킬 수 있다. 따라서 각 화소를 점등시키는 검사를 할 때에는, 그 화소를 점등시킴으로써 변화되는 전류를 검출할 수 있다. 특히 표시장치의 각 화소에 공급되는 전류를 1μA 이하로 하는 경우에서도 쇼트(short) 결함의 화소가 존재하면, 장치 전체에 흐르는 전류는 그 100배에도 도달한다. 본 발명의 방법에서는, 리크전류 등은 캔슬되기 때문에, 후단(後段)의 변환회로(變換回路)에서 넓은 다이내믹 레인지(dynamic range)가 요구되지 않아 측정치의 레인지가 좁아지는 만큼 분해능(分解能)도 향상되어 검사의 정밀도를 높이는 것이 가능하다.
본 발명의 방법에 있어서의 검사공정에서는, 상기 복수의 화소의 1개인 검사대상 화소를 점등상태로 한 후에, 다음의 1개의 화소를 점등상태로 하기 전에 상기 검사대상 화소를 비점등상태로 설정할 수 있다. 이 경우에는, 상기 결함판정공정에서는, 상기 복수의 화소 각각에 대하여 점등하였을 때의 상기 측정치와 비점등하였을 때의 상기 측정치의 차이에 의거하여 화소결함을 판정한다.
이에 대신하여 본 발명의 방법에 있어서의 검사공정에서, 상기 복수의 화소 1개를 점등상태로 한 후, 그 점등상태를 유지한 상태에서 다음의 1개의 화소를 점등상태로 설정하더라도 좋다. 표시장치가 복수 라인의 각각에 상기 복수의 화소를 구비하는 경우에는, 상기 검사공정이 상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과, 상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정을 더 설치할 수 있다. 이렇게 하여 표시장치의 1라인분의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하면, 후단의 변환회로에서의 다이내믹 레인지를 좁게 할 수 있다.
또는 상기 검사공정이, 1개의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과, 상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정을 더 구비할 수 있다. 이렇게 하여 검사공정이 1개의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하면, 후단의 변환회로에서의 다이내믹 레인지를 더 좁게 할 수 있다.
본 발명의 다른 태양에 관계되는 발명은, 복수의 화소와, 상기 복수의 화소를 점등/비점등시키기 위한 배선이 형성되는 표시장치의 검사장치에 있어서,
상기 배선에 접속되는 검사용 배선에 흐르는 전류에 의거하여 상기 복수의 화소 각각의 결함을 검사하는 검사회로(檢査回路)와,
상기 표시장치에 검사에 필요한 신호를 공급하여 상기 표시장치를 구동시키는 검사구동회로(檢査驅動回路)
를 구비하고,
상기 검사회로는,
상기 복수의 화소 모두를 비점등상태로 하였을 때에 상기 검사용 배선에 흐르는 제1전류에 의거하여 상기 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시키는 보정회로(補正回路)와,
상기 복수의 화소를 순차적으로 점등상태로 하는 각 회에서, 상기 검사용 배선에 흐르는 측정전류를 상기 제1보정전류로 보정한 측정치를 검출하는 검출회로(檢出回路)와,
상기 측정치에 의거하여 상기 복수의 화소 각각의 결함을 판정하는 결함판정회로(缺陷判定回路)
를 구비하는 것을 특징으로 한다. 이러한 본 발명장치는, 상기한 본 발명의 방법을 적합하게 실시할 수 있다.
본 발명의 장치의 상기 보정회로는, 상기 검사용 배선의 상류에서 상기 제1전류를 측정하는 전류측정회로(電流測定回路)와, 상기 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시켜서 상기 검사용 배선의 하류에 공급하는 보정전류 발생회로(補正電流 發生回路)를 포함할 수 있다.
본 발명의 장치의 상기 검출회로는, 상기 검사용 배선에 흐르는 전 류를 전압으로 변환하는 전류-전압 변환회로(電流-電壓 變換回路)를 포함할 수 있다. 이 경우에 본 발명장치의 상기 보정회로는, 상기 전류-전압 변환회로의 출력에 의거하여 상기 제1보정전류를 발생시켜서 상기 검사용 배선에 공급하는 보정전류 발생회로를 포함하여 구성할 수 있다. 또는 상기 보정회로는, 상기 전류-전압 변환회로의 출력을 측정하는 전압계(電壓計)와, 상기 전압계의 출력에 의거하여 상기 제1전류를 발생시켜서 상기 검사용 배선의 하류에 공급하는 보정전류 발생회로를 포함하여 구성하더라도 좋다. 이 전압계의 전단(前段)에 로우패스필터(low pass filter)를 구비하여 제1전류에 의거하는 DC성분만을 계측하는 하더라도 좋다.
본 발명의 검사대상은, 액티브형(active型)이더라도 패시브형(passive型)이더라도 좋다. 또한 화소에 사용되는 표시소자로서 유기EL소자(有機EL素子)를 들 수 있지만 다른 표시소자이더라도 좋다.
또한 본 발명은 상기한 표시장치에 사용되는 액티브 매트릭스 기판(active matrix 基板)을 피검사대상으로 하는 것에도 적용할 수 있다. 이 액티브 매트릭스 기판은, 복수의 신호선(信號線), 복수의 주사선(走査線) 및 복수의 전압공급선(電壓供給線)의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은, 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터(畵素選擇 transistor)와, 동작 트랜지스터(動作 transistor)와, 상기 동작 트랜지스터의 게이트 전위(gate 電位)를 저장하기 위한 저장용량(貯藏容量)을 포함하고, 상기 동작 트랜지스터는, 게이트(gate) 가 상기 저장용량 및 상기 화소선택 트랜지스터에 접속되고, 소스(source) 및 드레인(drain)의 일방(一方)에 상기 전압공급선이 접속되고, 타방(他方)이 오픈 단자(open 端子)로 되어 있다. 완성품의 상태에서는 오픈 단자에 표시소자가 접속된다. 이러한 액티브 매트릭스 기판에 있어서의 복수의 동작 트랜지스터의 오픈 단자에, 바람직하게는 리셋회로(reset 回路)를 통하여 검사용 배선을 공통으로 접속한다.
이 액티브 매트릭스 기판의 부품상태에서 검사하기 위해서는, 표시장치에서는 표시소자를 점등/비점등시키는 대신에, 액티브 매트릭스 기판에서는 동작 트랜지스터를 온/오프 시키면 좋다. 이렇게 함으로써 표시장치의 화소결함을 판정하는 방법과 마찬가지로 하여 동작 트랜지스터의 결함을 판정할 수 있다.
(실시예)
이하, 본 발명을 유기EL장치(有機EL裝置)에 적용하는 각종 실시예에 대하여 설명하지만, 표시소자(表示素子)로서는 유기EL소자에 한정되지 않는다.
(제1실시예)
(액티브 매트릭스형 유기EL표시장치(active matrix型 有機EL表示裝置))
이하, 본 발명의 제1실시예에 대하여 도면을 참조하여 설명한다.
도1에는 검사대상의 일례인 액티브 매트릭스형 유기EL표시장치(active matrix型 有機EL表示裝置)1과 검사장치(檢査裝置)2가 나타나 있다. 우선, 표 시장치1에 대하여 설명한다. 도1에 있어서, 일방(一方)의 절연기판(絶緣基板)(액티브 매트릭스 기판(active matrix 基板)) 상에는 그 행방향(行方向)을 따라 복수의 게이트선(gate線)(주사선(走査線)10(G1, G2 … ))이 설치되어 있다. 이 일방의 절연기판 상에는, 그 열방향(列方向)을 따라 복수의 신호선(信號線)(소스선(source線))14(S1, S2 … )가 설치되어 있다. 이 일방의 절연기판 상에는, 예를 들면 행방향을 따라 복수의 코먼선(common線)16이 더 설치되어 있다. 또한 타방(他方)의 절연기판 상에는, 예를 들면 행방향을 따라 복수의 대향기판 코먼선(對向基板 common線)12가 형성되어 있고, 이들은 제1단자(第一端子)40에 공통으로 접속되어 있다. 그리고 2장의 절연기판 사이에 유기EL소자(有機EL素子)18이 배치된다. 유기EL소자18의 일단(一端)은 액티브 매트릭스 기판에 형성되는 동작 트랜지스터(動作 transistor)Q2의 드레인(drain)측의 투명전극(透明電極)(도면에 나타내는 것은 생략한다)에 접속되어 있고, 그 타단(他端)은 타방의 절연기판에 형성되는 대향기판 코먼선12에 접속되어 있다.
화소 매트릭스 어레이 영역(畵素 matrix array 領域)30에는, 복수의 화소(畵素)20이 매트릭스 어레이 모양으로 배열되어 있다. 복수의 화소20의 각각은, 화소선택 트랜지스터(畵素選擇 transistor)Q1, 저장용량(貯藏容量)Cs, 동작 트랜지스터Q2 및 유기EL소자18을 구비한다. 화소선택 트랜지스터Q1의 게이트(gate)는 게이트선10에, 소스(source)는 소스선14에, 드레인(drain)은 동작 트랜지스터Q2의 게이트 및 저장용량Cs의 일단에 각각 접속되어 있다. 저장 용량Cs의 타단은 코먼선16에 접속되어 있다. 동작 트랜지스터Q2의 드레인은 유기EL소자18의 일단에 접속되어 있다. 유기EL소자18의 타단은 대향기판 코먼선12에 접속되어 있다. 또한 각 화소20의 동작 트랜지스터Q2의 소스는, 애노드선(anode線)15를 통하여 제2단자42에 공통으로 접속되어 있다.
이 화소 매트릭스 어레이30의 복수의 게이트선10은 수직장치 구동회로(垂直裝置 驅動回路)32에, 복수의 소스선14는 복수의 열선택 게이트(列選擇 gate)35를 통하여 수평장치 구동회로(水平裝置 驅動回路)34에, 복수의 코먼선16은 코먼전압 공급회로(common電壓 供給回路)36에 각각 접속되어 있다. 이들 수직장치 구동회로32, 수평장치 구동회로34 및 코먼전압 공급회로36은, 액티브 매트릭스 기판 상에 형성할 수도 있다. 이 경우에는, 검사장치측에 이들 회로32, 34, 36은 불필요하므로 액티브 매트릭스 기판 상에 설치된 회로32, 34, 36을 그대로 사용할 수 있다. 또 열선택 게이트(트랜지스터)35의 소스는 제3단자44에 공통으로 접속되어 있다.
(검사장치(檢査裝置)의 개요 설명)
도1에 나타나 있는 검사장치2에는, 검사회로(檢査回路)100 및 검사구동회로(檢査驅動回路)200이 설치되어 있다. 검사구동회로200은, 검사에 필요한 신호를 액티브 매트릭스형 유기EL표시장치1에 공급하여 구동시키는 것으로서, 검사신호 발생회로(檢査信號 發生回路)210 및 컨트롤신호 발생회로(control信號 發生回路)220을 구비한다. 검사회로100은, 제1단자40에 접속되고, 검사할 때에 대향기판 코먼선12, 제1단자40을 통하여 검사회로100 내의 검사용 배선에 흐르는 전류에 의거하여 각 화소20의 결함을 판정한다. 검사신호 발생회로210은, 수직·수평장치 구동회로32, 34 및 코먼전압 공급회로36에 검사를 하기 위하여 필요한 구동전압을 공급한다. 검사신호 발생회로210은 또한 제2, 제3단자42, 44에 접속되어 있다. 검사신호 발생회로210은, 검사할 때에는 각 화소20의 동작 트랜지스터Q2의 소스에, 유기EL소자18을 점등상태(點燈狀態)로 하는 전류를 제2단자42를 통하여 공급한다. 또한 검사신호 발생회로210은, 검사할 때에 저장용량Cs를 충전(充電) 또는 방전(放電)시키기 위한 전압을 제3단자44를 통하여 공급한다.
여기에서 검사신호 발생회로210 및 컨트롤신호 발생회로220으로부터의 각종 신호에 의거하여 검사할 때에 각 화소20을 점등/비점등(點燈/非點燈)시키는 동작의 일례를 도3을 참조하여 설명한다.
수직구동장치 회로32로부터는, 컨트롤신호 발생회로220으로부터의 Y스타트 신호(Y start 信號)Y-ST(수직동기신호(垂直同期信號)) 등의 컨트롤신호에 의거하여 게이트선G1, G2 … 에, 도3에 나타나 있는 바와 같이 1수평주사기간(一水平走査期間)(1H)만 온(on) 하는 주사신호가 공급된다. 이에 따라 우선 제1행의 화소선택 트랜지스터Q1이 동시에 온 되고, 이후에 제2행∼제4행의 화소선택 트랜지스터Q1이 행 단위로 순차적으로 선택된다.
한편 수평구동장치 회로34로부터는, 컨트롤신호 발생회로220으로부터의 X스타트 신호(X start 信號)X-ST 등의 컨트롤신호에 의거하여 열선택 게이트 제어선(列選擇 gate 制御線)R1, R2 … 에, 도3에 나타나 있는 수평주사신호가 공급된다. 이에 따라 각 행을 선택할 때마다 열선택 게이트35가 좌측으로부터 순차적으로 온 되어, 소스선S1, S2 … 가 좌측으로부터 순차적으로 제3단자44를 통하여 검사신호 발생회로210에 접속된다. 검사신호 발생회로210으로부터 제3단자44를 통하여 각 소스선에 공급되는 전위(電位)는, 각 화소20의 저장용량Cs를 화소선택 트랜지스터Ql을 통하여 충전(充電)시키는 충전전위(充電電位)H와, 각 화소20의 저장용량Cs를 화소선택 트랜지스터Q1을 통하여 방전(放電)시키는 방전전위(放電電位)L이다.
화소20의 저장용량Cs가 충전되면 동작 트랜지스터Q2가 온 되어 제2단자42로부터 공급되는 전류가 유기EL소자18로 흘러서 화소20이 점등(點燈)된다. 한편 화소20의 저장용량Cs가 방전되면 동작 트랜지스터Q2가 오프 되어 유기EL소자18은 소등(消燈)된다. 따라서 각 화소20은 점등, 소등되면서 점순차(點順次 : dot sequential)적으로 주사된다.
(검사회로(檢査回路)의 설명)
도2는 도1에 나타나 있는 검사회로100의 일례를 나타내는 블럭도이다. 도2에 있어서, 이 검사회로100은 화소전류 검출회로(畵素電流 檢出回路)l10과 결함판정회로(缺陷判定回路)150을 구비한다.
화소전류 검출회로110은, 보정회로(補正回路)113과 검출회로117을 구비한다. 보정회로113은, 전류측정회로(電流測定回路)114, CPU(중앙연산장치)l15 및 보정전류 발생회로(補正電流 發生回路)l16을 구비하고, 검출회로l17은, 예를 들면 전류-전압변환(I-V)앰프118로 구성되어 있다.
전류측정회로114는, 소정의 시기에 대향기판 코먼선12 및 제1단자40을 통하여 입력되어 검사용 배선111의 상류를 흐르는 전류를 측정한다. 이 소정의 시기에 관하여는 후술하지만, 일례로서 모든 화소20(유기EL소자18)이 비점등(非點燈)의 상태일 때이다. 전체 화소20의 비점등상태라는 것은, 전체 화소20의 동작 트랜지스터Q2가 오프상태이다. 이 때에 검사신호 발생회로210으로부터 제2단자42를 통하여 전체 화소20의 동작 트랜지스터Q2의 소스에 유기EL소자18을 점등시키는 전류가 공급된다. 그러나 전체 화소20의 동작 트랜지스터Q2가 오프이면, 이상적으로는 유기EL소자18에는 전류는 흐르지 않는다. 이 동작 트랜지스터Q2를 오프 시키기 위해서는, 동작 트랜지스터Q2의 게이트가 오프전위(off 電位)이면 좋다. 즉 저장용량Cs에서의 저장전위가 오프전위 이하의 전위이면 좋다. 이 때문에, 예를 들면 전체 화소20의 화소선택 트랜지스터Q1을 온 시키고 또한 소스선14 및 화소선택 트랜지스터Q1을 통하여 저장용량Cs를 방전시켜 두면 좋다.
여기에서 전체 화소20을 비점등상태로 하였을 경우에 이상적으로는 전류가 흐르지 않지만, 실제로는 전체 화소20에 불량이 없더라도 리크전류(leak 電流) 등은 발생한다. 또한 혹시 어느 하나의 화소20에 불량이 있으면, 그 화소20에서의 리크전류 등이 증대하는 경우가 있다. 이와 같이 불량일 때의 리크전류 등은, 예를 들면 정상의 유기EL소자18에 흐르는 전류가 1μA 이하이더라도 그 100배에 가깝게 도달하는 경우가 있다.
모든 화소20(유기EL소자18)이 비점등상태일 때에 대향기판 코먼선12에 흐르는 리크전류, 정상전류(定常電流) 등을 제1전류(또는 리크전류)IL이라고 부른다. 이 제1전류의 레벨(level)은, I-V앰프118에서 전류-전압 변환된 후에는 도5에 레벨L0으로 나타나 있다.
CPU115는, 전류측정회로114에서 측정된 제1전류IL을 실질적으로 캔슬(cancel)시키기 위하여 보정전류 발생회로116에서 보정전류Ic를 발생시킨다(Ic ≒ - IL). 보정전류 발생회로l16의 출력선은 검사용 배선111의 하류 영역에 접속된다. 따라서 검사할 때에 대향기판 코먼선12에 흐르는 전류를 I라고 하면, I-V앰프118에는 전류(1 + IC)가 공급된다.
여기에서 어느 하나의 화소20을 점등상태로 하는 검사를 할 때에 대향기판 코먼선12에 흐르는 전류I는, 그 점등화소20의 유기EL소자18에 흐르는 점등화소전류(點燈畵素電流)Ip와 상기한 제1전류(리크전류)IL과의 합과 실질적으로 동일하다. 즉 I = 화소전류Ip + 리크전류IL이다.
따라서 1개의 화소20을 점등시킬 때에는, I-V앰프118에 공급되는 전류(I + Ic)는 전류(Ip + IL + Ic)가 되고, Ic ≒ - IL을 고려하면 I-V앰프118에는 점등화소전류Ip만을 공급할 수 있다는 것을 알 수 있다. 이 점등화소전류Ip는, I-V앰프118에서 전류-전압 변환되고, ADC에서 아날로그(analog)에서 디지털(digital)로 변환되어 점등화소전압이 얻어진다.
본 실시예에서는, 1개의 화소20의 유기EL소자18은 점등시킨 후이고, 다음의 화소20의 유기EL소자18을 점등시키기 전에 비점등상태가 되어 모든 화소20이 비점등상태가 된다. 이 때에 대향기판 코먼선12에 흐르는 전류를 I라고 하면, I-V앰프118에는 전류(I + Ic)가 공급되지만 I = IL, Ic ≒ - IL이므로 I-V앰프118에 공급되는 전류(비점등화소전류(非點燈畵素電流))는 실질적으로 0이 된다. 이 비점등화소전류도 또한 I-V앰프l18에서 전류-전압 변환되어 비점등화소전압이 얻어진다.
도2에 나타나 있는 결함판정회로150에는, 각 화소20에 대하여 점등화소전압과 비점등화소전압이 입력된다. 즉 n번째(n은 자연수)에 점등화소전압이 입력되면 (n + 1)번째에는 비점등화소전압이 입력된다.
결함판정회로150은, 각 화소20에 대하여 점등화소전압과 비점등화소전압의 차이에 의거하여 각 화소20의 결함을 판정한다. 이 때문에 결함판정회로150은, n번째의 점등화소전압을 지연시키는 지연회로(遲延回路)152, 지연회로152의 출력을 샘플홀드(sample hold)하는 제1샘플홀드회로(第一 sample hold 回路)154, (n + 1)번째의 비점등화소전압을 샘플홀드하는 제2샘플홀드회로156을 구비한다. 결함판정회로150은 또한 제1, 제2샘플홀드회로154, 156의 출력 상호간을 감산하는 감산회로(減算回路)158과, 감산회로158의 출력을 아날로그에서 디지털로 변환하는 ADC159와, 그 감산결과에 의거하여 화소20의 결함을 판정하는 판정회로(判定回路)160을 구비한다.
(검사방법)
다음에 도4를 참조하여 본 실시예의 검사방법에 대하여 설명한다. 우선, 전체 화소20을 비점등상태로 하고(스텝1), 대향기판 코먼선12, 제1단자40을 통하여 검사용 배선111에 흐르는 제1전류(리크전류)IL을 전류계측회로114에서 계측한다(스텝2). CPU115는, 그 계측전류에 의거하여 보정전류 발생회로116에서 생성되는 보정전류Ic를 결정한다(스텝3). 이후에 n = 1로 하여(스텝4), n번째의 화소20에 대하여 검사를 시작한다.
우선, n번째의 화소20을 점등시키고(스텝5), 대향기판 코먼선12에 흐르는 전류I와 보정전류Ic의 합(I + Ic ≒ Ip - Ic + Ic ≒ Ip)을 I-V앰프118에서 전류-전압 변환하고 또한 ADC120에서 디지털 값으로 변환하여 점등화소전압을 얻는다(스텝6).
다음에 n번째의 화소20을 비점등으로 하고(스텝7), 대향기판 코먼선12에 흐르는 전류I와 보정전류Ic의 합(I + Ic ≒ Ic - Ic ≒ 0)을 I-V앰프118에서 전류-전압 변환하여 비점등화소전압을 얻는다(스텝8). 결함판정회로150에서는 또한 감산기158에서 점등화소전압과 비점등화소전압의 차이를 연산하고, 이에 의거하여 판정회로160에서 n번째의 화소의 결함판정이 이루어진다.
n번째 화소20의 측정이 종료된 후에 전체 화소20의 검사가 종료되지 않는 한(스텝9에서의 판단이 NO), n = n + 1로 하여(스텝10), 스텝5∼10이 반복된다.
도5는 본 실시예의 검사방법에 의하여 얻어지는 도2에서의 ADC120의 출력파형(出力波形)170과, 보정전류Ic로 보정하지 않은 비교예로서 ADC120의 출력파형172를 나타내고 있다. 상기한 바와 같이 ADC120의 출력파형170, 172로서, 화소20마다 점등화소전압과 비점등화소전압이 나타나 있다.
비교예의 출력파형172에서는, 어느 쪽의 화소에 관하여도 비점등화소전압은 모두 리크전류에 상당하는 전압Lo과 동일하다. 바꾸어 말하면 출력파형172에는, 전체 화소20이 비점등일 때에 대향기판 코먼선12에 흐르는 제1전류(리크전류)분의 전압Lo가 더하여져 있다. 따라서 혹시 본 실시예와 같이 보정전류Ic에 의한 오프셋(off set)을 하지 않으면, I-V앰프118 및 ADC120은 도5에 나타나 있는 넓은 다이내믹 레인지(dynamic range)182를 필요로 한다. 이러한 넓은 다이내믹 레인지182에 N비트(ADC120의 최대 비트)를 할당하더라도 N비트의 대부분은 리크전류분의 전압LO에 할당되어 출력파형172 자체의 분해능(分解能)은 매우 낮다.
한편 본 실시예의 출력파형170에서는, 리크전류분의 전압LO가 오프셋 되어 있다. 따라서 본 실시예의 출력파형170의 비점등화소전압은 실질적으로 0과 같다. 따라서 출력파형170에 대하여 도5에 나타나 있는 다이내믹 레인지180을 할당할 수 있어 출력파형170의 분해능이 현저하게 향상된다. 바꾸어 말하면 I-V앰프118의 다이내믹 레인지180을 좁게 하더라도 출력파형170의 분해능을 높일 수 있다.
또 도5의 예에서는, 1라인의 2번째 및 5번째의 화소20이 결함이고, 2라인의 3번째의 화소20도 결함인 것을 알 수 있다.
(측정회로(測定回路)의 변형예)
도6은 도2에 나타나 있는 검사회로100 중에서 화소전류 검출회로110의 일부를 변경한 회로의 예를 나타내고 있다. 도6에서는 도2에서의 전류측정회로l14를 생략하였다. 대신에 I-V앰프118의 출력이 ADC122를 통하여 CPU115에 입력되어 있다. 이 경우에 CPU115는, ADC122로부터의 신호에 의거하여 도5에 있어서 리크전류에 상당하는 전압레벨Lo가 ADC122의 출력인 디지털 값으로서 예를 들면 최하위 비트에 상당하도록 보정전류 발생회로116에서의 보정전류Ic를 결정할 수 있다.
도7은 도2에 나타나 있는 검사회로100 중에서 화소전류 검출회로110의 일부를 변경한 또 다른 회로의 예를 나타내고 있다. 도7에서도 도2에서의 전류측정회로114를 생략하였다. 대신에 I-V앰프118의 출력을 스위치(switch)130을 통하여 입력하는 전압검출회로(電壓檢出回路)132를 설치하였다. 이 전압검출회로132는, 로우패스필터(low pass filter)134와 이 출력을 측정하는 전압계(電壓計)136을 구비하고, 전압계136의 출력이 CPU115에 접속되어 있다. 도2에서 실시한 전류측정을, 도7에서는 I-V앰프118에서의 전류-전압 변환한 후의 전압측정으로 바꾸었다. 도7의 로우패스필터134는, 도4에 나타나 있는 리크전류에 상당하는 전압레벨Lo를 DC성분으로서 통과시키는 것으로, 전압레벨Lo 이외의 고주파(高周波) 성분을 제거하기 위한 것이다.
(제2실시예)
이 제2실시예는, 화소20 1개를 점등상태로 하여 검사한 후에 그 점등상태를 유지한 상태에서(비점등으로 하지 않는다), 다음의 각 화소를 순차적으로 점등상태로 설정하여 검사하는 것이다.
이러한 구동을 실현시키기 위하여 도1에서의 검사신호 발생회로210 및 컨트롤신호 발생회로220으로부터의 신호에 의거하여 생성되는 각종 신호는, 도8에 나타나 있는 바와 같이 된다. 도8이 도3과 다른 점은, 1프레임 중에서 전체 화소20을 검사하는 사이에 검사신호 발생회로210으로부터 제3단자44를 통하여 각 소스선14에 공급되는 전위는, 각 화소20의 저장용량Cs를 화소선택 트랜지스터Q1을 통하여 충전시키는 충전전위H를 유지하고, 방전전위L로는 되지 않는 점이다. 다만 본 실시예에서도 제1전류(리크전류)IL을 측정할 때에는, 검사신호 발생회로210으로부터 제3단자44를 통하여 각 소스선14에 공급되는 전위는 방전전위L이 된다.
도9는 제2실시예의 동작 플로우 차트(動作 flow chart)이다. 도9에서는, 도4에 있어서의 스텝7, 8이 생략되어 있고, 도4에 있어서의 스텝9, 10이 스텝7, 8로 변경되어 있다. 즉 각 화소20을 비점등상태로 하여 비점등화소전류(또는 전압)를 측정하는 공정이 생략되어 있다.
도9에서의 타이밍 차트(timing chart)에 따라 측정된 검사결과를 도10에 나타내었다. 도10에도 제2실시예의 검사방법에 의하여 얻어지는 도2에서 의 ADC120의 출력파형174와 보정전류Ic로 보정하지 않은 비교예로서의 ADC120의 출력파형176을 나타내었다. 상기한 바와 같이 ADC120의 출력파형174, 176으로서, 화소20마다 점등화소전압만이 나타난다. 또한 도10에서는, 각 화소20의 점등화소전류(전압)를 측정하기 전에 검사대상의 화소20을 비점등상태로 하고 있지 않기 때문에, 각 화소20의 점등화소전류(전압)가 순차적으로 중첩되어 도10에 나타나 있는 바와 같이 계단파(階段波)로 되어 있다.
다만 도10에 있어서도 도3과 마찬가지로 비교예의 출력파형176에서는, 어느 쪽의 화소20에 관해서도 리크전류IL에 상당하는 전압Lo가 더하여져 있다. 따라서 도3에서 설명한 바와 같이 I-V앰프118은 넓은 다이내믹 레인지를 필요로 하는 동시에 출력파형176 자체의 분해능은 매우 낮다.
한편 제2실시예의 출력파형174로부터는, 리크전류분의 전압Lo가 오프셋 되어 있기 때문에 출력파형174의 분해능을 높일 수 있다.
여기에서 도10에 나타나 있는 출력파형174의 계단파는, 1프레임 분의 전체 화소20에 대하여 수집된다. 따라서 화소수(畵素數)가 적은 표시장치에는 적합하지만, 전체 화소수가 수 십만 이상이 되는 일반 표시장치를 검사대상으로 하면 출력파형176보다 개선된다고 하더라도 역시 넓은 다이내믹 레인지가 필요하게 된다.
그래서 소정의 화소마다 보정전류Ic를 재측정하여 소정 화소마다 점 등화소전류(전압)의 오프셋량을 갱신하여, 오프셋을 고침으로써 화소수가 많은 표시장치에도 적용범위를 넓히는 것이 가능하게 된다. 이 변형예에 대하여 다음의 2개의 대표적인 예에 대하여 설명한다.
그 중에서 하나는, 검사공정이 표시장치의 1라인분의 화소에 대하여 종료될 때마다 대향기판 코먼선12에 흐르는 제2전류를 측정하고, 그 제2전류를 실질적으로 캔슬시키는 제2보정전류를 제1보정전류에 대신하여 발생시켜서 표시장치의 1라인분의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하는 것이다.
도11에서의 1라인의 6개 화소의 출력파형174A에 대해서는, 전체 화소20을 비점등상태로 하였을 때의 제1전류에 상당하는 전압레벨Lo(제1보정전류에 상당한다)만 오프셋 되어 있다(제1실시예와 동일하다). 다음의 2라인의 화소에 관한 출력파형174A는, 1라인의 6개 화소를 점등상태로 하였을 때의 제2전류에 상당하는 전압레벨Ll(제2보정전류에 상당한다)만 오프셋 시킨다. 이후에 각 라인마다 제2보정전류를 갱신시킴으로써 도11에 나타나 있는 바와 같이 1라인마다 갱신된 값으로 오프셋 된 계단파가 얻어진다. 따라서 도11에서의 출력파형174A의 분해능은, 도10에서의 출력파형174의 분해능보다 현저하게 향상된다.
도12는 도11에서의 출력파형174A를 얻기 위한 동작 플로우 차트이다. 도12에서의 스텝1∼스텝6까지는 도9와 동일하다. 도12에서의 스텝7에서는, 1 라인에 대한 화소검사가 종료되는 것이 판정된다. 1라인의 검사종료 전이면 n = n + 1로 한 후(스텝8)에 스텝5∼8이 반복된다. 한편 1라인의 검사가 종료(스텝7에서의 판단이 YES)되고, 스텝9에서 전체 라인 종료의 판단이 NO이면 보정전류가 갱신된다(스텝10). 이후에는 스텝8을 경유하여 스텝5로 되돌아간다.
다른 하나는, 검사공정이 표시장치의 1개의 화소에 대하여 종료될 때마다 대향기판 코먼선12에 흐르는 제2전류를 측정하고, 그 제2전류를 실질적으로 캔슬시키는 제2보정전류를 제1보정전류에 대신하여 발생시켜서 표시장치의 1개의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하는 것이다.
도13에서의 1라인의 최초 화소의 출력파형174B에 대하여는, 전체 화소20을 비점등상태로 하였을 때의 제1전류에 상당하는 전압레벨Lo(제1보정전류에 상당한다)만 오프셋 되어 있다(제1실시예와 동일하다). 1라인의 2번째 화소에 대한 출력파형176은, 1라인의 최초 화소만을 점등상태로 하였을 때의 제2전류에 상당하는 전압레벨Ll(제2보정전류에 상당한다)만 오프셋 시킨다. 이후에 각 화소마다 제2보정전류를 L2 → L3 → L4 → L5 … 로 갱신시킴으로써 도11에 나타나 있는 바와 같이 1개의 화소마다 갱신된 값으로 오프셋 된 출력파형174B가 얻어진다. 따라서 도13에서의 출력파형174B의 분해능은, 도10에서의 출력파형174 및 도11에서의 출력파형174A의 분해능보다 현저하게 향상된다.
도14는 도13에서의 출력파형174B를 얻기 위한 동작 플로우 차트이다. 도14에서의 스텝1∼스텝6까지는, 도9 및 도12와 동일하다. 도14에서의 스텝7에서는, 전체 화소에 관한 검사가 종료되는 것이 판정된다. 전체 화소의 검사종료 전이면 보정전류가 갱신되고(스텝8), 또한 n = n + 1로 한 후(스텝9)에 스텝5∼9가 반복된다.
또한 제2실시예에 의하여 얻어지는 출력파형174(도10), 출력파형174A(도11) 및 출력파형174B(도13)는, 도2, 도6 및 도7에 나타나 있는 어느 것의 전류검출회로150을 사용하더라도 좋다. 제2실시예에서는 출력파형174(도10), 출력파형174A(도11) 또는 출력파형174B(도13)의 어느 것인가에 따라 각 화소20의 결함판정이 실시된다. 다만 이 경우에 사용되는 도1에서의 결함판정회로150은, 도2, 도6 또는 도7에 나타나 있는 결함판정회로와는 다르다. 이들의 결함판정에서는, 점등화소전압과 비점등화소전압과의 차이를 연산할 필요가 없기 때문이다. 출력파형174(도10) 및 출력파형174A(도11)의 경우에는, 예를 들면 이웃하는 화소 상호간의 점등화소전압간의 차이를 연산하여 허용범위와 비교함으로써 결함판정을 할 수 있다. 출력파형174B(도13)에서는, 정상화소(正常畵素)는 도13에 나타나 있는 바와 같이 일정치(一定値)가 된다. 따라서 이 일정치에 대한 허용범위 내에 점등화소전압이 있는가 없는가에 의하여 화소결함을 판정할 수 있다.
(제3실시예)
본 실시예는, 패시브 매트릭스형 유기EL표시장치에 본 발명을 적용하는 것이다. 도15에 있어서, 패시브 매트릭스형 유기EL표시장치300에는 복수의 유기EL소자18이 매트릭스 모양으로 배치되어 있다. 각 열(列)에 있어서의 유기EL소자18의 일단(一端)은, 각 열을 따라 연장되는 제1배선310(310A∼310D)에 공통으로 접속되어 있다. 각 행(行)에 있어서의 유기EL소자18의 타단(他端)은, 각 행을 따라 연장되는 제2배선320(320A∼320F)에 공통으로 접속되어 있다.
한편 검사회로400은, 도1 및 도2에 나타나 있는 검사회로100 및 결함판정회로150에 추가하여 제1스위치 회로(第一 switch 回路)410 및 제2스위치 회로420을 구비한다. 제1스위치 회로410은, 각 열의 제1배선310A∼310D에 접속되는 열 스위치(列 switch)410A∼410D를 구비한다. 제2스위치 회로420은, 각 행의 제2배선320A-320F에 접속되는 행 스위치(行 switch)420A∼420F를 구비한다. 또 도2에 나타나 있는 검사회로100 및 결함판정회로150에 대신하여 도6 또는 도7에 나타나 있는 회로를 사용하더라도 좋다.
제1스위치 회로410은, 제1배선310A∼310D의 일단의 전압을 각각 독립하여 전압VA(예를 들면 Vss = 0V) 또는 전압VB(VB < VA, 예를 들면 VA = VDD)로 절환(切換)한다. 제2스위치 회로420도 마찬가지로 제2배선320A∼320F의 일단의 전압을 각각 독립하여 전압VA 또는 전압VB로 절환한다. 여기에서 각 유기EL소자18은, 제2스위치 회로420에 의하여 양극단자(陽極端子)(캐소드(cathod)) 에 전압VB가, 제1스위치 회로410에 의하여 음극단자(陰極端子)(애노드(anode))에 전압VA가 인가되면, 발광전류(發光電流)가 흘러서 발광(發光)한다. 이외의 경우에는, 유기EL소자18이 정상인 한 발광전류는 흐르지 않는다. 예를 들면 제1, 제2스위치 회로410, 420에 의하여 유기EL소자18의 양단(兩端)에 함께 전압VA가 인가되면 전류는 흐르지 않는다. 각 유기EL소자18은, 제2스위치 회로420에 의하여 양극단자(캐소드)에 전압VA가, 제1스위치 회로410에 의하여 음극단자(애노드)에 전압VB가 인가되더라도 발광전류는 흐르지 않는다.
제2스위치 회로420의 전압VA측의 각 단자는, 검사장치의 검사용 배선111에 접속되어 있다. 본 실시예에서는, 전압VA는 화소전류 검출회로110의 예를 들면 I-V앰프18의 전원으로부터 공급된다. 검사신호 발생회로220은, I-V앰프18로부터 공급되는 전압VA를 제1스위치 회로410의 전압VA측의 각 단자에 공급하고 있다.
다음에 도15에 나타나 있는 패시브 매트릭스형 유기EL표시장치300의 검사방법에 대하여 도16의 플로우 차트 및 도5의 타이밍 차트를 참조하여 설명한다.
도16에 나타나 있는 바와 같이 우선, 초기치(初期値)로서 행번호n = 1, 열번호m = 1로 설정한다(스텝1). 다음에 n = 1행의 행 스위치420A를 전압 VA측, 다른 행 스위치420B∼420F를 전압VB측에 설정한다. 또한 모든 열 스위치410A∼410D를 전압VA측에 설정한다(스텝2). 이 상태에서 검사용 배선111에 흐르는 리크전류IL에 의거하여 도4에서의 스텝3 등과 마찬가지로 하여 보정회로113이 보정전류Ic를 결정한다(스텝3).
여기에서 제1배선310A∼310D에 흐르는 전류를 IA∼ID라고 하면, IL = IA + IB + Ic + ID가 된다. 스텝1의 설정에서는, 모든 유기EL소자18에는 원래 전류가 흐르지 않는 것이지만, 예를 들면 제1스위치 회로410A 중의 열 스위치410A∼410D의 적어도 1개가 정확하게 전압VA로 설정할 수 없는 등의 편차(偏差)가 있으면, 리크전류IL이 계측(計測)된다. 이 리크전류IL은, 전체 화소의 유기EL소자18이 비점등일 때에 흐르게 된다.
이후에 보정전류IC에 의하여 보정하여 1행의 화소(1, 1)∼(1, 4)가 순차적으로 검사된다.
우선, 스텝2의 스위치 설정상태로부터 m = 1열의 열 스위치410A만을 전압VB측에 설정한다(스텝4). 이렇게 하면 화소(1, 1)의 유기EL소자18만이 발광한다. 즉 제1배선310A를 흐르는 전류IA만이 발광전류가 되고, 다른 전류IB, Ic, ID는 스텝3에서의 측정할 때와 동일한 조건이 된다.
스텝4의 조건 하에서의 전류가 행 스위치420A를 통하여 화소전류 검출 회로110으로 흐른다. 이 다음은, 도4에서의 스텝6과 마찬가지로 하여 전류I + Ic가 전압으로 변환된다(스텝5). 이 경우에 행 스위치420A를 통하여 흐르는 전류는 보정전류Ic에 의하여 캔슬되기 때문에 화소(1, 1)의 점등전류를 정확하게 평가할 수 있다. 점등화소(1, 1)의 측정이 종료되면 열 스위치420A를 전압VB측에 설정하고, 스텝2와 같은 상태로 되돌린다(스텝6). 그 상태에서 비점등화소(1, 1)의 비점등전류를 전압으로 변환한다(스텝7).
다음에 도16에서의 스텝8의 판단은, 아직 1열의 전체 화소가 종료되지 않았기 때문에 NO가 되고, 열 번호 m = m + 1로 갱신되어(스텝9), 스텝4로 되돌아간다.
2회째의 스텝4에서는, m = 2열의 열 스위치410B만을 전압VB측에 설정한다. 이렇게 하면 화소(1, 2)의 유기EL소자18만이 발광한다. 즉 제1배선310B를 흐르는 전류IB만이 발광전류가 되고, 다른 전류IA, Ic, ID는 스텝3에서의 측정할 때와 동일한 조건이 된다.
2회째의 스텝5에서는, 행 스위치420B를 통하여 흐르는 전류도 또 보정전류Ic에 의하여 캔슬되기 때문에 점등화소(1, 2)의 점등전류를 정확하게 평가할 수 있다. 스텝6, 7의 실시에 의하여 비점등화소(1, 2)의 비점등전류도 정확하게 측정할 수 있다.
이후에는, 스텝8, 9를 거쳐서 이후 마찬가지로 하여 스텝4∼7을 반복함으로써 화소(1, 3), (1, 4)에 대하여 검사할 수 있다.
n = 1행의 최후 화소(1, 4)의 검사가 종료되면, 스텝8에서의 판단이 YES가 된다. 이후에 스텝10에서의 판단이 NO로 되기 때문에, 스텝11에서 n = n + 1, m = 1로 설정된 후에 스텝2로 되돌아간다. 2회째의 스텝2에서는, n = 2행의 행 스위치420B만이 전압VB로 설정되고, 다른 모든 스위치가 전압VA로 설정된다. 그리고 행 스위치420B를 통하여 흐르는 리크전류IC를 결정한다(스텝3). 이후에는 스텝4∼9를 반복하여 n = 2행의 화소(2, 1)∼(2, 4)를 순차적으로 검사할 수 있다. 이 검사에서 얻어지는 결과는, 제1실시예와 동일하여 도5에 나타나 있는 바와 같이 된다.
이상의 동작을 행번호n의 값을 갱신하여 실시함으로써 전체 화소에 대한 검사를 실시할 수 있다.
이상의 동작 중에서 m열의 4개의 화소(m, 1)∼(m, 4)를 검사할 때의 제1, 제2스위치 회로410, 420의 스위치 절환상태를 다음의 표1에 나타내었다.
(표1)
제1스위치 회로410 제2스위치 회로420
A B C D m열의 스위치 m열 이외의 스위치
보정전류측정 VA VA VA VA VA VB
(m, 1)의 검사 VB VA VA VA VA VB
(m, 2)의 검사 VA VB VA VA VA VB
(m, 3)의 검사 VA VA VB VA VA VB
(m, 4)의 검사 VA VA VA VB VA VB

이 패시브 매트릭스형 유기EL표시장치300의 상기 검사방법에 의하여 얻어지는 파형은, 제1실시예에서의 액티브 매트릭스형 유기EL표시장치1에 대하여 실시한 도5에서의 파형과 유사하다. 액티브 매트릭스형 유기EL표시장치1에 대해서는, 그 이외에 도10, 도11 및 도13과 같은 변형예가 있지만, 패시브 매트릭스형 유기EL표시장치300의 검사에 관해서도 마찬가지로 변형 실시가 가능하다.
(제4실시예)
액티브 매트릭스형 표시장치의 경우에는, 반드시 표시소자가 존재하지 않더라도 상기와 같은 원리에 의하여 액티브 매트릭스 기판의 상태에서 각 화소를 검사할 수 있다.
도17은 도1에 있어서의 피검사대상1로서, 표시장치에 대신하여 액티브 매트릭스 기판500을 검사장치2에 접속하는 것을 나타내고 있다. 또한 도17에 있어서 나타나 있는 부재(部材) 중에서 도1에 나타나 있는 부재와 동일한 기능을 갖는 부재에 관하여는 도1과 동일한 부호를 붙이고 그에 대한 설명을 생략한다.
이 액티브 매트릭스 기판500은, 복수의 신호선(소스선)14, 복수의 주사선(게이트선)10 및 복수의 전압공급선(애노드선)15의 각 1개와 코먼선16에 각각 접속되는 복수의 화소20A를 구비한다. 복수의 화소20A의 각각은, 신호선14 및 주사선10에 접속되는 화소선택 트랜지스터Q1과, 동작 트랜지스터Q2와, 동작 트랜지스터Q2의 게이트 전위(gate 電位)를 저장하기 위한 저장용량Cs를 포함한다. 동작 트랜지스터Q2는, 게이트가 저장용량Cs의 일단 및 화소선택 트랜지스터Q1에 접속되고, 소스 및 드레인의 일방에 전압공급선(애노드 선)15가 접속되고, 타방의 캐소드선12가 오픈 단자(open 端子)로 되어 있다. 애노드선15는 제2단자42에 접속되어 있다. 또한 본 실시예에서는, 저장용량Cs의 타단은 코먼선16에 접속되어 있다.
도1에 나타나 있는 액티브 매트릭스형 유기EL장치와는 달리 액티브 매트릭스 기판500에는, 표시소자18은 존재하지 않기 때문에 동작 트랜지스터Q2의 드레인(캐소드선510)은 오픈 단자(보통은 전극(電極))로 되어 있다.
이 액티브 매트릭스 기판500에서도 상기한 제1, 제2실시예에서 설명한 검사방법을 적용할 수 있다. 이 때에 표시장치에 있어서의 「화소의 비점등」은 「동작 트랜지스터의 오프」로 치환하고, 「화소의 점등」은 「동작 트랜지스터의 온」으로 치환하면 좋다. 예를 들면 도4에서의 스텝1은, 「전체 화소를 비점등으로 한다」에 대신하여 「전체 동작 트랜지스터를 오프로 한다」로 하여 실시하면 좋다. 마찬가지로 도4에서의 스텝5는 「n번째의 동작 트랜지스터를 온 시킨다」로 하고, 도4에서의 스텝7은 「n번째의 동작 트랜지스터를 오프로 한다」로 하여 실시하면 좋다. 이렇게 치환함으로써 도9 및 도12에서의 검사방법도 액티브 매트릭스 기판의 검사에 적용할 수 있다.
여기에서 검사전류를 검출하기 위하여 전체 화소의 캐소드선510에 검사용 배선520이 접속되어 있고, 이 검사용 배선520이 검사단자(제1단자)40에 접속되어 있다. 다만 이 검사용 배선520 및 검사단자40은, 검사할 때에만 사용되고, 표시장치로서 완성되었을 때에는 사용되지 않는다. 반대로 완성품에서는 전체 캐소드선510이 쇼트(short)되어 있으면 사용할 수 없다. 그 래서 완성품에서 사용할 때에 구비하여 개개의 캐소드선510과 검사용 배선520과의 접속/비접속을 제어하는 리셋회로(reset 回路)를 설치하는 것이 바람직하다.
도17에서는, 리셋회로로서 스위칭 트랜지스터(switching transistor)Q3을 액티브 매트릭스 기판500 상에 형성하였다. 이 모든 스위칭 트랜지스터Q3을 검사할 때에 온 시키기 위하여 검사장치2에는 게이트전압 공급회로(gate電壓 供給回路)530이 설치되어 있다. 이 게이트전압 공급회로530은, 컨트롤신호 발생부220으로부터의 신호에 의거하여 모든 스위칭 트랜지스터Q3을 검사기간에 걸쳐 온 시키는 게이트 전위를 공급한다. 따라서 도4, 도9 및 도12의 검사방법을 실시하는 경우에는, 스텝1의 공정 전에 전체 스위칭 트랜지스터Q3이 온 되고, 엔드공정(end 工程)에서 전체 스위칭 트랜지스터Q3이 오프 된다.
리셋회로는, 도18에 나타나 있는 바와 같이 다이오드(diode)D1로 형성할 수도 있다. 다이오드D1은, 트랜지스터(transistor)를 다이오드 접속시킴으로써 형성하더라도 좋다. 다이오드D1은, 양단의 전압차가 일정치 이상이 되면 순방향(順方向)으로 전류를 흐르게 할 수 있다. 따라서 전체 동작 트랜지스터Q2가 정상인 한 1개의 동작 트랜지스터Q2가 온 되는 타이밍(timing)에 동기(同期)하여 대응하는 1개의 다이오드D1에만 전류를 흐르게 할 수 있다. 또는 동작 트랜지스터Q2에 이상이 있고, 검사를 할 때에 동작 트랜지스터Q2가 오프일 때에도 다이오드D1을 통하여 전류가 흐르는 경우 에는, 본 발명에 따라 그 리크전류를 캔슬시켜서 검사할 수 있다.
또한 본 발명은 상기한 각종 실시예에 한정되는 것이 아니라 본 발명의 요지 범위 내에서 여러 가지의 변형실시가 가능하다. 예를 들면 상기한 실시예는 매트릭스형 표시장치이지만, 복수의 화소가 일방향(一方向)으로 배열된 경우에도 본 발명을 적용할 수 있다.
본 발명의 방법에 의하면, 제1전류가 전체 화소를 비점등으로 하였을 때에 흐르는 리크전류, 정상전류 등에 상당한다. 즉 본 발명의 방법에 의하면, 이 리크전류, 정상전류 등을 검사할 때에는 캔슬시킬 수 있다. 따라서 각 화소를 점등시키는 검사를 할 때에는, 그 화소를 점등시킴으로써 변화되는 전류를 검출할 수 있다. 특히 표시장치의 각 화소에 공급되는 전류를 1μA 이하로 하는 경우에서도 쇼트 결함의 화소가 존재하면, 장치 전체에 흐르는 전류는 그 100배에도 도달한다. 본 발명의 방법에서는, 리크전류 등은 캔슬되기 때문에, 후단의 변환회로에서 넓은 다이내믹 레인지가 요구되지 않아 측정치의 레인지가 좁아지는 만큼 분해능도 향상되어 검사의 정밀도를 높이는 것이 가능하다.
또한 본 발명의 방법에 의하면, 상기 결함판정공정에서는, 상기 복수의 화소 각각에 대하여 점등하였을 때의 상기 측정치와 비점등하였을 때의 상기 측정치의 차이에 의거하여 화소결함을 판정한다.
또한 본 발명의 방법에 의하면, 표시장치의 1라인분의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하면, 후단의 변환회로에서의 다이내믹 레인지를 좁게 할 수 있다.
또한 본 발명의 방법에 의하면, 검사공정이 1개의 화소에 대하여 종료될 때마다 제2보정전류를 갱신하면, 후단의 변환회로에서의 다이내믹 레인지를 더 좁게 할 수 있다.
또한 본 발명에 의하면 본 발명의 검사대상은, 액티브형이더라도 패시브형이더라도 좋다. 또한 화소에 사용되는 표시소자로서 유기EL소자를 들 수 있지만 다른 표시소자이더라도 좋다.
또한 본 발명에 의하면, 완성품의 상태에서는 오픈 단자에 표시소자가 접속된다. 이러한 액티브 매트릭스 기판에 있어서의 복수의 동작 트랜지스터의 오픈 단자에, 바람직하게는 리셋회로를 통하여 검사용 배선을 공통으로 접속한다.
또한 본 발명에 의하면, 이 액티브 매트릭스 기판의 부품상태에서 검사하기 위해서는, 표시장치에서는 표시소자를 점등/비점등시키는 대신에, 액티브 매트릭스 기판에서는 동작 트랜지스터를 온/오프 시키면 좋다. 이렇게 함으로써 표시장치의 화소결함을 판정하는 방법과 마찬가지로 하여 동작 트랜지스터의 결함을 판정할 수 있다.

Claims (20)

  1. 적어도 일방향(一方向)을 따라 배열되는 복수의 화소(畵素)와, 상기 복수의 화소를 점등/비점등(點燈/非點燈)시키기 위한 배선(配線)이 형성되는 표시장치(表示裝置)의 검사방법에 있어서,
    상기 복수의 화소 모두를 비점등상태로 하였을 때에 상기 배선에 접속되는 검사용 배선에 흐르는 제1전류를, 실질적으로 캔슬(cancel)시키는 제1보정전류(第一補正電流)를 발생시키는 공정과,
    상기 복수의 화소를 순차적으로 점등시켜서 검사하는 공정과,
    상기 복수의 화소를 순차적으로 점등시키는 각 회(回)에서, 상기 검사용 배선에 흐르는 측정전류(測定電流)를 상기 제1보정전류로 보정한 측정치(測定値)에 의거하여 상기 복수의 화소 각각의 결함(缺陷)을 판정하는 공정
    을 구비하는 것을 특징으로 하는 표시장치의 검사방법.
  2. 제1항에 있어서,
    상기 검사공정에서는, 상기 복수의 화소의 1개인 검사대상 화소를 점등상태로 한 후에, 다음의 1개의 화소를 점등상태로 하기 전에 상기 검사대상 화소를 비점등상태로 설정하고,
    상기 결함판정공정에서는, 상기 복수의 화소 각각에 대하여 점등하였 을 때의 상기 측정치와 비점등하였을 때의 상기 측정치의 차이에 의거하여 화소결함을 판정하는 것을 특징으로 하는 표시장치의 검사방법.
  3. 제1항에 있어서,
    상기 검사공정에서는, 상기 복수의 화소 1개를 점등상태로 한 후, 그 점등상태를 유지한 상태에서 다음의 1개의 화소를 점등상태로 설정하는 것을 특징으로 하는 표시장치의 검사방법.
  4. 제3항에 있어서,
    상기 표시장치에는, 상기 복수의 화소가 복수 라인(line)을 따라 각각 설치되고,
    상기 검사공정이 상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과,
    상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정
    을 더 구비하고,
    상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 제2보정전류를 갱신(更新)하는 것을 특징으로 하는 표시장치의 검사방법.
  5. 제3항에 있어서,
    상기 검사공정이, 1개의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과,
    상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정
    을 더 구비하고,
    상기 검사공정이 상기 1개의 화소에 대하여 종료될 때마다 상기 제2보정전류를 갱신하는 것을 특징으로 하는 표시장치의 검사방법.
  6. 적어도 일방향을 따라 배열되는 복수의 화소와, 상기 복수의 화소를 점등/비점등시키기 위한 배선이 형성되는 표시장치의 검사장치에 있어서,
    상기 배선에 접속되는 검사용 배선에 흐르는 전류에 의거하여 상기 복수의 화소 각각의 결함을 검사하는 검사회로(檢査回路)와,
    상기 표시장치에 검사에 필요한 신호를 공급하여 상기 표시장치를 구동시키는 검사구동회로(檢査驅動回路)
    를 구비하고,
    상기 검사회로는,
    상기 복수의 화소 모두를 비점등상태로 하였을 때에 상기 검사용 배선에 흐르는 제1전류에 의거하여 상기 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시키는 보정회로(補正回路)와,
    상기 복수의 화소를 순차적으로 점등상태로 하는 각 회에서, 상기 검사용 배선에 흐르는 측정전류를 상기 제1보정전류로 보정한 측정치를 검출하는 검출회로(檢出回路)와,
    상기 측정치에 의거하여 상기 복수의 화소 각각의 결함을 판정하는 결함판정회로(缺陷判定回路)
    를 구비하는 것을 특징으로 하는 표시장치의 검사장치.
  7. 제6항에 있어서,
    상기 보정회로는,
    상기 검사용 배선의 상류에서 상기 제1전류를 측정하는 전류측정회로(電流測定回路)와,
    상기 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시켜서 상기 검사용 배선의 하류에 공급하는 보정전류 발생회로(補正電流 發生回路)
    를 포함하는 것을 특징으로 하는 표시장치의 검사장치.
  8. 제6항에 있어서,
    상기 검출회로는, 상기 검사용 배선에 흐르는 전류를 전압으로 변환하는 전류-전압 변환회로(電流-電壓 變換回路)를 포함하고,
    상기 보정회로는, 상기 전류-전압 변환회로의 출력에 의거하여 상기 제1보정전류를 발생시켜서 상기 검사용 배선에 공급하는 보정전류 발생회로를 포함하는 것을 특징으로 하는 표시장치의 검사장치.
  9. 제6항에 있어서,
    상기 검출회로는, 상기 검사용 배선에 흐르는 전류를 전압으로 변환하는 전류-전압 변환회로를 포함하고,
    상기 보정회로는, 상기 전류-전압 변환회로의 출력을 측정하는 전압계(電壓計)와,
    상기 전압계의 출력에 의거하여 상기 제1전류를 발생시켜서 상기 검사용 배선의 하류에 공급하는 보정전류 발생회로
    를 포함하는 것을 특징으로 하는 표시장치의 검사장치.
  10. 제9항에 있어서,
    상기 보정회로는, 상기 전압계의 전단(前段)에 로우패스필터(low pass filter)를 구비하는 것을 특징으로 하는 표시장치의 검사장치.
  11. 제6항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 검사구동회로는, 상기 복수의 화소의 1개인 검사대상 화소를 점등상태로 한 후에, 다음의 1개의 화소를 점등상태로 하기 전에 상기 검사대상 화소를 비점등상태로 설정하고,
    상기 결함판정회로는, 상기 복수의 화소 각각에 대하여 점등하였을 때의 상기 측정치와 비점등하였을 때의 측정치의 차이를 연산하는 감산기(減算器)를 구비하고, 상기 감산기의 출력에 의거하여 화소결함을 판정하는 것을 특징으로 하는 표시장치의 검사장치.
  12. 제6항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 검사구동회로는, 상기 복수의 화소 1개를 점등상태로 한 후, 그 점등상태를 유지한 상태에서 다음의 1개의 화소를 점등상태로 설정하는 것을 특징으로 하는 표시장치의 검사장치.
  13. 제12항에 있어서,
    상기 표시장치에는, 상기 복수의 화소가 복수 라인을 따라 각각 설치되고,
    상기 보정회로는, 상기 표시장치의 1라인분의 화소에 대하여 검사가 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시켜서, 상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 제2보정전류를 갱신하는 것을 특징으로 하는 표시장치의 검사장치.
  14. 제12항에 있어서,
    상기 보정회로는, 1개의 화소에 대하여 검사가 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시켜서, 상기 1개의 화소에 대하여 검사가 종료될 때마다 상기 제2보정전류를 갱신하는 것을 특징으로 하는 표시장치의 검사장치.
  15. 복수의 신호선(信號線), 복수의 주사선(走査線) 및 복수의 전압공급선(電壓供給線)의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소 각각은, 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터(畵素選擇 transistor)와, 동작 트랜지스터(動作 transistor)와, 상기 동작 트랜지스터의 게이트 전위(gate 電位)를 저장하기 위한 저장용량(貯藏容量)을 포함하고, 상기 동작 트랜지스터는, 게이트(gate)가 상기 저장용량 및 상기 화소선택 트랜지스터에 접속되고, 소스(source) 및 드레인(drain)의 일방(一方)에 상기 전압공급선이 접속되고, 타방(他方)에 검사용 배선이 접속되는 액티브 매트릭스 기판(active matrix 基板)을 준비하는 제1공정과,
    상기 복수의 동작 트랜지스터 모두를 오프(off) 상태로 하였을 때에 상기 검사용 배선에 흐르는 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시키는 공정과,
    상기 복수의 동작 트랜지스터를 순차적으로 온(on) 시켜서 검사하는 공정과,
    상기 복수의 동작 트랜지스터를 순차적으로 온 시키는 각 회에서, 상기 검사용 배선에 흐르는 측정전류를 상기 제1보정전류로 보정한 측정치에 의거하여 상기 복수의 동작 트랜지스터 사이의 각각의 결함을 판정하는 공정
    을 구비하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  16. 제15항에 있어서,
    상기 검사공정에서는, 상기 복수의 화소의 1개인 검사대상 화소의 상기 동작 트랜지스터를 온 상태로 한 후에, 다음의 1개의 화소의 상기 동작 트랜지스터를 온 상태로 하기 전에 상기 검사대상 화소의 상기 동작 트랜지스터를 오프 상태로 설정하고,
    상기 결함판정공정에서는, 상기 온 하였을 때의 상기 측정치와 상기 오프 하였을 때의 상기 측정치의 차이에 의거하여 상기 복수의 동작 트랜지스터의 각각의 결함을 판정하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  17. 제15항에 있어서,
    상기 검사공정에서는, 상기 복수 화소의 1개의 상기 동작 트랜지스터를 온 상태로 한 후, 그 온 상태를 유지한 상태에서 다음의 1개의 화소의 상기 동작 트랜지스터를 온 상태로 설정하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  18. 제17항에 있어서,
    상기 표시장치에는, 상기 복수의 화소가 복수 라인을 따라 각각 설치되고,
    상기 검사공정이 상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과,
    상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정
    을 더 구비하고,
    상기 표시장치의 1라인분의 화소에 대하여 종료될 때마다 상기 제2보정전류를 갱신하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  19. 제17항에 있어서,
    상기 검사공정이, 1개의 화소에 대하여 종료될 때마다 상기 검사용 배선에 흐르는 제2전류를 측정하는 공정과,
    상기 제2전류를 실질적으로 캔슬시키는 제2보정전류를 상기 제1보정전류에 대신하여 발생시키는 공정
    을 더 구비하고,
    상기 검사공정이 상기 1개의 화소에 대하여 종료될 때마다 상기 제2보정전류를 갱신하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사방법.
  20. 복수의 신호선, 복수의 주사선 및 복수의 전압공급선의 각 1개에 각각 접속되는 복수의 화소를 구비하고, 상기 복수의 화소의 각각은, 상기 신호선 및 상기 주사선에 접속되는 화소선택 트랜지스터와, 동작 트랜지스터와, 상기 동작 트랜지스터의 게이트 전위를 저장하기 위한 저장용량을 포함하고, 상기 동작 트랜지스터는, 게이트가 상기 저장용량 및 상기 화소선택 트랜지스터에 접속되고, 소스 및 드레인의 일방에 상기 전압공급선이 접속되고, 타방에 검사용 배선이 접속되는 액티브 매트릭스 기판을 검사하는 검사장치로서,
    상기 검사용 배선에 흐르는 전류에 의거하여 상기 복수의 화소 각각의 결함을 검사하는 검사회로와,
    상기 액티브 매트릭스 기판에 검사에 필요한 신호를 공급하여 상기 액티브 매트릭스 기판을 구동시키는 검사구동회로
    를 구비하고,
    상기 검사회로는,
    상기 복수의 동작 트랜지스터 모두를 오프 상태로 하였을 때에 상기 검사용 배선에 흐르는 제1전류에 의거하여 상기 제1전류를 실질적으로 캔슬시키는 제1보정전류를 발생시키는 보정회로와,
    상기 복수의 동작 트랜지스터를 순차적으로 온 상태로 하는 각 회에서, 상기 검사용 배선에 흐르는 측정전류를 상기 제1보정전류로 보정한 측정치를 검출하는 검출회로와,
    상기 측정치에 의거하여 상기 복수 동작 트랜지스터의 각각의 결함을 판정하는 결함판정회로
    를 구비하는 것을 특징으로 하는 액티브 매트릭스 기판의 검사장치.
KR1020040069435A 2003-09-19 2004-09-01 표시장치 및 이에 사용되는 액티브 매트릭스 기판의검사방법 및 장치 KR100993507B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00328231 2003-09-19
JP2003328231 2003-09-19
JPJP-P-2004-00220201 2004-07-28
JP2004220201A JP3628014B1 (ja) 2003-09-19 2004-07-28 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置

Publications (2)

Publication Number Publication Date
KR20050028782A KR20050028782A (ko) 2005-03-23
KR100993507B1 true KR100993507B1 (ko) 2010-11-10

Family

ID=34197220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069435A KR100993507B1 (ko) 2003-09-19 2004-09-01 표시장치 및 이에 사용되는 액티브 매트릭스 기판의검사방법 및 장치

Country Status (5)

Country Link
US (2) US7199602B2 (ko)
EP (1) EP1517287A3 (ko)
JP (1) JP3628014B1 (ko)
KR (1) KR100993507B1 (ko)
TW (1) TW200515357A (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050380A (ja) * 2001-08-07 2003-02-21 Toshiba Corp アレイ基板の検査方法
JP3964337B2 (ja) * 2003-03-07 2007-08-22 三菱電機株式会社 画像表示装置
KR100491560B1 (ko) * 2003-05-06 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 검사방법 및 장치
JP2005266342A (ja) * 2004-03-18 2005-09-29 Agilent Technol Inc Ｔｆｔアレイ試験方法
CA2472671A1 (en) * 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006139079A (ja) * 2004-11-12 2006-06-01 Eastman Kodak Co 発光パネル用基板、発光パネル用基板の検査方法及び発光パネル
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2007085782A (ja) * 2005-09-20 2007-04-05 Agilent Technol Inc 画素駆動電流測定方法および装置
JP5041777B2 (ja) * 2005-10-21 2012-10-03 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100759688B1 (ko) 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
JP2007317384A (ja) * 2006-05-23 2007-12-06 Canon Inc 有機ｅｌ表示装置、その製造方法、リペア方法及びリペア装置
JP2008032761A (ja) * 2006-07-26 2008-02-14 Eastman Kodak Co 表示装置における画素電流測定方法および表示装置
TWI345747B (en) * 2006-08-07 2011-07-21 Au Optronics Corp Method of testing liquid crystal display
JP4836718B2 (ja) 2006-09-04 2011-12-14 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
JP5242152B2 (ja) * 2007-12-21 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US8026873B2 (en) * 2007-12-21 2011-09-27 Global Oled Technology Llc Electroluminescent display compensated analog transistor drive signal
US7884891B2 (en) * 2008-01-21 2011-02-08 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US8217928B2 (en) * 2009-03-03 2012-07-10 Global Oled Technology Llc Electroluminescent subpixel compensated drive signal
US8194063B2 (en) * 2009-03-04 2012-06-05 Global Oled Technology Llc Electroluminescent display compensated drive signal
WO2010123620A1 (en) * 2009-04-24 2010-10-28 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
WO2010123619A2 (en) * 2009-04-24 2010-10-28 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods and system for on-chip decoder for array test
CN103140885A (zh) * 2010-09-03 2013-06-05 高通Mems科技公司 在感测显示元件的状态时的泄漏电流补偿的系统及方法
US8780104B2 (en) 2011-03-15 2014-07-15 Qualcomm Mems Technologies, Inc. System and method of updating drive scheme voltages
US20140267207A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. Method and apparatus for verifying display element state
JP6568755B2 (ja) * 2015-09-11 2019-08-28 株式会社ジャパンディスプレイ 表示装置
WO2017183183A1 (ja) * 2016-04-22 2017-10-26 Ｎｅｃディスプレイソリューションズ株式会社 映像監視方法、表示装置及び表示システム
TWI571849B (zh) * 2016-05-13 2017-02-21 友達光電股份有限公司 顯示裝置
CN106920496B (zh) * 2017-05-12 2020-08-21 京东方科技集团股份有限公司 显示面板的检测方法和检测装置
CN109307587B (zh) 2017-07-26 2020-01-31 京东方科技集团股份有限公司 显示面板检测方法、装置及系统
CN108172152B (zh) * 2017-12-20 2020-11-24 苏州华兴源创科技股份有限公司 一种显示面板的电流检测装置及检测方法
US11217649B2 (en) * 2020-04-03 2022-01-04 Star Technologies, Inc. Method of testing and analyzing display panel
US20230113212A1 (en) * 2020-04-08 2023-04-13 Sharp Kabushiki Kaisha Method of manufacturing display device
CN113870745A (zh) * 2020-06-30 2021-12-31 硅工厂股份有限公司 用于驱动显示面板的装置
CN118053368B (zh) * 2024-04-12 2024-06-25 北京数字光芯集成电路设计有限公司 微显示屏的像素检测方法、检测电路及屏蔽方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321367A (ja) 1997-05-23 1998-12-04 Tdk Corp 有機ｅｌディスプレイの評価装置および評価方法
JP2000348861A (ja) 1999-06-02 2000-12-15 Toyota Central Res & Dev Lab Inc 有機ｅｌディスプレイの評価装置
JP2002032035A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置およびその検査方法
JP2002040082A (ja) 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US366105A (en) * 1887-07-05 James holboyd
US4870355A (en) * 1988-01-11 1989-09-26 Thermonics Incorporated Thermal fixture for testing integrated circuits
US5377030A (en) * 1992-03-30 1994-12-27 Sony Corporation Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP2002297053A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
US7009590B2 (en) * 2001-05-15 2006-03-07 Sharp Kabushiki Kaisha Display apparatus and display method
JP4052865B2 (ja) 2001-09-28 2008-02-27 三洋電機株式会社 半導体装置及び表示装置
DE10150291A1 (de) * 2001-10-15 2003-05-08 Infineon Technologies Ag Sondennadel zum Testen von Halbleiterchips und Verfahren zu ihrer Herstellung
KR100488835B1 (ko) 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
JP3527726B2 (ja) * 2002-05-21 2004-05-17 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び検査装置
JP2004191603A (ja) 2002-12-10 2004-07-08 Semiconductor Energy Lab Co Ltd 表示装置およびその検査方法
JP3968032B2 (ja) * 2003-02-14 2007-08-29 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321367A (ja) 1997-05-23 1998-12-04 Tdk Corp 有機ｅｌディスプレイの評価装置および評価方法
JP2000348861A (ja) 1999-06-02 2000-12-15 Toyota Central Res & Dev Lab Inc 有機ｅｌディスプレイの評価装置
JP2002032035A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置およびその検査方法
JP2002040082A (ja) 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置

Also Published As

Publication number Publication date
EP1517287A2 (en) 2005-03-23
TW200515357A (en) 2005-05-01
US7199602B2 (en) 2007-04-03
US20050093567A1 (en) 2005-05-05
EP1517287A3 (en) 2007-12-26
US20060255827A1 (en) 2006-11-16
JP3628014B1 (ja) 2005-03-09
JP2005115338A (ja) 2005-04-28
KR20050028782A (ko) 2005-03-23
TWI379267B (ko) 2012-12-11

Similar Documents

Publication Publication Date Title
KR100993507B1 (ko) 표시장치 및 이에 사용되는 액티브 매트릭스 기판의검사방법 및 장치
US11580913B2 (en) System and methods for aging compensation in AMOLED displays
KR100939188B1 (ko) 액티브 매트릭스 기판의 검사방법 및 검사장치와 그에 사용되는 검사용 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체
US10741146B2 (en) Electroluminescent display screen and brightness uniformity compensation method and system thereof
US10679533B2 (en) System and methods for aging compensation in AMOLED displays
KR100554793B1 (ko) 구동회로와, 구동회로를 이용한 표시장치 및 구동회로의평가방법
US10699613B2 (en) Resetting cycle for aging compensation in AMOLED displays
US11257406B2 (en) Aging detection circuit, aging compensation circuit, display panel and aging compensation method
KR20030078027A (ko) 계조제어용 출력회로 및 그 검사용 장치, 계조제어용출력회로의 검사방법
KR20080042751A (ko) 유기 발광 소자를 이용한 액티브 매트릭스형 표시 장치, 및유기 발광 소자를 이용한 액티브 매트릭스형 표시 장치의구동 방법
KR20110023847A (ko) 표시 장치 및 그 제어 방법
KR20110023846A (ko) 표시 장치 및 그 제어 방법
US6891532B2 (en) Apparatus and method for inspecting picture elements of an active matrix type display board
CN111508427B (zh) 显示装置
KR100827736B1 (ko) Ｉｃ 테스터
US12033589B2 (en) System and methods for aging compensation in AMOLED displays
JP2004221072A (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee