JP2005101546A - 半導体装置、半導体装置の製造方法、及びインクジェット用記録ヘッド - Google Patents

半導体装置、半導体装置の製造方法、及びインクジェット用記録ヘッド Download PDF

Info

Publication number
JP2005101546A
JP2005101546A JP2004230803A JP2004230803A JP2005101546A JP 2005101546 A JP2005101546 A JP 2005101546A JP 2004230803 A JP2004230803 A JP 2004230803A JP 2004230803 A JP2004230803 A JP 2004230803A JP 2005101546 A JP2005101546 A JP 2005101546A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor device
flexible film
film wiring
sectional area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004230803A
Other languages
English (en)
Other versions
JP2005101546A5 (ja
JP4393303B2 (ja
Inventor
Toshihiro Mori
利浩 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004230803A priority Critical patent/JP4393303B2/ja
Priority to US10/928,162 priority patent/US7115975B2/en
Publication of JP2005101546A publication Critical patent/JP2005101546A/ja
Publication of JP2005101546A5 publication Critical patent/JP2005101546A5/ja
Application granted granted Critical
Publication of JP4393303B2 publication Critical patent/JP4393303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

【課題】 熱膨脹係数の差による外的応力が電極パッドとスタッドバンプとの接合部分及びスタッドバンプとインナーリードとの接合部に加わっても、その接合部分の剥れを防止することができ、信頼性を向上させることができる。
【解決手段】 インナーリード５の接合領域後方からベースフィルム４のデバイスホール６開口側端面近傍までの領域内にインナーリード５を貫通する貫通孔９もしくは凹型の溝部を設けた。
【選択図】 図１

Description

本発明は、半導体素子基板にフレキシブルフィルム配線基板が接続された、半導体装置、半導体装置の製造方法、及び半導体装置を使用したインクジェット用記録ヘッドに関するものである。
従来から、特開２００３−７７６５号公報（特許文献１）に記載されているように、半導体装置の分野では、高集積化を実現するため、ＴＡＢやＦＰＣ等のフレキシブルフィルム配線基板を用いたものが知られている。
図７は、このようなフレキシブルフィルム配線基板を用いた半導体装置の一例を示す図である。図７（ａ）は要部の上面図であり、図７（ｂ）は図７（ａ）のＤ−Ｄ断面図である。
図７（ａ）、（ｂ）において、１０１はシリコン等からなる半導体素子基板であり、１０２はその内部の電気配線パターンとなるインナーリード１０５が形成されたフレキシブルフィルム配線基板である。フレキシブルフィルム配線基板１０２には半導体素子基板１を固定配置する長方形のデバイスホール１０３が形成されている。またフレキシブルフィルム配線基板１０２の上表面には、ポリイミド等の絶縁性の樹脂からなる平板状のベースフィルム１０４が形成されている。インナーリード１０５は、ベースフィルム１０４の下表面に銅箔等の導電性材料からなる金属箔を接着し、フォトリソグラフィ技術を用いて所望の形状をパターニングすることで得られる。パターニング後のインナーリード１０５の下表面には、金や錫や半田などのメッキ処理が施され、更に金属面を露出したくない領域にはレジスト層１０８などにより被覆保護されている。この時、配線電極（図示せず）や、本体接続用電極パッド（図示せず）等も形成される。
また、インナーリード１０５は、フレキシブルフィルム配線基板１０２からデバイスホール１０３の開口内に延在して形成されている。半導体素子基板１の表面には、複数の電極パッド１０６が形成されている。電極パッド１０６は、スタッドバンプ１０７を介して、デバイスホール１０３の開口内に延在しているインナーリード１０５の先端部と電気的に接続されている。
電極パッド１０６の上には、予め金属突起物であるスタッドバンプ１０７が設けられており、このスタッドバンプ１０７の真上に接続したいインナーリード１０５を位置させ、インナーリード１０５の上方よりボンディングツールを用いることにより、インナーリード１０５とスタッドバンプ１０７は接合される。これによりインナーリード１０５と電極パッド１０６は、電気的に接続される。
この時、良好な接続状態が得られるように、半導体素子基板１はボンディングステージ上に真空吸着され固定されている。尚、通常このような接続方法はＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）と呼ばれている。
このＩＬＢ方式は二つに大別される。一つは各半導体基板１毎に全てのインナーリード１０５とスタッドバンプ１０７をボンディングツールによって一括に接続するギャングボンディング方式である。もう一つは前述したインナーリード１０５とスタッドバンプ１０７とを、個別に一つずつ選択的に順次接続していくシングルポイントボンディング方式である。
しかしながら、ギャングボンディング方式及びシングルポイントボンディング方式のどちらの方式においても、インナーリード１０５とスタッドバンプ１０７は、高温に加熱された状態で接合される。表面が金メッキされたインナーリード１０５と金のポールのスタッドバンプ１０７との接合をギャングボンディング方式により行う場合には、ボンディングツールの温度は５００℃前後にまで加熱する事が必要で有る。また、シングルポイントボンディング方式では２００℃前後の温度に加熱する事が必要で有る。
絶縁性有機樹脂を主体とするベースフィルム１０４や銅（Ｃｕ）を主体とするインナーリード１０５の熱膨張係数は、シリコン等からなる半導体素子基板１０１の熱膨張係数に比べてはるかに大きい。従って、半導体素子基板１上のスタッドバンプ１０７とインナーリード１０５との相対位置関係は、フレキシブルフィルム配線基板１０２の熱膨脹に伴って位置ずれが生じてしまう。
そのため、特開２００３−７７６５号公報（特許文献１）には、インナーリード１０５の配列ピッチを、あらかじめベースフィルム１０４の伸び量を考慮した上で決定することが記載されている。また、インナーリード１０５のスタッドバンプ１０７との接続部分の幅を、インナーリード１０５のスタッドバンプ１０７の相対的なずれ量よりも広くすることにより、インナーリード１０５のスタッドバンプ１０７の相対的なずれ量を吸収することも記載されている。
特開２００３−７７６５号公報
しかしながら、近年１つのフレキシブルフィルム配線基板に、複数の半導体素子基板を実装するケースが増えてきている。一例として、図８に示すインクジェット方式を採用した印刷機（プリンタ、ファックス、複写機、並びにこれらの複合機を含む）を挙げることができる。この時の、フレキシブルフィルム配線基板に半導体素子基板を実装した半導体装置を図９に示す。図９においては、１枚のフレキシブルフィルム配線基板２に、２つのデバイスホール１１３ａ、１１３ｂが形成されている。デバイスホール１１３ａには、ブラックインクカートリッジ用の半導体素子基板（ヒータボード１０１ａ）が実装され、デバイスホール１１３ｂには、カラーインクカートリッジ用の半導体素子基板（ヒータボード１０１ｂ）が実装されている。ヒータボード１０１ａ、１０１ｂの上面には、インクを吐出する複数の吐出孔を有するノズル部材１１６ａ、１１６ｂが形成されている。またヒータボード１０１ａ、１０１ｂは、支持部材１１０上に固定して配置されており、フレキシブルフィルム配線基板１０２はヒータボード１０１ａ、１０１ｂと精密に位置合わせされて配置されている。尚、図９において図７と同じ部材には同じ符号を付し、その説明は省略する。
図９において、ヒータボード１０１ａ、１０１ｂから吐出されるインク液滴の着弾精度は、ヒータボード１０１ａ、１０１ｂの位置により決定付けられる。そのため、ブラック用ヒータボード１０１ａ及びカラー用ヒータボード１０１ｂの二つのヒータボードは、お互いが支持部材１１０上において高精度に位置決めされた状態で固定されなければならない。
しかしながら前述の〔特許文献１〕のように、インナーリード１０５と電極パッド１０６とを加熱して接合し、冷却した後に支持部材１１０上に固定すると、フレキシブルフィルム配線基板２と、ヒータボード１０１ａ、１０１ｂとの相対位置にずれが生じてしまう。すなわち、フレキシブルフィルム配線基板２と、ヒータボード１０１ａ、１０１ｂとの熱膨張係数の差により、加熱冷却によりお互いの位置がずれてしまう。
また、あらかじめヒータボード１０１ａ、１０１ｂを支持部材１１０上に精度良く位置決めしておき、加熱することでによりインナーリード１０５と電極パッド１０６とを接合し、その後冷却することも考えられている。この場合、フレキシブルフィルム配線基板２とヒータボード１０１ａ、１０１ｂとは強固に固定された状態で加熱され、膨張した状態で接合される。その後常温まで冷却されるが、インナーリード１０５と電極パッド１０６とは、加熱時に完全に接合されているため、この冷却過程の中にヒータボード１０１ａ、１０１ｂとフレキシブルフィルム配線基板１０２との熱膨張係数の差により応力が発生してしまう。この時に発生する応力は全てインナーリード１０５を通じて接合部に掛かることになる。この応力が電極パッド１０６とスタッドバンプ１０７との接合強度若しくは、スタッドバンプ１０７とインナーリード１０５との接合強度を上回った時には、接合部分に剥れを生じさせる。すなわち、この応力によりインナーリード１０５と電極パッド１０６の接合部の信頼性は低下し、場合によっては切断されたり破壊されたりしてしまうこともある。特に、前述したようにインナーリード１０５の幅を広げることで位置ずれ対策を施した場合には、インナーリード１０５自体の剛性が高まり、このような接合部分の剥れによる不良が顕著に表れることになる。
尚、この時のフレキシブルフィルム配線基板１０２とヒータボード１０１ａ、１０１ｂの熱膨張により発生する応力は、図９に示した平面方向に２次元的に発生している。
ただし、通常のＴＡＢ方式による半導体装置の場合には、半導体素子基板１０１とフレキシブルフィルム配線基板１０２を接合後、フレキシブルフィルム配線基板１０２に実装された状態で巻き取られることが多い。そのため支持体に半導体素子基板１０１を固定する必要もないため前述のような課題は生じない。しかしながら、インクジェット方式の印刷機のような高精度な位置精度を要求される半導体装置の場合、あらかじめ半導体素子基板１０１を支持体１１０に固定しておくことが必要となっており、前述のような課題が生じている。
本発明は前述した課題に鑑みてなされたものであって、熱膨脹係数の差による外的応力が電極パッドとスタッドバンプとの接合部分及びスタッドバンプとインナーリードとの接合部分に加わっても、その接合部分の剥れを防止することができ、信頼性を向上させることができるフレキシブルフィルム配線基板、フレキシブルフィルム配線基板を用いた半導体装置、フレキシブルフィルム配線基板又は半導体装置を用いたインクジェット用記録ヘッドを提供することを目的としている。
前記目的を達成する為本発明は、１つ以上のデバイスホールが形成され、複数のインナーリードを内部に備えているフレキシブルフィルム配線基板に、該デバイスホール内に収納される複数の電極パッドを有する１つ以上の半導体素子基板が、該デバイスホールの開口内に延在して形成された該インナーリードと該電極パッドとを接合することで実装された半導体装置において、前記インナーリードは、前記インナーリードと電極パッドとの接合部と前記フレキシブルフィルム配線基板との間の領域内において、他の部分よりも断面積が小さい小断面積領域を備えている半導体素子基板を提案している。
また本発明は、前記小断面積領域は、前記インナーリードを貫通する少なくとも１つの貫通孔、もしくは凹型の溝部により構成されていることを提案している。
また本発明は、前記小断面積領域における前記インナーリードの幅が前記接合部におけるインナーリードの幅よりも細いことを提案している。
また本発明は、前記小断面積領域の線幅中心は、前記接合部におけるインナーリード５の線幅中心からずれて形成されていることを提案している。
また本発明は、前記小断面積領域には、切欠部が形成されていることを提案している。
また本発明は、前記半導体装置を用いたインクジェット用記録ヘッドを提案している。
また本発明は、１つ以上のデバイスホールが形成され、複数のインナーリードを内部に備えているフレキシブルフィルム配線基板と、該デバイスホール内に収納され、複数の電極パッドを有する１つ以上の半導体素子基板と、該フレキシブルフィルム配線基板と半導体素子基板とが固定される支持部材とからなり、該デバイスホールの開口内に延在して形成された該インナーリードと該電極パッドとが接合されている半導体装置の製造方法において、前記インナーリードは、前記インナーリードと電極パッドとの接合部と前記フレキシブルフィルム配線基板との間の領域内において、他の部分よりも断面積が小さい小断面積領域を備えており、前記支持部材に前記半導体素子基板を接着固定させる工程と、前記フレキシブルフィルム配線基板の各インナーリードの先端部と、前記半導体素子基板の電極パッドを位置決めして配置する工程と、前記フレキシブルフィルム配線基板と半導体素子基板と加熱し、前記インナーリードと電極パッドを接合する工程と、前記接合状態のまま冷却するとともに、前記インナーリードと電極パッドとの間で発生する応力を、前記インナーリードを変形させることにより解放する工程とを経る半導体装置の製造方法を提供している。
本発明の半導体装置は、インナーリードの電極パッド接続領域の後方近傍からデバイスホールの開口側端面近傍までの領域内に他の部分の断面積よりも小さい断面積を有する小断面積領域を備えていることにより、電極パッド接合部分の接合面積を確保しつつインナーリードの一部に応力吸収機能を具備させることができ、応力がインナーリードに掛かった時には小断面積領域を主体としてインナーリードが弾性変形して接合部にかかる応力を緩和することができる。
本発明の半導体装置は、小断面積領域をインナーリードを貫通する貫通孔もしくは、凹型の溝部とすることにより、そのスリット部が応力吸収部位となってインナーリードが弾性変形して接合部分にかかる応力を緩和することができる。
本発明の半導体装置は、小断面積領域における前記インナーリードの幅が前記接合部におけるインナーリードの幅よりも細くすることにより、その幅細部分が応力吸収部位となってインナーリードが弾性変形して接合部分にかかる応力を緩和することができる。
（実施例１）
図１は、本発明におけるフレキシブルフィルム配線基板を、インクジェット方式を採用した印刷機に用いる場合の半導体装置を示す図である。図１（ａ）は要部の上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。尚、以下に示す実施例においては、便宜上、半導体素子基板（ヒータボード）が１個の場合を用いて説明しているが、当然のことながら半導体素子基板（ヒータボード）の数がそれ以上であってもかまわない。
図１（ａ）、（ｂ）において、１はシリコン等からなる半導体素子基板であり、２はその内部に電気配線パターンとなるインナーリード５が形成されたフレキシブルフィルム配線基板である。フレキシブルフィルム配線基板２には半導体素子基板１を固定配置する長方形のデバイスホール３が形成されている。またフレキシブルフィルム配線基板２の上表面には、ユーピレックスやカプトンなどの絶縁性の樹脂からなる平板状のベースフィルム４が形成されている。インナーリード５は、ベースフィルム４の下表面に銅箔等の導電性材料からなる金属箔を接着し、フォトリソグラフィ技術を用いて所望の形状をパターニングすることで得られる。パターニング後のインナーリード５の下表面には、金や錫や半田などのメッキ処理が施され、更に金属面を露出したくない領域にはレジスト層８などにより被覆保護されている。この時、配線電極（図示せず）本体接続用電極パッド（図示せず）等も形成している。
また、インナーリード５は、フレキシブルフィルム配線基板２からデバイスホール３の開口内に延在して形成されている。半導体素子基板１の表面には、アルミニウムなどにより構成される複数の電極パッド６が形成されている。さらにこの複数の電極パッド２のそれぞれには、金若しくは半田などのボールバンプ等により形成されたスタッドバンプ７が設けられている。スタッドバンプ７には、より高い信頼性を要求する場合には金を、また、より安いコストが要求される場合には半田が選択される。電極パッド６はスタッドバンプ７を介して、デバイスホール３の開口内に延在しているインナーリード５の先端部と各々一対一で高精度に位置決めされ電気的に接続されている。また、デバイスホール３の開口内に延在しているインナーリード５には、スリット上の貫通孔９が形成されている。
半導体素子基板１は第１接着剤１５により支持部材１０に接着固定されている。また支持部材１０には、第２接着剤１６を介して支持板１１が固定されており、支持板１１は第３の接着剤１７を介して、フレキシブルフィルム配線基板２のレジスト層８と固定されている。
半導体素子基板１の表面にはさらに、インクジェットのインクを吐出するためのノズル部１２が形成されている。ノズル部１２は複数の吐出孔が複数列形成されている。またデバイスホール３は、電極パッド６とインナーリード５を接続した後、第１封止樹脂１３により封止されている。さらに電極パッド６とインナーリード５の接続部の上部に関しては、第２封止樹脂１４により封止されている。
次に図１に示す半導体素子基板１とフレキシブル配線基板２との接続プロセスを順に説明する。
まず支持部材１０に上面に半導体素子基板１を、第１接着材１５により接着固定する。半導体素子基板１の上面には、あらかじめ複数の電極パッド６と、複数列の吐出口列が形成されたノズル部１２が形成されている。
次に内部にインナーリード５が形成されているフレキシブルフィルム配線基板２を準備する。フレキシブルフィルム配線基板２には半導体素子基板１が実装されるデバイスホール３が形成されている。フレキシブルフィルム配線基板２の上面はベースフィルム４により覆われており、下面はレジスト層８により覆われている。フレキシブルフィルム配線基板２は、レジスト層８の表面において第３の接着剤１７を介して、支持板１１と接着されている。また、デバイスホール３の開口内に延在して形成されているインナーリード５にはあらかじめスリット状の貫通孔９が形成されている。
次に半導体素子基板１の上面に形成された電極パッド６の上にスタッドバンプ７を形成し、スタッドバンプ７とインナーリード４の先端の位置を合わせながら、フレキシブルフィルム配線基板２と半導体素子基板１を接合する。接合方法は、前述のギャングボンディング方式でも、シングルポイントボンディング方式でもかまわない。この時支持体１１の下面は、第２接着剤１６により、支持部材１０に接着されている。
この時、スタッドバンプ７とインナーリード５とは、２００℃前後に加熱される。ユーピレックスやカプトンなどの絶縁性有機樹脂を主体とするベースフィルム４や銅を主体とするインナーリード５の熱膨張係数は、シリコン等からなる半導体素子基板１の熱膨張係数に比べはるかに大きい。そのため、加熱時において、スタッドバンプ７とインナーリード５の位置は大きくずれてしまう。しかしながらこの位置ずれは、隣のスタッドバンプ７やインナーリード５とリークすることなく、所望のスタッドバンプ７とインナーリード５が確実に電気的に接合できれば特に問題とはならない。また、この位置ずれの問題に関しては、あらかじめ位置ずれを見越して、スタッドバンプ７とインナーリード５の位置を設定しておくことによっても解消される。
しかしながら、次に２００℃前後で接合されたスタッドバンプ７とインナーリード５は、常温まで冷却される。２００℃前後で一旦接合したスタッドバンプ７とインナーリード５は、冷却することにより収縮する。この時加熱時とは逆に、ベースフィルム４やインナーリード５の熱膨張係数と半導体基板１の熱膨張係数の差により、今度はベースフィルム４やインナーリード５が半導体基板１よりも大きく収縮する。この時スタッドバンプ７とインナーリード５は既に接合されており、この熱膨脹係数の差により発生する応力は、すべてスタッドバンプ７とインナーリード５の接合部分に掛かることになる。
しかしながらインナーリード５には、電極パッド６若しくはスタッドバンプ７との接続領域とベースフィルム４との間の領域内にかけて、スリット状の貫通孔９が形成されている。そのため、スタッドバンプ７とインナーリード５の接合部分にかかった応力は、インナーリード５が変形することにより解放することができる。従って、接合部分を破壊に至らせるような多大な力が、接合部分に掛かることを防止している。
次に、スタッドバンプ７とインナーリード５を加熱接合し、常温に冷却した後、デバイスホール６に、第１封止樹脂１９を流し込み、スタッドバンプ７とインナーリード５の接合部分を保護する。このとき第１封止樹脂１９は、デバイスホール６全体を封止する。更に、スタッドバンプ７とインナーリード５の接合部分を確実に保護するため、図１（ａ）に示すように、接合部の上部を第２封止樹脂２０により覆う。
第１封止樹脂１９及び第２封止樹脂２０により、インナーリード５及びインナーリード５と半導体素子基板１の電極パッド２との接合部を、インクジェット記録ヘッドにおいて用いられる記録液等から保護することができる。前記第１封止樹脂１９及び第２封止樹脂２０としては、エポキシを主成分とする樹脂を選択されるのが望ましく、本発明においては、前記第１封止樹脂１９として、１液性加熱硬化型エポキシ樹脂ＮＲ２００Ｃ（サンユレック社製）を、第２封止樹脂２０としては、例えば１液性加熱硬化型エポキシ樹脂ＣＶ５４２０Ｄ（松下電工社製）を用いた。硬化温度は、半導体素子基板１に形成され、インクを吐出する吐出口を有するノズル部材１２の耐熱温度以下に設定した。
このようにして、フレキシブルフィルム配線基板を用いた半導体装置が完成する。尚、図１（ａ）において、下方の第２封止樹脂は、説明を容易にするため半透過して示されている。
また、本実施例ではスタッドバンプ７を用いて説明しているが、言うまでもなく本発明においてはスタッドバンプ７の形態に限定されることはなく、例えば、各種めっき法によるメッキバンプであっても良いし、直接電極パッド６に接続するバンプレス構成であっても良い。
また、本実施例はインナーリード５の幅を狭めること無く貫通孔９を設けているので、捻り方向に対する強度はそのまま有している。そのため、インナーリード５が屈曲したり捻じれたりすることによる電極パッド６やスタッドバンプ８との位置ずれに起因する接続強度低下や接続不良を防止している。
また、インナーリード５に形成した貫通孔は、インナーリード５が所望する剛性になるように、幅、長さ及び個数が決めることができる。すなわち、貫通孔の幅及び長さを大きくするほど、インナーリード５の剛性は低下する。また貫通孔の占めるインナーリード５上の面積が同じであれば、貫通孔の個数が多ければ多いほどインナーリード５の剛性は高くなる。さらに、貫通孔９の形状は四角形に限られるものではなく、インナーリード５の剛性に応じて、丸穴・楕円穴・波形スリット等であっても一向に構わない。
また貫通孔は必ずしも貫通しておく必要はなく、凹形状の溝であってもかまわない。このような凹部９は、インナーリード５の幅が十分に確保できない場合などに有効な構成である。即ち、凹部９はインナーリード５をパターニングする工程と同一工程で形成される為、貫通するのに必要な開口幅を設けた時にインナーリード５の左右に残された部分が極めて細く強度が弱くなり過ぎてしまう。本発明者の検討によると、前記インナーリード５の左右に残された部分の線幅は１５μｍ〜３０μｍ程度が最も応力を吸収し易く、１０μｍ以下になるとインナーリード５自体の剛性が弱くなり過ぎてしまい自重で変形してしまう事が分かった。このような場合には、エッチング工程に用いられるフォトマスクのパターンをインナーリード５を貫通できない幅に設定することで完全に貫通されない溝状の凹部９が形成される。
図２に貫通孔の形状を示す。図２（ａ）は図１におけるインナーリード５に形成された貫通孔９の詳細を示した上面図である。図２において図１と同じ部材には同じ符号を付し、その説明は省略する。図２（ａ）において貫通孔９はインナーリード５の長手方向に矩形上の孔である。このような貫通孔とすることにより、図２（ａ）の左右方向及び上下方向に関して、容易に変形することができ、前述の応力を解放することができる。
図２（ｂ）は、貫通孔９を複数個直列的に配列した場合を示している。図２（ｂ）には、インナーリード５の厚みが薄い場合などに有効な構成である。このような場合に１本の貫通孔９を形成するとインナーリード５の剛性が弱くなり過ぎるので貫通孔９を複数に分けて形成しそれぞれの間に梁を形成することで必要な剛性を確保することが可能となる。
さらに、図２（ｃ）に示したように、貫通孔９を複数個並列的に配列した場合には、インナーリード５の幅が広い場合などに有効な構成である。このような場合に１本の貫通孔９を幅広で形成するとインナーリード５の剛性が弱くなり過ぎるので貫通孔９を細く複数に分けて形成しそれぞれの間に梁を形成することで必要な剛性を確保することが可能となる。尚、図２における貫通孔９は必ずしも貫通孔である必要はなく、凹型の溝であってもかまわない。
（実施例２）
図３は、本発明の実施例２におけるフレキシブルフィルム配線基板を用いた半導体装置の要部の平面図である。図３において図１（ａ）と同じ部材には同じ符号を付し、その説明は省略する。本実施例は、インナーリード５に貫通孔９を形成することができない程インナーリード５の幅が細い揚合に有効な構成である。
図４はこのときのインナーリード５の形状を示す上面図である。図４（ａ）におけるインナーリード５は、幅の両端部側から中心部に向かってインナーリード５の幅が細くなるようにリード幅細部２０が形成されている。
図４（ｂ）は、インナーリード５のリード幅細部２０を複数個直列的に配列しており、インナーリード５の厚さが薄い場合などに有効な構成である。このような場合には、インナーリード５のリード幅細部２０を１本で形成するとインナーリード５の剛性が弱くなり過ぎるため、インナーリード５のリード幅細部２０を複数に分けて形成し、それぞれの間に幅が広くなっている補強部を形成することで必要な剛性を確保している。この時のリード幅細部２０の数や長さなどについては所望の剛性が得られるようにその都度決定されれば良い。
図４（ｃ）は、インナーリード５のリード幅細部２０を複数個千鳥状に配列しており、インナーリード５の幅が比較的細目の場合などに有効な構成である。このような場合には、インナーリード５のリード幅細部２０を左右両側から形成するとインナーリード５の剛性が弱くなり過ぎるため、インナーリード５のリード幅細部２０を左右交互に片側からのみ複数に分けて千鳥状に形成することにより必要な剛性を確保している。本構成においてもリード幅細部２０の数や長さなどについては所望の剛性が得られるようにその都度決定されれば良い。
（実施例３）
図５は、本発明の実施例２におけるフレキシブルフィルム配線基板を用いた半導体装置の要部の平面図である。図５において図１（ａ）と同じ部材には同じ符号を付し、その説明は省略する。本実施例は、インナーリード５に貫通孔９を形成することができない程インナーリード５の幅が細い揚合に有効な構成である。
図６はこのときのインナーリード５の形状を示す上面図である。図６（ａ）におけるインナーリード５は、幅の両端部側から中心部に向かってインナーリード５の幅が細くなるようにリード幅細部２０が形成されている。図６（ａ）において図４（ａ）と異なるのは、リード幅細部２０の中心が、接合領域のインナーリード５の線幅中心と所望の量ずれている事にある。このような構成とする事により、特に、インナーリードの図中上下方向に対する応力吸収効果を発揮することができる。
図６（ｂ）は、インナーリード５のリード幅細部２０領域内に、所望の形状を有する切欠部２１を形成している。これにより、インナーリード５の上下方向に対する応力吸収効果をより一層発揮することができる。尚、形成する切り欠き部の数量は１個に限定される事は無く、必要に応じて所望の数量が形成すれば良い。
このように、本発明におけるインナーリード５は、スタッドバンプ８との接合部後方近傍領域からデバイスホール３の開口側端面近傍領域にかけて、インナーリード５を貫通するような貫通孔９、もしくは凹型の溝部、もしくはリード幅細部２０を形成している。このようなインナーリード５により、熱膨張係数の差により発生する接合部分の応力を、インナーリード５が弾性変形により緩和することを可能としている。また、半導体素子基板１の電極パッド６、若しくは電極パッド６に設けられたスタッドバンプ７との接合部の幅を広くすることにより、位置合わせマージンは充分に確保する事ができる。
尚、本発明の貫通孔９、溝状の凹部９及びリード幅細部２０は、インナーリード５及びフレキシブルフィルム配線基板１の配線パターンを形成する工程と、同一の製造工程で同時に形成すれば製造工数も増えることがないため、コスト的に好ましい。
尚、本発明のフレキシブルフィルム配線基板は、ＴＡＢのインナーリードとして説明してきたが、ＦＰＣのフライングリードに置き換えて適用することができる。
実施例１における半導体装置の平面図と断面図。 実施例１における半導体装置の要部の平面図。 実施例２における半導体装置の平面図と断面図。 実施例２における半導体装置の要部の平面図。 実施例３における半導体装置の平面図と断面図。 実施例３における半導体装置の要部の平面図。 従来の半導体装置の要部の平面図と断面図。 フレキシブルフィルム配線基板を用いた印刷機の斜視図。 インクジェット方式を採用した従来の半導体装置の平面図。
符号の説明
１，１０１ 半導体素子基板
２，１０２ フレキシブルフィルム配線基板
３，１０３ デバイスホール
４，１０４ ベースフィル
５，１０５ インナーリード
６，１０６ 電極パッド
７，１０７ スタッドバンプ
８，１０８ レジスト層
９ 貫通孔
１０ 支持部材
１１ 支持板
１２ ノズル部
１３ 第１封止樹脂
１４ 第２封止樹脂
１５ 第１接着剤
１６ 第２接着剤
１７ 第３接着剤
２０ リード幅細部
２１ 切欠部

Claims (8)

  1. １つ以上のデバイスホールが形成され、複数のインナーリードを内部に備えているフレキシブルフィルム配線基板と、該デバイスホール内に収納され、複数の電極パッドを有する１つ以上の半導体素子基板と、該フレキシブルフィルム配線基板と半導体素子基板とが固定される支持部材とからなり、該デバイスホールの開口内に延在して形成された該インナーリードと該電極パッドとが接合されている半導体装置において、
    前記インナーリードは、前記インナーリードと電極パッドとの接合部と、前記フレキシブルフィルム配線基板との間の領域内において、他の部分よりも断面積が小さい小断面積領域を備えていることを特徴とする半導体装置。
  2. 前記小断面積領域は、前記インナーリードを貫通する少なくとも１つの貫通孔により構成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記小断面積領域は、前記インナーリードに形成された少なくとも１つの凹型の溝部であることを特徴とする請求項１記載の半導体装置。
  4. 前記小断面積領域における前記インナーリードの幅は、前記接合部にけるインナーリードの幅よりも細いことを特徴とする請求項１記載の半導体装置。
  5. 前記小断面積領域の線幅中心は、前記接合部におけるインナーリード５の線幅中心から、ずらして形成されていることを特徴とする請求項４記載の半導体装置。
  6. 前記小断面積領域には、切欠部が形成されていることを特徴とする請求項５記載の半導体装置。
  7. 請求項１乃至請求項６の何れか一つに記載の半導体装置を用いたことを特徴とするインクジェット用記録ヘッド。
  8. １つ以上のデバイスホールが形成され、複数のインナーリードを内部に備えているフレキシブルフィルム配線基板と、該デバイスホール内に収納され、複数の電極パッドを有する１つ以上の半導体素子基板と、該フレキシブルフィルム配線基板と半導体素子基板とが固定される支持部材とからなり、該デバイスホールの開口内に延在して形成された該インナーリードと該電極パッドとが接合されている半導体装置の製造方法において、
    前記インナーリードは、前記インナーリードと電極パッドとの接合部と前記フレキシブルフィルム配線基板との間の領域内において、他の部分よりも断面積が小さい小断面積領域を備えており、
    前記支持部材に前記半導体素子基板を接着固定させる工程と、前記フレキシブルフィルム配線基板の各インナーリードの先端部と、前記半導体素子基板の電極パッドを位置決めして配置する工程と、前記フレキシブルフィルム配線基板と半導体素子基板と加熱し、前記インナーリードと電極パッドを接合する工程と、前記接合状態のまま冷却するとともに、前記インナーリードと電極パッドとの間で発生する応力を、前記インナーリードを変形させることにより解放する工程とを経ることを特徴とする半導体装置の製造方法。
JP2004230803A 2003-09-05 2004-08-06 半導体装置の製造方法 Expired - Fee Related JP4393303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004230803A JP4393303B2 (ja) 2003-09-05 2004-08-06 半導体装置の製造方法
US10/928,162 US7115975B2 (en) 2003-09-05 2004-08-30 Semiconductor device, process of producing semiconductor device, and ink jet recording head

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003313735 2003-09-05
JP2004230803A JP4393303B2 (ja) 2003-09-05 2004-08-06 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005101546A true JP2005101546A (ja) 2005-04-14
JP2005101546A5 JP2005101546A5 (ja) 2007-08-16
JP4393303B2 JP4393303B2 (ja) 2010-01-06

Family

ID=34467666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230803A Expired - Fee Related JP4393303B2 (ja) 2003-09-05 2004-08-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7115975B2 (ja)
JP (1) JP4393303B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8162444B2 (en) 2008-06-17 2012-04-24 Canon Kabushiki Kaisha Printing head and manufacturing method of printing head
US8210652B2 (en) 2008-06-20 2012-07-03 Canon Kabushiki Kaisha Printing head and method of manufacturing printing head

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290154B2 (ja) * 2004-12-08 2009-07-01 キヤノン株式会社 液体吐出記録ヘッドおよびインクジェット記録装置
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US8438729B2 (en) * 2006-03-09 2013-05-14 Canon Kabushiki Kaisha Method of producing liquid discharge head
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
KR101358751B1 (ko) * 2007-10-16 2014-02-07 삼성전자주식회사 반도체 패키지
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
JP2010023491A (ja) * 2008-06-16 2010-02-04 Canon Inc 液体吐出記録ヘッド
US8426974B2 (en) * 2010-09-29 2013-04-23 Sunpower Corporation Interconnect for an optoelectronic device
JP5632795B2 (ja) * 2011-05-10 2014-11-26 パナソニック株式会社 電極接合構造体、および電極接合構造体の製造方法
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US10596815B2 (en) 2017-04-21 2020-03-24 Canon Kabushiki Kaisha Liquid ejection head and inkjet printing apparatus
JP6953175B2 (ja) 2017-05-16 2021-10-27 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2299724A1 (fr) * 1975-01-29 1976-08-27 Honeywell Bull Soc Ind Perfectionnements aux supports de conditionnement de micro-plaquettes de circuits integres
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US5081474A (en) 1988-07-04 1992-01-14 Canon Kabushiki Kaisha Recording head having multi-layer matrix wiring
JP2967603B2 (ja) * 1991-04-30 1999-10-25 日本電気株式会社 テープオートメイテッドボンディング半導体装置
US5250839A (en) * 1990-09-26 1993-10-05 Dai Nippon Printing Co., Ltd. Multi-layer leadframes, electrically conductive plates used therefor and production of such conductive plates
EP0490668B1 (en) 1990-12-12 1996-10-16 Canon Kabushiki Kaisha Ink jet recording
DE69525669T2 (de) 1994-03-29 2002-08-08 Canon Kk Substrat für Tintenstrahlkopf, Tintenstrahlkopf, Tintenstrahlschreiber und Tintenstrahlgerät
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JPH09109392A (ja) 1995-10-13 1997-04-28 Canon Inc インクジェット記録ヘッドの製造方法および同方法により製造されたインクジェット記録ヘッド、並びにインクジェット記録装置
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
DE69732389T2 (de) 1996-04-12 2005-12-22 Canon K.K. Tintenstrahldruckkopfherstellungsverfahren
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
JP2000043271A (ja) 1997-11-14 2000-02-15 Canon Inc インクジェット記録ヘッド、その製造方法及び該インクジェット記録ヘッドを具備する記録装置
JP3592208B2 (ja) 2000-07-10 2004-11-24 キヤノン株式会社 液体噴射記録ヘッドおよびその製造方法
JP3652321B2 (ja) 2001-05-08 2005-05-25 キヤノン株式会社 インクジェット記録ヘッド
JP2003007765A (ja) 2001-06-22 2003-01-10 Canon Inc Ｔａｂテープ及びボンディング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8162444B2 (en) 2008-06-17 2012-04-24 Canon Kabushiki Kaisha Printing head and manufacturing method of printing head
US8210652B2 (en) 2008-06-20 2012-07-03 Canon Kabushiki Kaisha Printing head and method of manufacturing printing head

Also Published As

Publication number Publication date
US7115975B2 (en) 2006-10-03
US20050093128A1 (en) 2005-05-05
JP4393303B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
US7547094B2 (en) Liquid discharge recording head and ink jet recording apparatus
JP4393303B2 (ja) 半導体装置の製造方法
US7789488B2 (en) Flexible wiring board and liquid discharge head
KR100608938B1 (ko) 배선 기판
JP4819335B2 (ja) 半導体チップパッケージ
KR20070037310A (ko) 배선기판 및 반도체 장치
JP5173624B2 (ja) 記録ヘッド及び記録ヘッドの製造方法
JP4773864B2 (ja) 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
KR100313655B1 (ko) 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
JP5611878B2 (ja) インクジェットヘッド及びその製造方法
EP1108552A1 (en) Thermal head, thermal head unit, and method of manufacture thereof
JP5147382B2 (ja) 半導体素子基板及び該素子基板を用いたインクジェットヘッド、及びそれらに用いられる半導体素子基板の電気接続方法
JP4488073B2 (ja) 電気接続装置
US11345148B2 (en) Inkjet recording head
JP2007062259A (ja) ヘッドモジュール、液体吐出ヘッド、液体吐出装置、及びヘッドモジュールの製造方法
JP2005116882A (ja) シングルポイントボンディング方法
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
JP2001347655A (ja) インクジェットヘッドモジュール及びその製造方法
JP2005041158A (ja) インクジェット記録ヘッドチップ
JP4744293B2 (ja) 半導体素子が直交配置された回路基板の製造方法
JP4241324B2 (ja) 半導体装置及びその製造方法
JP2008229957A (ja) Ｆｍヘッド構造
JP2010240850A (ja) 液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置
JP2007301887A (ja) インクジェット記録ヘッド

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees