JP2005072181A - 薄膜半導体の製造方法 - Google Patents

薄膜半導体の製造方法 Download PDF

Info

Publication number
JP2005072181A
JP2005072181A JP2003298648A JP2003298648A JP2005072181A JP 2005072181 A JP2005072181 A JP 2005072181A JP 2003298648 A JP2003298648 A JP 2003298648A JP 2003298648 A JP2003298648 A JP 2003298648A JP 2005072181 A JP2005072181 A JP 2005072181A
Authority
JP
Japan
Prior art keywords
region
laser beam
irradiation
outer edge
pulse laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003298648A
Other languages
English (en)
Other versions
JP4408667B2 (ja
Inventor
Mitsuo Inoue
満夫 井上
Hidetada Tokioka
秀忠 時岡
Shinsuke Yura
信介 由良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003298648A priority Critical patent/JP4408667B2/ja
Priority to US10/529,373 priority patent/US7179725B2/en
Priority to CNB2004800012446A priority patent/CN1332426C/zh
Priority to PCT/JP2004/011762 priority patent/WO2005020300A1/ja
Publication of JP2005072181A publication Critical patent/JP2005072181A/ja
Application granted granted Critical
Publication of JP4408667B2 publication Critical patent/JP4408667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691Scanning of a beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 レーザ再結晶化方式で薄膜半導体を製造する際に、スキャンの継ぎ目に特性が他の部分と異なるスジが生じないようにする。
【解決手段】 薄膜半導体の製造方法は、基板の表面に多結晶シリコン膜を形成するために、可視波長を有する第1のパルスレーザ光を、前記基板の表面において幅方向にほぼガウス形状の強度分布を有する線形状に集光し、この線形状が幅方向に移動していくように照射するスキャン照射工程と、前記スキャン照射工程を一つの位置において一方向について行なったのち、このスキャン照射がなされた領域36のうち前記幅方向に平行な外縁の端部領域38に、紫外波長を有する第2のパルスレーザ光を照射する外縁処理工程と、前記スキャン照射工程によってカバーされる領域36に隣接する領域であり、かつ前記外縁処理工程を施された前記端部領域38に一部重なる領域をカバーするように、再び行なわれる前記スキャン照射工程とを含む。
【選択図】 図13

Description

本発明は、薄膜半導体の製造方法に関するものである。特に、レーザ照射を用いて再結晶化を行なう技術に関するものである。
絶縁基板の表面に多結晶シリコン膜を半導体層として形成し、この半導体層を従来の半導体基板の代わりとして利用するような多結晶シリコン薄膜トランジスタが知られている。このような多結晶シリコン薄膜トランジスタにおいては、シリコンの結晶粒界がキャリアの移動度を制限するため、なるべく大粒径の多結晶シリコンを均一に形成することが望ましい。しかしながら、出発物質となるアモルファスシリコンにレーザを照射することで加熱して溶融させ、冷却の際に再結晶化を行なうという、いわゆるレーザ再結晶化方式では、結晶成長を促すシリコン溶融部の温度制御が困難であった。そのため、大粒径結晶を均一に、かつ安定して形成することは困難であった。
これに対して、特開2000−286195号公報(特許文献1)に開示された技術がある。特許文献1では、可視光レーザであるNd:YAG2ωレーザビームを用い、幅方向にほぼガウス形状の光強度分布を有する細線状にレーザビームを集光し、アモルファスシリコン上である一定以上のエネルギー密度勾配をもつレーザビームとして照射している。この技術では、アモルファスシリコンでの吸収係数が低い可視レーザ光を採用することによって膜厚方向の温度勾配を抑制するとともに、幅方向での温度勾配を意図的に形成して1次元の横方向成長を生じさせている。このことにより、大粒径結晶列をもつ多結晶シリコン膜を得ている。
特開2000−286195号公報
上述の特許文献1の例では、ビーム形状が幅方向にガウス形状の分布をもつ可視光のレーザビーム(以下、「可視レーザ」という。)を用いているため、幅方向に横方向成長する。膜厚方向ではなく横方向に成長するので、膜厚の制限を受けず、大粒径化を図ることができる。具体的には一般的なレーザ再結晶化と同様に、細線状に集光され照射されるレーザビームを幅方向にずらしながら順次結晶化を行なっていく。こうしてスキャンすることによってアモルファスシリコン全面を結晶化していく。しかしながら、1ラインとして1回の走査でスキャンした領域のうちスキャン方向に平行な外縁部では、スキャン方向すなわち細線状の照射領域の幅方向にきれいな温度勾配を形成できず、むしろ照射領域の長手方向に温度勾配が形成されてしまう。そのため、照射領域の長手方向に横方向成長した結晶が混入してしまう。この結晶部分は、隣接するラインを次にスキャンする際に、新旧照射領域同士の重なり部分として再度可視レーザが照射されても可視レーザの吸収係数が低いため溶融できない。すなわち、長手方向に平行な外縁部においては基板のスキャン方向に並ぶようにして、幅方向に横方向成長した結晶とは異なる結晶性の部分が残る。すなわち、薄膜半導体として使用したときには特性が他の部分と異なるスジとなってしまう。このスジがあることによって、たとえば、薄膜半導体が用いられる機器が表示装置であれば表示にスジムラを生じるという問題点があった。
そこで、本発明では、スキャンのライン同士の継ぎ目に特性が他の部分と異なるスジが生じないような薄膜半導体の製造方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく薄膜半導体の製造方法は、基板の表面に多結晶シリコン膜を形成するために、可視波長を有する第1のパルスレーザ光を、前記基板の表面において幅方向にほぼガウス形状の強度分布を有する線形状に集光し、前記線形状が前記幅方向に移動していくように照射するスキャン照射工程と、前記スキャン照射工程を一つの位置において一方向について行なったのち、このスキャン照射がなされた領域のうち前記幅方向に平行な外縁の端部領域に、紫外波長を有する第2のパルスレーザ光を照射する外縁処理工程と、前記スキャン照射工程によってカバーされる領域に隣接する領域であり、かつ前記外縁処理工程を施された前記端部領域に一部重なる領域をカバーするように、再び行なわれる前記スキャン照射工程とを含む。
本発明によれば、広い領域を多結晶シリコン化するために第1のパルスレーザ光によって複数ラインのスキャンを繰返す場合であっても、各ラインのスキャンの後に、外縁処理工程として、紫外波長を有する第2のパルスレーザ光を照射しているので、境界部分をアモルファス化することができ、第1のパルスレーザ光による結晶成長が正しく行なわれるようになる。その結果、各ラインのスキャンの継ぎ目がスジムラとなることを防止でき、全面にわたって均一な多結晶シリコン膜を形成することができる。
図1〜図5を参照して、本発明に基づく薄膜半導体の製造方法がどのような場面で用いられるかについて説明する。図1に示すように絶縁基板201の上面にCVD(Chemical Vapor Deposition)法を用いて、シリコン酸化膜などにより下地膜202を形成する。下地膜202は、絶縁基板201中の不純物がこれから形成する多結晶シリコン膜中に拡散するのを防止するバリアの役割を担うものである。さらにその上を覆うようにアモルファスシリコン膜203を形成する。
図2の矢印204に示すように、レーザ光として350nm以上の可視域の波長を有するレーザ光を照射する。このレーザ光照射は、アモルファスシリコン膜203を加熱し、溶融させる。こうして溶融したシリコンが冷却・固化する際に多結晶シリコン膜205が形成される。その後、フォトリソグラフィ技術を用いて、図3に示すように多結晶シリコン膜206をアイランド状にパターニングする。
図4に示すように、ゲート絶縁膜207としてシリコン酸化膜を形成し、さらにゲート電極208を形成する。図5に示すように、層間絶縁膜211としてシリコン酸化膜またはシリコン窒化膜を形成し、ソース電極209およびドレイン電極210を形成する。このようにして、多結晶シリコン膜206を半導体層とする薄膜トランジスタが作成される。
本発明が主に注目するのは、このうち、図1から図2にかけての工程、すなわち、アモルファスシリコン膜203にレーザ光を照射して一旦溶融させ、冷却・固化させることによって多結晶シリコン膜205を形成する工程である。以下、この工程について詳しく説明する。
(実施の形態1)
(用いる装置の構成)
図6を参照して、本発明に基づく実施の形態1における薄膜半導体の製造方法に用いられるレーザアニール装置について説明する。このレーザアニール装置は、パルスレーザ光源1を備える。パルスレーザ光源1は、可視域に属する波長を有する第1のパルスレーザ光2を発生させるためのものである。第1のパルスレーザ光2は、具体的には発振波長532nmのNd:YAG2ωパルスレーザ光である。被照射物9はアモルファスシリコン膜203を表面に有する絶縁基板201であり、レーザ光が照射されることによりアモルファスシリコン膜203が溶融し、再結晶化し、ポリシリコン膜を形成する。
パルスレーザ光源1から被照射物9までの光路に沿っては、出射した第1のパルスレーザ光2の進行方向を直角に折り曲げるためのベンドミラー12、ビーム調整光学系13および第1のパルスレーザ光2を集光して被照射物9に照射するための集光手段である集光照射光学系8が、順に配列されている。被照射物9は、ステージ14上に設置されている。ステージ14は、上下、左右に移動できるようになっている。
パルスレーザ光源1を出射した第1のパルスレーザ光2は、ベンドミラー12により直角に折り曲げられ、集光照射光学系8に入射する。集光照射光学系8により、第1のパルスレーザ光2は、線状に集光される。ここで、第1のパルスレーザ光2の集光点が被照射試料9上に位置するように、ステージ14によって被照射物9の高さが調整されている。
(薄膜半導体の製造方法)
図7(a),(b)〜図16を参照して、本発明に基づく実施の形態1における薄膜半導体の製造方法について説明する。
この製造方法はスキャン照射工程を含む。スキャン照射工程においては、パルスレーザ光源1から発せられる第1のパルスレーザ光2は、図7(a)に示すように集光照射光学系8の集光レンズ21によって線形状に集光されて第1のパルスレーザ光22となる。図7(a),(b)に、第1のパルスレーザ光22がアモルファスシリコン膜203に照射されてアモルファスシリコン膜203が溶融する様子の概念図を示す。
アモルファスシリコン膜203上に照射領域33が線形状になるように集光して照射された第1のパルスレーザ光22のプロファイル24を図7(a)に示す。プロファイル24は、図7(a)に示すように、照射領域33の長手方向に関してはほぼ変化せず均一である、いわゆるトップフラット状であり、照射領域33の幅方向にはほぼガウス分布状である。
このようなプロファイル24を有する発振波長532nmのNd:YAG2ωパルスレーザによって熱処理を行なうと、アモルファスシリコンに対するNd:YAG2ωパルスレーザの吸収係数が小さいためにアモルファスシリコン膜203の膜厚方向に関してはほぼ均一に加熱される。このレーザ照射によって生じるシリコン膜内の横方向の温度勾配は、線形状の照射領域33の幅方向に関してのみ形成される。したがって、図7(b)に示すように、アモルファスシリコン膜203のうち、ある強度以上のビームが照射された領域が、深さ方向に関しては全体にわたって溶融する。すなわち、深さ方向では全体に広がった溶融部26が線形状の局所的領域に生じる。深さ方向および線形状の照射領域33(図7(a)参照)の長手方向には温度勾配が少ないため、結晶成長は照射領域33の幅方向への1次元横方向成長となり、結晶粒径が数μm程度という大きな結晶粒が形成される。また、結晶成長の向きは照射領域33の幅方向であるので、このレーザ照射によって形成される多結晶シリコン膜の結晶粒29は、図8に示すように照射領域の幅方向30に揃う。図8は被照射物9の表面のごく一部を拡大して示したものである。このスキャン照射工程では、集光された第1のパルスレーザ光22は、図8に示すように、長手方向27に延びる照射領域を一斉に照射しながら、線形状が幅方向30にずれていくようにスキャンする。すなわち、アモルファスシリコン膜203に対して相対的に矢印34の向きにスキャンする。
上述したように発振波長532nmのNd:YAG2ωパルスレーザを代表とする可視レーザ、すなわち波長350nm以上のレーザ光による熱処理における横方向成長の過程は、シリコン膜内において横方向に形成された温度分布に大きく影響される。すなわち、線形状に集光して照射されるレーザ光の幅方向のエネルギー密度分布に大きく影響される。幅方向のエネルギー密度分布は、図9(a)に示すようにプロファイル24となっており、図9(b)に示すようにアモルファスシリコン膜203に局所的に溶融部26を生じさせる。この状態では、アモルファスシリコン膜203は図9(c)に示すような温度分布となっている。その結果、アモルファスシリコン膜203のうち融点を超えた部分だけが溶融し、図9(b)に示すように溶融部26となっている。レーザ光照射によって一旦は図9(c)に示すようにシリコン膜内に導入された熱は、この後、一様に被照射物9の他の部分へ散逸していく。熱が散逸することによって、シリコン膜内の横方向温度分布曲線は図10(b)に示すように全体的に一様に低下していく。したがって、図10(b)の矢印32に示すように、先に温度が融点を下回った部分から、より後に温度が融点を下回る部分に向かう向きで横方向に結晶成長していく。こうして、図10(a)に示すように横方向成長結晶31が形成される。
この横方向への結晶成長は、温度が冷えていく過程で自然核発生により成長した微結晶によってその行く手を遮られたときに止まる。したがって、横方向成長結晶31として大きな粒径の結晶を成長させるためには、自然核発生が起こるまでの時間にできるだけ結晶粒が長く成長していることが好ましい。そのためには結晶成長速度が速いことが要求される。一般に、ある微小領域における結晶成長速度vはv=kΔT/Δxにより表される。ここで、kは速度定数、ΔTは微小領域における温度差、Δxは微小領域の幅である。すなわち、シリコン膜内の横方向に関して温度差が存在する場合、融点以上の温度である領域の温度分布が急峻な勾配であれば、結晶成長速度が速く、その結果、大きな結晶粒径の多結晶シリコン膜の形成が可能となる。このことを考慮すれば、シリコン膜内における横方向温度分布の急勾配化は、ターゲット表面における照射エネルギー密度分布を急勾配にすることにより実現できる。基板表面に広がる一定の領域全体を多結晶シリコン膜にするためには、被照射物9を一方向にスキャンして照射すればよい。
集光された第1のパルスレーザ光22の照射領域33が一方向への基板スキャンを終了した時点の結晶の様子を図11に示す。基板スキャンに際しては、相対的にスキャンが行なわれればよく、第1のパルスレーザ光22または被照射物9のいずれが移動してもよいが、本実施の形態では、第1のパルスレーザ光22は動かさずに被照射物9を矢印35の向きに移動させた。したがって、被照射物9に対するスキャンは相対的に矢印34の向きに行なわれた。図11のZ部を拡大したところを図12に示す。照射領域33の長手方向の両端でのプロファイルは上述したように温度分布が完全なトップフラット状とはならず、両端に若干の温度勾配を生じる。したがって、図12に示すように、照射領域の長手方向の端部以外の部分では照射領域の幅方向に横方向成長した結晶粒29が形成されるが、照射領域の長手方向の端部においては長手方向に沿って横方向成長した結晶粒37が形成されることになる。
このように、スキャン照射工程としての第1のパルスレーザ光22による一方向への基板スキャンが終了した後、外縁処理工程として以下に示す処理を行なう。
紫外領域に属する波長を有する第2のパルスレーザ光を幅方向、長手方向ともトップフラット状のプロファイルを有する長尺状のビームパターンに整形し、図13に示すように、第1のパルスレーザ光22で結晶化された領域36のうち細線状の照射領域33(図7(a)参照)の幅方向に平行な外縁の端部、すなわち、領域36の外周の長手方向の辺を含む領域に照射する。本実施の形態では、第2のパルスレーザ光は領域36のうち細線状の照射領域33(図7(a)参照)の幅方向に平行な外縁を一括して覆うような長手形状の照射領域38に集光されて照射される。
図14に示すように、紫外波長では、吸収係数がアモルファスシリコンと結晶化シリコンで概ね同程度であり、またその絶対値も350nm以上の可視波長の光に比べ非常に大きい。このため、照射されるシリコン膜の質によらず表面でエネルギーが吸収され、膜厚方向に大きな温度勾配を生じるので、横方向成長は生じない。紫外波長を有する第2のパルスレーザ光の照射エネルギー密度と、照射後に形成される結晶状態との関係を図15に示す。このグラフに示す結晶状態はそれぞれ光学顕微鏡で観察したものである。今回の実験では、概ね600mJ/cm2を超える照射エネルギー密度では、照射前のシリコン膜の状態によらず、アモルファスシリコンとなっているという結果が得られている。
図13に示すように、外縁処理工程として、第2のパルスレーザ光を照射して領域36の長手方向の辺をアモルファスシリコンとした後、図16に示すように、再度、可視波長を有する第1のパルスレーザで基板スキャンを行なう。この新たな基板スキャンは、領域39に対して行なわれる。領域39は、前回の第1のパルスレーザ光によって再結晶化された領域36に対して、その端部領域に一部重なるようにして隣接する領域である。
(作用・効果)
このような薄膜半導体の製造方法を行なうことによって、被照射物9の表面のアモルファスシリコン膜203(図1参照)のうち、領域36に加えて領域39(図16参照)も多結晶シリコン化することができた。さらに、領域36と領域39との境界部分を観測した結果、境界部分に従来発生して問題となっていたスジムラは確認できず、領域36,39の全面にわたって均一な多結晶シリコン膜が形成できた。
本実施の形態では、外縁処理工程として、紫外波長を有する第2のパルスレーザ光を照射しているので、次のラインとの境界部分が一旦アモルファス化される。第1のパルスレーザ光によって次のラインをスキャンする際には、境界部分はアモルファス化されているのでエネルギーを十分に吸収できるので、第1のパルスレーザ光のスキャンに従って正しい向きに結晶が成長する。
この製造方法を行なえば、1回の基板スキャンによってカバーしきれないような広い領域を多結晶シリコン化するために複数回の基板スキャンを繰返しても、その継ぎ目がスジムラとなることを防止でき、全面にわたって均一な多結晶シリコン膜を形成することができる。
特に本実施の形態のように、外縁処理工程として、第2のパルスレーザ光を領域36のうち細線状の照射領域33(図7(a)参照)の幅方向に平行な外縁を一括して覆うような長手形状に集光して照射することとすれば、第2のパルスレーザ光の照射は一括して行なわれるので短時間で済ませることができ、迅速に第1のパルスレーザ光による次のラインのスキャンに移行することができる。
(実施の形態2)
(薄膜半導体の製造方法)
図17を参照して、本発明に基づく実施の形態2における薄膜半導体の製造方法について説明する。この製造方法は、基本的に実施の形態1で説明したものと同様であるが、外縁処理工程における第2のパルスレーザ光の照射の仕方が異なる。実施の形態1では、第2のパルスレーザ光を、領域36の照射領域33の幅方向に平行な外縁を一括して覆うような長手形状に集光していたが、実施の形態2では、第2のパルスレーザ光を、縦、横ともプロファイルがトップフラット状である矩形状のビームパターンに整形し、この矩形状の照射領域41によってスキャンする。この第2のパルスレーザ光の照射領域41によるスキャンは、領域36の照射領域33の幅方向に平行な外縁の全長にわたって矢印40に示すように行なう。
他の工程は実施の形態1と同じである。
(作用・効果)
この場合、第2のパルスレーザ光を矩形状のビームパターンに整形して基板をスキャンすることとしているので、第2のパルスレーザ光のビーム断面積が少なく済む。この製造方法によっても、境界部を全てアモルファス化することができるので、次のラインをスキャンしたときに境界部分にスジムラが生じることを防止できる。本実施の形態では、外縁処理工程を行なうに当たって小出力の紫外波長のレーザを用いることができ、低コストで安定して基板の所望領域の全面にわたって均一な多結晶シリコン膜を形成することができる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法の第1の工程の説明図である。 本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法の第2の工程の説明図である。 本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法の第3の工程の説明図である。 本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法の第4の工程の説明図である。 本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法の第5の工程の説明図である。 本発明に基づく実施の形態1における薄膜半導体の製造方法に用いられるレーザアニール装置の概念図である。 (a),(b)は、本発明に基づく実施の形態1における薄膜半導体の製造方法に含まれるスキャン照射工程の説明図である。 本発明に基づく実施の形態1における薄膜半導体の製造方法に含まれるスキャン照射工程によって成長した結晶粒の説明図である。 (a)は、本発明に基づく実施の形態1における幅方向のエネルギー密度分布のプロファイルのグラフである。(b)は、被照射物の中に溶融部が生じる様子を示す断面図である。(c)は、被照射物内部の温度分布を示すグラフである。 (a),(b)は、本発明に基づく実施の形態1における薄膜半導体の製造方法に含まれるスキャン照射工程によって横方向に結晶が成長していく様子の説明図である。 本発明に基づく実施の形態1における薄膜半導体の製造方法に含まれるスキャン照射工程が終了した時点での結晶の様子の説明図である。 図11のZ部の拡大図である。 本発明に基づく実施の形態1における薄膜半導体の製造方法に含まれる外縁処理工程の説明図である。 波長と吸収係数との関係を示すグラフである。 第2のパルスレーザ光の照射エネルギー密度と、照射後に形成される結晶状態との関係を示すグラフである。 本発明に基づく実施の形態1にスキャン照射工程を繰返し行なった様子の説明図である。 本発明に基づく実施の形態2における薄膜半導体の製造方法に含まれる外縁処理工程の説明図である。
符号の説明
1 パルスレーザ光源、2 第1のパルスレーザ光、8 集光照射光学系、9 被照射物、12 ベンドミラー、13 ビーム調整光学系、14 ステージ、21 集光レンズ、22 (線形状に集光された)第1のパルスレーザ光、24 (集光された第1のパルスレーザ光の)プロファイル、26 溶融部、27 (線形状に集光されたビームの)長手方向、29 結晶粒、30 (線形状に集光されたビームの)幅方向、31 横方向成長結晶、32 (結晶が成長する向きを示す)矢印、33 (第1のパルスレーザ光の)照射領域、34 (第1のパルスレーザ光の照射領域が相対的にスキャンする向きを示す)矢印、35 (基板が移動する向きを示す)矢印、36 (第1のパルスレーザ光の照射によって多結晶シリコン膜となった)領域、37 (端部に生じた)結晶粒、38,41 (第2のパルスレーザ光の)照射領域、39 (次のラインとして第1のパルスレーザ光の照射領域がスキャンした)領域、40 (第2のパルスレーザ光の照射領域がスキャンする向きを示す)矢印、201 絶縁基板、202 下地膜、203 アモルファスシリコン膜、204 (レーザ照射を表す)矢印、206 (パターニングされた)多結晶シリコン膜、207 ゲート絶縁膜、208 ゲート電極、209 ソース電極、210 ドレイン電極、211 層間絶縁膜。

Claims (3)

  1. 基板の表面に多結晶シリコン膜を形成するために、可視波長を有する第1のパルスレーザ光を、前記基板の表面において幅方向にほぼガウス形状の強度分布を有する線形状に集光し、前記線形状が前記幅方向に移動していくように照射するスキャン照射工程と、
    前記スキャン照射工程を一つの位置において一方向について行なったのち、このスキャン照射がなされた領域のうち前記幅方向に平行な外縁の端部領域に、紫外波長を有する第2のパルスレーザ光を照射する外縁処理工程と、
    前記スキャン照射工程によってカバーされる領域に隣接する領域であり、かつ前記外縁処理工程を施された前記端部領域に一部重なる領域をカバーするように、再び行なわれる前記スキャン照射工程とを含む、薄膜半導体の製造方法。
  2. 前記外縁処理工程は、前記第2のパルスレーザ光を前記外縁を一括して覆うような長手形状に集光して照射することによって行なう、請求項1に記載の薄膜半導体の製造方法。
  3. 前記外縁処理工程は、前記第2のパルスレーザ光を矩形状に集光して、前記外縁に沿ってスキャンすることによって行なう、請求項1に記載の薄膜半導体の製造方法。
JP2003298648A 2003-08-22 2003-08-22 薄膜半導体の製造方法 Expired - Fee Related JP4408667B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003298648A JP4408667B2 (ja) 2003-08-22 2003-08-22 薄膜半導体の製造方法
US10/529,373 US7179725B2 (en) 2003-08-22 2004-08-17 Method of fabricating a polycrystalline film by crystallizing an amorphous film with laser light
CNB2004800012446A CN1332426C (zh) 2003-08-22 2004-08-17 薄膜半导体的制造方法
PCT/JP2004/011762 WO2005020300A1 (ja) 2003-08-22 2004-08-17 薄膜半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298648A JP4408667B2 (ja) 2003-08-22 2003-08-22 薄膜半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2005072181A true JP2005072181A (ja) 2005-03-17
JP4408667B2 JP4408667B2 (ja) 2010-02-03

Family

ID=34213723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298648A Expired - Fee Related JP4408667B2 (ja) 2003-08-22 2003-08-22 薄膜半導体の製造方法

Country Status (4)

Country Link
US (1) US7179725B2 (ja)
JP (1) JP4408667B2 (ja)
CN (1) CN1332426C (ja)
WO (1) WO2005020300A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091511A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP2008091512A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
WO2020240829A1 (ja) * 2019-05-31 2020-12-03 ギガフォトン株式会社 レーザアニール装置及び電子デバイスの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281420A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
CN100543934C (zh) * 2007-04-20 2009-09-23 余建军 制备大面积多晶硅方法
EP2578350B1 (en) * 2010-06-01 2018-10-03 Senju Metal Industry Co., Ltd No-clean lead-free solder paste
JP5891504B2 (ja) * 2011-03-08 2016-03-23 株式会社Joled 薄膜トランジスタアレイ装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204307B2 (ja) 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
JP2000012484A (ja) 1998-06-25 2000-01-14 Mitsubishi Electric Corp レーザアニール装置
TW445545B (en) 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP3908405B2 (ja) * 1999-03-31 2007-04-25 三菱電機株式会社 レーザ熱処理方法
JP3422290B2 (ja) 1999-07-22 2003-06-30 日本電気株式会社 半導体薄膜の製造方法
JP2001044120A (ja) 1999-08-04 2001-02-16 Mitsubishi Electric Corp レーザ熱処理方法およびレーザ熱処理装置
JP3860444B2 (ja) * 2001-08-28 2006-12-20 住友重機械工業株式会社 シリコン結晶化方法とレーザアニール装置
US7405114B2 (en) * 2002-10-16 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of manufacturing semiconductor device
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4408668B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法および製造装置
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091511A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP2008091512A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
WO2020240829A1 (ja) * 2019-05-31 2020-12-03 ギガフォトン株式会社 レーザアニール装置及び電子デバイスの製造方法
JPWO2020240829A1 (ja) * 2019-05-31 2020-12-03
JP7292387B2 (ja) 2019-05-31 2023-06-16 ギガフォトン株式会社 レーザアニール装置及び電子デバイスの製造方法
US12109648B2 (en) 2019-05-31 2024-10-08 Gigaphoton Inc. Laser annealing apparatus and method for manufacturing electronic device

Also Published As

Publication number Publication date
US7179725B2 (en) 2007-02-20
CN1332426C (zh) 2007-08-15
JP4408667B2 (ja) 2010-02-03
WO2005020300A1 (ja) 2005-03-03
US20060141683A1 (en) 2006-06-29
CN1706029A (zh) 2005-12-07

Similar Documents

Publication Publication Date Title
US7429760B2 (en) Variable mask device for crystallizing silicon layer
US7528408B2 (en) Semiconductor thin film and process for production thereof
JP5534402B2 (ja) 低温ポリシリコン膜の形成装置及び方法
US7470602B2 (en) Crystalline film and its manufacture method using laser
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
JP4408668B2 (ja) 薄膜半導体の製造方法および製造装置
JP4408667B2 (ja) 薄膜半導体の製造方法
JP3185881B2 (ja) レーザ照射装置およびレーザ照射方法
KR100652082B1 (ko) 반도체 디바이스, 그 제조 방법 및 제조 장치
JP2010034366A (ja) 半導体処理装置および半導体処理方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
US7828894B2 (en) Method for crystallizing silicon using a ramp shaped laser beam
JP2007221062A (ja) 半導体デバイスの製造方法および製造装置
TWI435390B (zh) 結晶質膜的製造方法以及製造裝置
WO2021039365A1 (ja) レーザアニール装置および結晶化膜の形成方法
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
JP2003100652A (ja) 線状パルスレーザー光照射装置及び照射方法
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP4350465B2 (ja) 半導体装置の製造方法
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2005228808A (ja) 半導体デバイスの製造方法
JP2005347380A (ja) 半導体薄膜の製造方法および製造装置
WO2012081474A1 (ja) 結晶性半導体膜の形成方法
JP2006190897A (ja) 半導体デバイス、その製造方法および製造装置
JP2011108944A (ja) 半導体膜の製造方法、薄膜トランジスタの製造方法および表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees