WO2005020300A1 - 薄膜半導体の製造方法 - Google Patents
薄膜半導体の製造方法 Download PDFInfo
- Publication number
- WO2005020300A1 WO2005020300A1 PCT/JP2004/011762 JP2004011762W WO2005020300A1 WO 2005020300 A1 WO2005020300 A1 WO 2005020300A1 JP 2004011762 W JP2004011762 W JP 2004011762W WO 2005020300 A1 WO2005020300 A1 WO 2005020300A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- irradiation
- outer edge
- laser beam
- scan
- width direction
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 29
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- YGLMVCVJLXREAK-MTVMDMGHSA-N 1,1-dimethyl-3-[(1S,2R,6R,7S,8R)-8-tricyclo[5.2.1.02,6]decanyl]urea Chemical compound C([C@H]12)CC[C@@H]1[C@@H]1C[C@@H](NC(=O)N(C)C)[C@H]2C1 YGLMVCVJLXREAK-MTVMDMGHSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
薄膜半導体の製造方法は、基板の表面に多結晶シリコン膜を形成するために、可視波長を有する第１のパルスレーザ光を、前記基板の表面において幅方向にほぼガウス形状の強度分布を有する線形状に集光し、この線形状が幅方向に移動していくように照射するスキャン照射工程と、前記スキャン照射工程を一つの位置において一方向について行なったのち、このスキャン照射がなされた領域（３６）のうち前記幅方向に平行な外縁の端部領域に、紫外波長を有する第２のパルスレーザ光を照射する外縁処理工程と、前記スキャン照射工程によってカバーされる領域（３６）に隣接する領域であり、かつ前記外縁処理工程を施された前記端部領域に一部重なる領域をカバーするように、再び行なわれる前記スキャン照射工程とを含む。
Description
明 細 書
薄膜半導体の製造方法
技術分野
[0001] 本発明は、薄膜半導体の製造方法に関するものである。特に、レーザ照射を用い て再結晶化を行なう技術に関するものである。
背景技術
[0002] 絶縁基板の表面に多結晶シリコン膜を半導体層として形成し、この半導体層を従 来の半導体基板の代わりとして利用するような多結晶シリコン薄膜トランジスタが知ら れている。このような多結晶シリコン薄膜トランジスタにおいては、シリコンの結晶粒界 力 Sキャリアの移動度を制限するため、なるべく大粒径の多結晶シリコンを均一に形成 することが望ましい。し力 ながら、出発物質となるアモルファスシリコンにレーザを照 射することで加熱して溶融させ、冷却の際に再結晶化を行なうという、いわゆるレーザ 再結晶化方式では、結晶成長を促すシリコン溶融部の温度制御が困難であった。そ のため、大粒径結晶を均一に、かつ安定して形成することは困難であった。
[0003] これに対して、特開 2000—286195号公報（特許文献 1)に開示された技術がある 。特許文献 1では、可視光レーザである Nd:YAG2 coレーザビームを用レ、、幅方向 にほぼガウス形状の光強度分布を有する細線状にレーザビームを集光し、ァモルフ ァスシリコン上である一定以上のエネルギー密度勾配をもつレーザビームとして照射 している。この技術では、アモルファスシリコンでの吸収係数が低い可視レーザ光を 採用することによって膜厚方向の温度勾配を抑制するとともに、幅方向での温度勾 配を意図的に形成して 1次元の横方向成長を生じさせている。このことにより、大粒径 結晶列をもつ多結晶シリコン膜を得ている。
特許文献 1 :特開 2000 - 286195号公報
発明の開示
発明が解決しょうとする課題
[0004] 上述の特許文献 1の例では、ビーム形状が幅方向にガウス形状の分布をもつ可視 光のレーザビーム（以下、「可視レーザ」という。）を用いているため、幅方向に横方向
成長する。膜厚方向ではなく横方向に成長するので、膜厚の制限を受けず、大粒径 ィ匕を図ることができる。具体的には一般的なレーザ再結晶化と同様に、細線状に集 光され照射されるレーザビームを幅方向にずらしながら順次結晶化を行なっていく。 こうしてスキャンすることによってアモルファスシリコン全面を結晶化していく。しかしな がら、 1ラインとして 1回の走査でスキャンした領域のうちスキャン方向に平行な外縁 部では、スキャン方向すなわち細線状の照射領域の幅方向にきれいな温度勾配を 形成できず、むしろ照射領域の長手方向に温度勾配が形成されてしまう。そのため、 照射領域の長手方向に横方向成長した結晶が混入してしまう。この結晶部分は、隣 接するラインを次にスキャンする際に、新旧照射領域同士の重なり部分として再度可 視レーザが照射されても可視レーザの吸収係数が低いため溶融できない。すなわち 、長手方向に平行な外縁部においては基板のスキャン方向に並ぶようにして、幅方 向に横方向成長した結晶とは異なる結晶性の部分が残る。すなわち、薄膜半導体と して使用したときには特性が他の部分と異なるスジとなってしまう。このスジがあること によって、たとえば、薄膜半導体が用いられる機器が表示装置であれば表示にスジ ムラを生じるという問題点があった。
課題を解決するための手段
[0005] 本発明は、スキャンのライン同士の継ぎ目に特性が他の部分と異なるスジが生じな いような薄膜半導体の製造方法を提供することを目的とする。
[0006] 上記目的を達成するため、本発明に基づく薄膜半導体の製造方法は、基板の表面 に多結晶シリコン膜を形成するために、可視波長を有する第 1のパルスレーザ光を、 前記基板の表面において幅方向にほぼガウス形状の強度分布を有する線形状に集 光し、前記線形状が前記幅方向に移動してレ、くように照射するスキャン照射工程と、 前記スキャン照射工程を一つの位置において一方向について行なったのち、このス キャン照射がなされた領域のうち前記幅方向に平行な外縁の端部領域に、紫外波長 を有する第 2のパルスレーザ光を照射する外縁処理工程と、前記スキャン照射工程 によってカバーされる領域に隣接する領域であり、かつ前記外縁処理工程を施され た前記端部領域に一部重なる領域をカバーするように、再び行なわれる前記スキヤ ン照射工程とを含む。
発明の効果
[0007] 本発明によれば、広い領域を多結晶シリコン化するために第 1のノ^レスレーザ光に よって複数ラインのスキャンを繰返す場合であっても、各ラインのスキャンの後に、外 縁処理工程として、紫外波長を有する第 2のパルスレーザ光を照射しているので、境 界部分をアモルファス化することができ、第 1のパルスレーザ光による結晶成長が正 しく行なわれるようになる。その結果、各ラインのスキャンの継ぎ目がスジムラとなるこ とを防止でき、全面にわたって均一な多結晶シリコン膜を形成することができる。 図面の簡単な説明
[0008] [図 1]本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法 の第 1の工程の説明図である。
[図 2]本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法 の第 2の工程の説明図である。
[図 3]本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法 の第 3の工程の説明図である。
[図 4]本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法 の第 4の工程の説明図である。
[図 5]本発明に基づく薄膜半導体の製造方法が用いられる半導体装置の製造方法 の第 5の工程の説明図である。
[図 6]本発明に基づく実施の形態 1における薄膜半導体の製造方法に用レ、られるレ ーザァニール装置の概念図である。
[図 7]本発明に基づく実施の形態 1における薄膜半導体の製造方法に含まれるスキ ヤン照射工程の説明図である。
[図 8]本発明に基づく実施の形態 1における薄膜半導体の製造方法に含まれるスキ ヤン照射工程によって成長した結晶粒の説明図である。
[図 9]本発明に基づく実施の形態 1におけるレーザ照射の様子の説明図である。この 図のうち（a)は、幅方向のエネルギー密度分布のプロファイルのグラフであり、（b)は 、被照射物の中に溶融部が生じる様子を示す断面図であり、 （c)は、被照射物内部 の温度分布を示すグラフである。
園 10]本発明に基づく実施の形態 1における薄膜半導体の製造方法に含まれるスキ ヤン照射工程によって横方向に結晶が成長してレ、く様子の説明図である。
園 11]本発明に基づく実施の形態 1における薄膜半導体の製造方法に含まれるスキ ヤン照射工程が終了した時点での結晶の様子の説明図である。
[図 12]図 11の Z部の拡大図である。
園 13]本発明に基づく実施の形態 1における薄膜半導体の製造方法に含まれる外 縁処理工程の説明図である。
園 14]波長と吸収係数との関係を示すグラフである。
園 15]第 2のパルスレーザ光の照射エネルギー密度と、照射後に形成される結晶状 態との関係を示すグラフである。
園 16]本発明に基づく実施の形態 1にスキャン照射工程を繰返し行なった様子の説 明図である。
園 17]本発明に基づく実施の形態 2における薄膜半導体の製造方法に含まれる外 縁処理工程の説明図である。
符号の説明
1 パルスレーザ光源、 2 第 1のパルスレーザ光、 8 集光照射光学系、 9 被照射 物、 12 ベンドミラー、 13 ビーム調整光学系、 14 ステージ、 21 集光レンズ、 22 (線形状に集光された）第 1のパルスレーザ光、 24 (集光された第 1のノ ルスレーザ 光の）プロファイル、 26 溶融部、 27 (線形状に集光されたビームの）長手方向、 29 結晶粒、 30 (線形状に集光されたビームの）幅方向、 31 横方向成長結晶、 32 (結晶が成長する向きを示す)矢印、 33 (第 1のパルスレーザ光の）照射領域、 34 (第 1のパルスレーザ光の照射領域が相対的にスキャンする向きを示す）矢印、 35 ( 基板が移動する向きを示す)矢印、 36 (第 1のパルスレーザ光の照射によって多結 晶シリコン膜となった)領域、 37 (端部に生じた）結晶粒、 38, 41 (第 2のパルスレ 一ザ光の）照射領域、 39 (次のラインとして第 1のパルスレーザ光の照射領域がスキ ヤンした)領域、 40 (第 2のパルスレーザ光の照射領域がスキャンする向きを示す） 矢印、 201 絶縁基板、 202 下地膜、 203 アモルファスシリコン膜、 204 (レーザ 照射を表す)矢印、 206 (パターニングされた）多結晶シリコン膜、 207 ゲート絶縁
膜、 208 ゲート電極、 209 ソース電極、 210 ドレイン電極、 211 層間絶縁膜。 発明を実施するための最良の形態
[0010] 図 1一図 5を参照して、本発明に基づく薄膜半導体の製造方法がどのような場面で 用いられるかについて説明する。図 1に示すように絶縁基板 201の上面に CVD ( Chemical Vapor D印 osition)法を用いて、シリコン酸化膜などにより下地膜 202を形 成する。下地膜 202は、絶縁基板 201中の不純物がこれから形成する多結晶シリコ ン膜中に拡散するのを防止するバリアの役割を担うものである。さらにその上を覆うよ うにァモルファスシリコン膜 203を形成する。
[0011] 図 2の矢印 204に示すように、レーザ光として 350nm以上の可視域の波長を有す るレーザ光を照射する。このレーザ光照射は、アモルファスシリコン膜 203を加熱し、 溶融させる。こうして溶融したシリコンが冷却 ·固化する際に多結晶シリコン膜 205が 形成される。その後、フォトリソグラフィ技術を用いて、図 3に示すように多結晶シリコン 膜 206をアイランド状にパターユングする。
[0012] 図 4に示すように、ゲート絶縁膜 207としてシリコン酸化膜を形成し、さらにゲート電 極 208を形成する。図 5に示すように、層間絶縁膜 211としてシリコン酸化膜またはシ リコン窒化膜を形成し、ソース電極 209およびドレイン電極 210を形成する。このよう にして、多結晶シリコン膜 206を半導体層とする薄膜トランジスタが作成される。
[0013] 本発明が主に注目するのは、このうち、図 1から図 2にかけての工程、すなわち、ァ モルファスシリコン膜 203にレーザ光を照射してー且溶融させ、冷却'固化させること によって多結晶シリコン膜 205を形成する工程である。以下、この工程について詳し く説明する。
[0014] (実施の形態 1)
図 6を参照して、本発明に基づく実施の形態 1における薄膜半導体の製造方法に 用いられるレーザァニール装置について説明する。このレーザァニール装置は、 ノレスレーザ光源 1を備える。パルスレーザ光源 1は、可視域に属する波長を有する第 1のパルスレーザ光 2を発生させるためのものである。第 1のパルスレーザ光 2は、具 体的には発振波長 532nmの Nd : YAG2 coパルスレーザ光である。被照射物 9はァ モルファスシリコン膜 203を表面に有する絶縁基板 201であり、レーザ光が照射され
ることによりアモルファスシリコン膜 203が溶融し、再結晶化し、ポリシリコン膜を形成 する。
[0015] パルスレーザ光源 1から被照射物 9までの光路に沿っては、出射した第 1のパルス レーザ光 2の進行方向を直角に折り曲げるためのベンドミラー 12、ビーム調整光学系 13および第 1のパルスレーザ光 2を集光して被照射物 9に照射するための集光手段 である集光照射光学系 8が、順に配列されている。被照射物 9は、ステージ 14上に設 置されている。ステージ 14は、上下、左右に移動できるようになつている。
[0016] パルスレーザ光源 1を出射した第 1のパルスレーザ光 2は、ベンドミラー 12により直 角に折り曲げられ、集光照射光学系 8に入射する。集光照射光学系 8により、第 1の パルスレーザ光 2は、線状に集光される。ここで、第 1のパルスレーザ光 2の集光点が 被照射試料 9上に位置するように、ステージ 14によって被照射物 9の高さが調整され ている。
[0017] 図 7—図 16を参照して、本発明に基づく実施の形態 1における薄膜半導体の製造 方法について説明する。
[0018] この製造方法はスキャン照射工程を含む。スキャン照射工程においては、パルスレ 一ザ光源 1から発せられる第 1のパルスレーザ光 2は、図 7の（a)に示すように集光照 射光学系 8の集光レンズ 21によって線形状に集光されて第 1のパルスレーザ光 22と なる。図 7の全体は、第 1のパルスレーザ光 22がアモルファスシリコン膜 203に照射さ れてァモルファスシリコン膜 203が溶融する様子の概念図を示す。
[0019] アモルファスシリコン膜 203上に照射領域 33が線形状になるように集光して照射さ れた第 1のパルスレーザ光 22のプロファイル 24を図 7の（a)に示す。プロファイル 24 は、図 7の（a)に示すように、照射領域 33の長手方向に関してはほぼ変化せず均一 である、いわゆるトップフラット状であり、照射領域 33の幅方向にはほぼガウス分布状 である。
[0020] このようなプロファイル 24を有する発振波長 532nmの Nd : YAG2 coパルスレーザ によって熱処理を行なうと、アモルファスシリコンに対する Nd : YAG2 coパルスレーザ の吸収係数が小さいためにアモルファスシリコン膜 203の膜厚方向に関してはほぼ 均一に加熱される。このレーザ照射によって生じるシリコン膜内の横方向の温度勾配
は、線形状の照射領域 33の幅方向に関してのみ形成される。したがって、図 7の（b) に示すように、アモルファスシリコン膜 203のうち、ある強度以上のビームが照射され た領域が、深さ方向に関しては全体にわたって溶融する。すなわち、深さ方向では 全体に広がった溶融部 26が線形状の局所的領域に生じる。深さ方向および線形状 の照射領域 33 (図 7の（a)参照）の長手方向には温度勾配が少ないため、結晶成長 は照射領域 33の幅方向への 1次元横方向成長となり、結晶粒径が数/ z m程度という 大きな結晶粒が形成される。また、結晶成長の向きは照射領域 33の幅方向であるの で、このレーザ照射によって形成される多結晶シリコン膜の結晶粒 29は、図 8に示す ように照射領域の幅方向 30に揃う。図 8は被照射物 9の表面のごく一部を拡大して示 したものである。このスキャン照射工程では、集光された第 1のパルスレーザ光 22は、 図 8に示すように、長手方向 27に延びる照射領域を一斉に照射しながら、線形状が 幅方向 30にずれていくようにスキャンする。すなわち、アモルファスシリコン膜 203に 対して相対的に矢印 34の向きにスキャンする。
上述したように発振波長 532nmの Nd : YAG2 coパルスレーザを代表とする可視レ 一ザ、すなわち波長 350nm以上のレーザ光による熱処理における横方向成長の過 程は、シリコン膜内において横方向に形成された温度分布に大きく影響される。すな わち、線形状に集光して照射されるレーザ光の幅方向のエネルギー密度分布に大き く影響される。幅方向のエネルギー密度分布は、図 9の（a)に示すようにプロフアイノレ 24となっており、図 9の（b)に示すようにアモルファスシリコン膜 203に局所的に溶融 部 26を生じさせる。この状態では、アモルファスシリコン膜 203は図 9の（c)に示すよ うな温度分布となっている。その結果、アモルファスシリコン膜 203のうち融点を超え た部分だけが溶融し、図 9の（b)に示すように溶融部 26となっている。レーザ光照射 によって一旦は図 9の（c)に示すようにシリコン膜内に導入された熱は、この後、一様 に被照射物 9の他の部分へ散逸していく。熱が散逸することによって、シリコン膜内の 横方向温度分布曲線は図 10の（b)に示すように全体的に一様に低下していく。した がって、図 10の（b)の矢印 32に示すように、先に温度が融点を下回った部分から、 より後に温度が融点を下回る部分に向力 向きで横方向に結晶成長していく。こうし て、図 10の（a)に示すように横方向成長結晶 31が形成される。
[0022] この横方向への結晶成長は、温度が冷えてレ、く過程で自然核発生により成長した 微結晶によってその行く手を遮られたときに止まる。したがって、横方向成長結晶 31 として大きな粒径の結晶を成長させるためには、自然核発生が起こるまでの時間に できるだけ結晶粒が長く成長していることが好ましい。そのためには結晶成長速度が 速いことが要求される。一般に、ある微小領域における結晶成長速度 Vは v=k A TZ Δ χにより表される。ここで、 kは速度定数、 Δ Τは微小領域における温度差、 Δ χは 微小領域の幅である。すなわち、シリコン膜内の横方向に関して温度差が存在する 場合、融点以上の温度である領域の温度分布が急峻な勾配であれば、結晶成長速 度が速ぐその結果、大きな結晶粒径の多結晶シリコン膜の形成が可能となる。この ことを考慮すれば、シリコン膜内における横方向温度分布の急勾配化は、ターゲット 表面における照射エネルギー密度分布を急勾配にすることにより実現できる。基板 表面に広がる一定の領域全体を多結晶シリコン膜にするためには、被照射物 9を一 方向にスキャンして照射すればよい。
[0023] 集光された第 1のパルスレーザ光 22の照射領域 33がー方向への基板スキャンを 終了した時点の結晶の様子を図 11に示す。基板スキャンに際しては、相対的にスキ ヤンが行なわれればよぐ第 1のパルスレーザ光 22または被照射物 9のいずれが移 動してもよいが、本実施の形態では、第 1のパルスレーザ光 22は動かさずに被照射 物 9を矢印 35の向きに移動させた。したがって、被照射物 9に対するスキャンは相対 的に矢印 34の向きに行なわれた。図 11の Ζ部を拡大したところを図 12に示す。照射 領域 33の長手方向の両端でのプロファイルは上述したように温度分布が完全なトツ プフラット状とはならず、両端に若干の温度勾配を生じる。したがって、図 12に示すよ うに、照射領域の長手方向の端部以外の部分では照射領域の幅方向に横方向成長 した結晶粒 29が形成されるが、照射領域の長手方向の端部においては長手方向に 沿って横方向成長した結晶粒 37が形成されることになる。
[0024] このように、スキャン照射工程としての第 1のパルスレーザ光 22による一方向への基 板スキャンが終了した後、外縁処理工程として以下に示す処理を行なう。
[0025] 紫外領域に属する波長を有する第 2のパルスレーザ光を幅方向、長手方向ともトツ プフラット状のプロファイルを有する長尺状のビームパターンに整形し、図 13に示す
ように、第 1のパルスレーザ光 22で結晶化された領域 36のうち細線状の照射領域 33 (図 7の（a)参照）の幅方向に平行な外縁の端部、すなわち、領域 36の外周の長手 方向の辺を含む領域に照射する。本実施の形態では、第 2のパルスレーザ光は領域 36のうち細線状の照射領域 33 (図 7の（a)参照）の幅方向に平行な外縁を一括して 覆うような長手形状の照射領域 38に集光されて照射される。
[0026] 図 14に示すように、紫外波長では、吸収係数がアモルファスシリコンと結晶化シリコ ンで概ね同程度であり、またその絶対値も 350nm以上の可視波長の光に比べ非常 に大きい。このため、照射されるシリコン膜の質によらず表面でエネルギーが吸収さ れ、膜厚方向に大きな温度勾配を生じるので、横方向成長は生じない。紫外波長を 有する第 2のパルスレーザ光の照射エネルギー密度と、照射後に形成される結晶状 態との関係を図 15に示す。このグラフに示す結晶状態はそれぞれ光学顕微鏡で観 察したものである。今回の実験では、概ね 600mj/cm2を超える照射エネルギー密 度では、照射前のシリコン膜の状態によらず、アモルファスシリコンとなっているという 結果が得られている。
[0027] 図 13に示すように、外縁処理工程として、第 2のパルスレーザ光を照射して領域 36 の長手方向の辺をアモルファスシリコンとした後、図 16に示すように、再度、可視波 長を有する第 1のパルスレーザで基板スキャンを行なう。この新たな基板スキャンは、 領域 39に対して行なわれる。領域 39は、前回の第 1のパルスレーザ光によって再結 晶化された領域 36に対して、その端部領域に一部重なるようにして隣接する領域で ある。
[0028] このような薄膜半導体の製造方法を行なうことによって、被照射物 9の表面のァモル ファスシリコン膜 203 (図 1参照）のうち、領域 36に加えて領域 39 (図 16参照）も多結 晶シリコン化することができた。さらに、領域 36と領域 39との境界部分を観測した結 果、境界部分に従来発生して問題となっていたスジムラは確認できず、領域 36， 39 の全面にわたって均一な多結晶シリコン膜が形成できた。
[0029] 本実施の形態では、外縁処理工程として、紫外波長を有する第 2のパルスレーザ 光を照射しているので、次のラインとの境界部分が一旦アモルファス化される。第 1の パルスレーザ光によって次のラインをスキャンする際には、境界部分はアモルファス
化されているのでエネルギーを十分に吸収できるので、第 1のパルスレーザ光のスキ ヤンに従って正しい向きに結晶が成長する。
[0030] この製造方法を行なえば、 1回の基板スキャンによってカバーしきれないような広い 領域を多結晶シリコン化するために複数回の基板スキャンを繰返しても、その継ぎ目 力 Sスジムラとなることを防止でき、全面にわたって均一な多結晶シリコン膜を形成する こと力 sできる。
[0031] 特に本実施の形態のように、外縁処理工程として、第 2のパルスレーザ光を領域 36 のうち細線状の照射領域 33 (図 7の（a)参照）の幅方向に平行な外縁を一括して覆う ような長手形状に集光して照射することとすれば、第 2のパルスレーザ光の照射は一 括して行なわれるので短時間で済ませることができ、迅速に第 1のパルスレーザ光に よる次のラインのスキャンに移行することができる。
[0032] (実施の形態 2)
図 17を参照して、本発明に基づく実施の形態 2における薄膜半導体の製造方法に ついて説明する。この製造方法は、基本的に実施の形態 1で説明したものと同様で あるが、外縁処理工程における第 2のノ^レスレーザ光の照射の仕方が異なる。実施 の形態 1では、第 2のパルスレーザ光を、領域 36の照射領域 33の幅方向に平行な 外縁を一括して覆うような長手形状に集光していたが、実施の形態 2では、第 2のパ ノレスレーザ光を、縦、横ともプロファイルがトップフラット状である矩形状のビームパタ ーンに整形し、この矩形状の照射領域 41によってスキャンする。この第 2のパルスレ 一ザ光の照射領域 41によるスキャンは、領域 36の照射領域 33の幅方向に平行な外 縁の全長にわたつて矢印 40に示すように行なう。
[0033] 他の工程は実施の形態 1と同じである。
[0034] この場合、第 2のパルスレーザ光を矩形状のビームパターンに整形して基板をスキ ヤンすることとしているので、第 2のノ^レスレーザ光のビーム断面積が少なく済む。こ の製造方法によっても、境界部を全てアモルファス化することができるので、次のライ ンをスキャンしたときに境界部分にスジムラが生じることを防止できる。本実施の形態 では、外縁処理工程を行なうに当たって小出力の紫外波長のレーザを用いることが でき、低コストで安定して基板の所望領域の全面にわたって均一な多結晶シリコン膜
を形成すること力 Sできる。
[0035] なお、今回開示した上記実施の形態はすべての点で例示であって制限的なもので はない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求 の範囲と均等の意味および範囲内でのすべての変更を含むものである。
産業上の利用可能性
[0036] 本発明は、薄膜半導体の製造に適用可能である。
Claims
[1] 基板（9)の表面に多結晶シリコン膜を形成するために、可視波長を有する第 1のパ ノレスレーザ光（22)を、前記基板の表面において幅方向にほぼガウス形状の強度分 布を有する線形状（33)に集光し、前記線形状が前記幅方向に移動してレ、くように照 射するスキャン照射工程と、
前記スキャン照射工程を一つの位置において一方向について行なったのち、この スキャン照射がなされた領域（36)のうち前記幅方向に平行な外縁の端部領域に、 紫外波長を有する第 2のパルスレーザ光を照射する外縁処理工程と、
前記スキャン照射工程によってカバーされる領域（36)に隣接する領域であり、かつ 前記外縁処理工程を施された前記端部領域に一部重なる領域（39)をカバーするよ うに、再び行なわれる前記スキャン照射工程とを含む、薄膜半導体の製造方法。
[2] 前記外縁処理工程は、前記第 2のパルスレーザ光を前記外縁を一括して覆うような 長手形状（38)に集光して照射することによって行なう、請求項 1に記載の薄膜半導 体の製造方法。
[3] 前記外縁処理工程は、前記第 2のパルスレーザ光を矩形状 (41)に集光して、前記 外縁に沿ってスキャンすることによって行なう、請求項 1に記載の薄膜半導体の製造 方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/529,373 US7179725B2 (en) | 2003-08-22 | 2004-08-17 | Method of fabricating a polycrystalline film by crystallizing an amorphous film with laser light |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003298648A JP4408667B2 (ja) | 2003-08-22 | 2003-08-22 | 薄膜半導体の製造方法 |
| JP2003-298648 | 2003-08-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2005020300A1 true WO2005020300A1 (ja) | 2005-03-03 |
Family
ID=34213723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2004/011762 WO2005020300A1 (ja) | 2003-08-22 | 2004-08-17 | 薄膜半導体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7179725B2 (ja) |
| JP (1) | JP4408667B2 (ja) |
| CN (1) | CN1332426C (ja) |
| WO (1) | WO2005020300A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281420A (ja) * | 2006-03-13 | 2007-10-25 | Sony Corp | 半導体薄膜の結晶化方法 |
| JP5068975B2 (ja) * | 2006-09-29 | 2012-11-07 | 富士フイルム株式会社 | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 |
| JP5064750B2 (ja) * | 2006-09-29 | 2012-10-31 | 富士フイルム株式会社 | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 |
| US20080090396A1 (en) * | 2006-10-06 | 2008-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure apparatus and method for making semiconductor device formed using the same |
| CN100543934C (zh) * | 2007-04-20 | 2009-09-23 | 余建军 | 制备大面积多晶硅方法 |
| ES2702983T3 (es) * | 2010-06-01 | 2019-03-06 | Senju Metal Industry Co | Pasta de soldadura sin limpieza y sin plomo |
| JP5891504B2 (ja) * | 2011-03-08 | 2016-03-23 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタアレイ装置の製造方法 |
| CN113632203A (zh) * | 2019-05-31 | 2021-11-09 | 极光先进雷射株式会社 | 激光退火装置和电子器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274095A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | レーザ照射方法およびレーザ照射装置 |
| JP2000012484A (ja) * | 1998-06-25 | 2000-01-14 | Mitsubishi Electric Corp | レーザアニール装置 |
| JP2001035806A (ja) * | 1999-07-22 | 2001-02-09 | Nec Corp | 半導体薄膜の製造方法 |
| JP2001044120A (ja) * | 1999-08-04 | 2001-02-16 | Mitsubishi Electric Corp | レーザ熱処理方法およびレーザ熱処理装置 |
| JP2003068644A (ja) * | 2001-08-28 | 2003-03-07 | Sumitomo Heavy Ind Ltd | シリコン結晶化方法とレーザアニール装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908405B2 (ja) * | 1999-03-31 | 2007-04-25 | 三菱電機株式会社 | レーザ熱処理方法 |
| TW445545B (en) | 1999-03-10 | 2001-07-11 | Mitsubishi Electric Corp | Laser heat treatment method, laser heat treatment apparatus and semiconductor device |
| US7405114B2 (en) * | 2002-10-16 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method of manufacturing semiconductor device |
| US7304005B2 (en) * | 2003-03-17 | 2007-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device |
| JP4408668B2 (ja) * | 2003-08-22 | 2010-02-03 | 三菱電機株式会社 | 薄膜半導体の製造方法および製造装置 |
| KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
-
2003
- 2003-08-22 JP JP2003298648A patent/JP4408667B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-17 WO PCT/JP2004/011762 patent/WO2005020300A1/ja active Application Filing
- 2004-08-17 US US10/529,373 patent/US7179725B2/en not_active Expired - Fee Related
- 2004-08-17 CN CNB2004800012446A patent/CN1332426C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274095A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | レーザ照射方法およびレーザ照射装置 |
| JP2000012484A (ja) * | 1998-06-25 | 2000-01-14 | Mitsubishi Electric Corp | レーザアニール装置 |
| JP2001035806A (ja) * | 1999-07-22 | 2001-02-09 | Nec Corp | 半導体薄膜の製造方法 |
| JP2001044120A (ja) * | 1999-08-04 | 2001-02-16 | Mitsubishi Electric Corp | レーザ熱処理方法およびレーザ熱処理装置 |
| JP2003068644A (ja) * | 2001-08-28 | 2003-03-07 | Sumitomo Heavy Ind Ltd | シリコン結晶化方法とレーザアニール装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005072181A (ja) | 2005-03-17 |
| US20060141683A1 (en) | 2006-06-29 |
| JP4408667B2 (ja) | 2010-02-03 |
| CN1706029A (zh) | 2005-12-07 |
| CN1332426C (zh) | 2007-08-15 |
| US7179725B2 (en) | 2007-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429760B2 (en) | Variable mask device for crystallizing silicon layer | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| EP1912252A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
| JP2004119919A (ja) | 半導体薄膜および半導体薄膜の製造方法 | |
| WO2005029543A2 (en) | Laser-irradiated thin films having variable thickness | |
| WO2011158612A1 (ja) | 低温ポリシリコン膜の形成装置及び方法 | |
| WO2005020301A1 (ja) | 薄膜半導体の製造方法および製造装置 | |
| JP5800292B2 (ja) | レーザ処理装置 | |
| JP3859978B2 (ja) | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 | |
| WO2005020300A1 (ja) | 薄膜半導体の製造方法 | |
| KR100652082B1 (ko) | 반도체 디바이스, 그 제조 방법 및 제조 장치 | |
| JP4410926B2 (ja) | レーザアニーリング方法 | |
| JP2007221062A (ja) | 半導体デバイスの製造方法および製造装置 | |
| US7828894B2 (en) | Method for crystallizing silicon using a ramp shaped laser beam | |
| JP2007281465A (ja) | 多結晶膜の形成方法 | |
| WO2021039365A1 (ja) | レーザアニール装置および結晶化膜の形成方法 | |
| JP2009032814A (ja) | レーザ光照射装置および結晶成長方法 | |
| JP2007207896A (ja) | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 | |
| JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
| JP4350465B2 (ja) | 半導体装置の製造方法 | |
| JP2005228808A (ja) | 半導体デバイスの製造方法 | |
| JP2004266022A (ja) | 半導体薄膜の結晶成長装置および結晶成長方法 | |
| KR101052982B1 (ko) | 평탄도를 향상시키는 실리콘 결정화 방법 | |
| JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 | |
| WO2007108157A1 (ja) | 薄膜トランジスタの製造方法、レーザー結晶化装置及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
| ENP | Entry into the national phase |
Ref document number: 2006141683 Country of ref document: US Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 10529373 Country of ref document: US |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 20048012446 Country of ref document: CN |
|
| 122 | Ep: pct application non-entry in european phase |