JP2005062051A

JP2005062051A - ユニット機能検証システム

Info

Publication number: JP2005062051A
Application number: JP2003294168A
Authority: JP
Inventors: Hisashi Aoyama; 久志青山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-08-18
Filing date: 2003-08-18
Publication date: 2005-03-10

Abstract

【課題】論理デバイスに備えられた境界走査機構を利用して、論理デバイスに備えられた個々の入出力端子に関する制御を可能とするユニット機能検証システムを提供する。
【解決手段】境界走査機構を備えた複数の論理デバイスを実装してなるプラグインユニットのユニット機能検証システムにおいて、それぞれを操作対象とするか否かを示す対象情報と選択すべき境界走査セルを示す選択情報と境界走査機構の動作に関するモード指定情報を含む制御情報を、各論理デバイスに入力する試験制御手段を備え、各論理デバイスは、境界走査セルを個別に操作する動作モードを指定する旨のモード指定情報に応じて、各境界走査セルのラッチをチェーン接続してシフトレジスタを形成させるチェーン制御手段と、制御情報に基づいて、複数の境界走査セルに備えられたセレクタをそれぞれ独立に動作させるセレクタ制御手段とを備える。
【選択図】図１

Description

本発明は、プリント基板で形成された拡張ボードなどのような着脱可能なプラグインユニットの障害時の動作などを検証するユニット機能検証システムに関する。

複数の論理デバイスが実装されたプラグインユニットを評価する際などに、前段の論理デバイスと後段の論理デバイスとの間の連携を検証する試験の一つとして、障害検出試験が行われる。
障害検出試験とは、プラグインユニット上に擬似的に障害を発生させ、プラグインユニットとして持っている障害レジスタ等に反映されるか否かを確認する試験である。

例えば、図７に示すようにして、クロック信号の異常検出を確認する試験などが、障害検出試験にあたる。
図７において、論理デバイスＢは、論理デバイスＡからクロック信号の供給を受けて動作するように構成されており、また、この論理デバイスＢは、供給されるクロック信号の停止を検出して後段の論理デバイスに通知する機能あるいはプラグインユニットの外部に報告する機能を備えている。

このような場合に、論理デバイスＢに備えられたクロック信号に関する機能、つまり、クロックの停止を検出する機能および検出結果を通知あるいは報告する機能を検証するためには、実際に論理デバイスＡからのクロック信号を停止させる必要がある。
このために、従来は、プラグインユニット上の目的の信号線(例えば、論理デバイスＡのクロック出力端子ＣＬＫＯＵＴから論理デバイスＢのクロック入力端子ＣＬＫＩＮにクロック信号を伝達する信号線)と接地線とからそれぞれジャンパ線を引き出し、これらのジャンパ線を接触させることにより、検証対象の機能にかかわる信号を強制的に論理「０」に相当するＬＯＷレベルに固定して停止(スタック)させていた。このような試験方法は、ジャンパ線の接触にクリップを使用することからクリップ試験と呼ばれている。

しかしながら、この方法では、信号を出力する側の論理デバイス(例えば、図７に示した論理デバイスＡ)の出力バッファが大きい場合などには、受信側の論理デバイスに入力される信号を完全にＬＯＷレベルにスタックさせることが難しかった。つまり、上述したようなクリップ試験では、図８に示すように、元のクロック信号(図８(ａ)参照)に比べて、スタックさせた信号の振幅が十分に小さくならない場合があった(図８(ｂ)参照)。そして、図８(ｃ)に示すように、スタックさせた信号の振幅が、破線で示した不定領域程度(例えば、１．８Ｖから２Ｖ程度)にまでしか小さくならない場合には、論理デバイスＢにおいてクロック信号の検出に適用される閾値によって、クロック信号が検出されたり検出されなかったりしてしまう場合もあるため、論理デバイスＢに備えられたクロック信号を検出する機能などの誤動作を招き、結果的に、検証試験の信頼性が著しく低下してしまう。

また、目的の信号をスタックさせることに何の問題がないとしても、確認すべき箇所が増大すれば、当然ながら、プラグインユニットから引き出すジャンパ線の本数も多くなるため、必要な検証を開始するのに先立って、プラグインユニットを改造するだけで非常に多くの時間が費やされてしまう。
ところで、プラグインユニットに実装されるＬＳＩのような個々の論理デバイスやこれらの論理デバイスのプリント基板への実装状況に関する試験方法としては、境界走査(boundary scan)試験と呼ばれる手法が使われている。

境界走査試験は、ＪＴＡＧ(Joint Test Action Group)によってプリント回路基板のテストを容易化する手法として提案された標準規格である。
図９に示すように、一般的な境界走査機構は、シフトレジスタの一部であるラッチとこのラッチの出力あるいは本来の信号を選択するセレクタとから形成される境界走査セルをＩＣなどの論理デバイスの入出力端子に対応して備えて構成されている。また、境界走査試験は、図９に示すように、複数の論理デバイスが実装されたプリント回路基板において、各論理デバイスに備えられた境界走査機構をディジーチェーン接続して行われる。このとき、プリント回路基板に設けられたエッジコネクタから適切なデータを入力していくことによって各論理デバイスへの入力信号を制御し、その際の出力信号を観測して期待値を比較することによって、ディジーチェーン接続された論理デバイスの入出力端子をプリント基板に形成された配線に実装する際に行われたハンダ付けの良否やこれらの論理デバイスが仕様どおりに動作しているかを試験する(特許文献１参照)。

また、上述したような境界走査試験を高速化する手法の一つとして、論理デバイス単位でディジーチェーンに接続するか否かを選択可能とする技術も提案されている(特許文献２参照)。
特開２０００−２０６２０３号公報(カラム２および３、図９) 特開昭６３−３０８５８３号公報(第４〜第７頁、図１)

上述した従来の境界走査試験方式は、ディジーチェーンの一部を構成する論理デバイスの各入力端子に対応するシフトレジスタのビット位置にそれぞれ所望のビット値を設定するためのテストパターンを入力し、これに応じて、このテストパターンから期待される出力信号が得られるか否かを調べるものである。したがって、当然ながら、個々の論理デバイスの入力端子群に対応するセレクタ群は、一括して切替えられる。つまり、境界試験を行わせるための境界試験モードが指定された場合に、セレクタ群は、シフトレジスタの各ビット位置に設定されたテストパターンの該当するビット値を選択して対応する入力端子に入力し、一方、通常動作モードが指定された場合に、セレクタ群は本来の入力信号を選択して対応する入力端子に入力する。もちろん、従来の境界走査試験では、出力端子群に対応するセレクタ群にも同様な制御が適用される。

これに対して、図７に示した障害試験においては、試験対象の入力端子への入力信号をスタックさせるなどの制御をしつつ、他の入力端子へは本来の入力信号を入力することが必要とされる。
また、書き換え可能ゲートアレイ(ＦＰＧＡ：field programmable gate array)を含むプラグインユニットの検証作業では、例えば、一部の入力端子に設定するデータのみを一時的に変更した状態を、ＦＰＧＡのプログラム変更によらずに実現可能な技術が求められている。

本発明は、論理デバイスに備えられた境界走査機構を利用して、論理デバイスに備えられた個々の入出力端子に関する制御を可能とするユニット機能検証システムを提供することを目的とする。

本発明にかかわる第１のユニット機能検証システムは、境界走査試験のための機構として複数の境界走査セルからなる境界走査機構を備えた複数の論理デバイスをプリント回路基板に実装してなるプラグインユニットについて機能検証を行うユニット機能検証システムにおいて、試験制御手段と、各論理デバイスに備えられたチェーン制御手段およびセレクタ制御手段とから構成される。

本発明にかかわる第１のユニット機能検証システムの原理は、以下の通りである。
境界走査試験のための機構として複数の境界走査セルからなる境界走査機構を備えた複数の論理デバイスをプリント回路基板に実装してなるプラグインユニットについて機能検証を行うユニット機能検証システムにおいて、試験制御手段は、各論理デバイスを操作対象とするか否かを示す対象情報と操作対象として選択すべき境界走査セルを示す選択情報と境界走査機構の動作を制御するためのモード指定情報を含む制御情報を、各論理デバイスに入力する。各論理デバイスに備えられたチェーン制御手段は、入力された制御情報に含まれるモード指定情報によって、境界走査セルを個別に操作する動作モードが指定された旨が示されたときに、論理デバイスに備えられた各境界走査セルに備えられたラッチをチェーン接続してシフトレジスタを形成させる。各論理デバイスに備えられたセレクタ制御手段は、制御情報に基づいて、論理デバイスに備えられた複数の境界走査セルに備えられたセレクタをそれぞれ独立に動作させる。

このように構成された第１のユニット機能検証システムの動作は、下記の通りである。
試験制御手段は、例えば、クロック信号が停止する障害の検出機能に関する検証などを行う際に、各論理デバイスに境界走査セルを個別に操作する動作モード(以下、個別操作モードと称する)を設定するためのモード指定情報を入力するとともに、論理デバイスごとにそれぞれ適切な対象情報と選択情報とを入力するための制御情報を作成し、それぞれ対応する論理デバイスに入力する。例えば、注目する信号を出力する論理デバイスに、個別操作モードを指定するモード指定情報とともにその論理デバイスを操作対象とする旨の対象情報と操作対象の境界走査セルを示す選択情報を含んだ制御情報を入力し、他の論理デバイスには、上述した個別操作モードを指定するモード指定情報のみを含んだ制御情報を入力する。

このように制御情報の一部として入力されたモード指定情報に応じて、各論理デバイスに備えられたチェーン制御手段は、境界走査試験を行うときと同様にして、それぞれの論理デバイスに備えられた複数の境界走査セル内のラッチをチェーン接続してシフトレジスタを形成させる。これにより、境界走査試験の際と同様の手順に従って、所望の論理デバイスに備えられた所望のラッチに適切なデータを設定することが可能となる。

一方、セレクタ制御手段は、例えば、上述した個別操作モードを指定するモード指定情報とともに、その論理デバイスを操作対象としない旨の対象情報を含む制御情報を受け取ったときに、その論理デバイスに備えられた各境界走査セルのセレクタにラッチをバイパスする経路の選択を指示し、本来入力されるべき信号を論理デバイスの各入力端子に入力させ、また、論理デバイスから出力される信号をそのまま出力端子から出力させる。また、例えば、上述した個別操作モードを指定するモード指定情報とともに、その論理デバイスを操作対象とする旨の対象情報とその論理デバイスに備えられた境界走査セルのいずれかを特定する選択情報とを含む制御情報を受け取ったときに、セレクタ制御手段は、選択情報で示された境界走査セルに備えられたセレクタにラッチの出力を選択する旨を指示し、他のセレクタにラッチをバイパスする経路の選択を指示する。

このように、各論理デバイスに適切な制御情報を入力することにより、所望の論理デバイスに備えられた所望の境界走査セル内部のセレクタを他のセレクタとは独立に切替えて、境界走査試験と同様の手順に従って対応するラッチに入力したデータを前段の論理デバイスからの出力信号の代わりに操作対象の論理デバイスに入力したり、あるいは、操作対象の論理デバイスの該当する出力信号の代わりにラッチに設定されたデータを出力させて、その後段の論理デバイスの処理に供したりすることができる。

本発明にかかわる第２のユニット機能検証システムは、同報手段と、各境界走査セルに備えられた判定手段とから形成されるセレクタ制御手段を備えて構成される。
本発明にかかわる第２のユニット機能検証システムの原理は、以下の通りである。
各論理デバイスに備えられた境界走査セルのラッチは、論理デバイスに設けられた入出力端子それぞれに対応し、チェーン制御手段からの指示に応じてシフトレジスタの一部となる。各論理デバイスに備えられたセレクタは、論理デバイスに設けられた入出力端子それぞれに対応し、それぞれに入力される切替信号に応じて、ラッチに設定されたデータが出力される経路あるいはラッチをバイパスする経路を選択する。セレクタ制御手段において、同報手段は、入力された制御情報に含まれる選択情報を各境界走査セルに同報する。各境界走査セルに備えられた判定手段は、入力される選択情報が対応する境界走査セルを指定しているか否かを判定し、この判定結果に対応する信号を切替信号としてセレクタに入力する。

このように構成された第２のユニット機能検証システムの動作は、下記の通りである。
各論理デバイスに入力された制御情報に含まれる選択情報は、同報手段によって各境界走査セルに同報され、それぞれの境界走査セルに備えられた判定手段により、上述した選択情報が自身を対象として示しているか否かが判定される。この判定結果に対応する切替信号に応じて、セレクタによって選択される経路が切替えられる。

このように、各境界走査セルに分散して配置した判定手段による判定結果に応じてセレクタを制御することにより、各境界走査セルに同報した選択情報に基づいて、選択情報で示された境界走査セルに備えられたセレクタのみをラッチに設定されたデータが出力される経路を選択するように切替えることができる。
本発明にかかわる第３のユニット機能検証システムは、セル判別手段と切替信号入力手段とを備えたセレクタ制御手段を備えて構成される。

本発明にかかわる第３のユニット機能検証システムの原理は、以下の通りである。
各論理デバイスに備えられた境界走査セルにおいて、ラッチは、論理デバイスに設けられた入出力端子それぞれに対応し、チェーン制御手段からの指示に応じてシフトレジスタの一部となる。
各論理デバイスに備えられた境界走査セルにおいて、セレクタは、論理デバイスに設けられた入出力端子それぞれに対応し、それぞれに入力される切替信号に応じて、ラッチに設定されたデータが出力される経路あるいはラッチをバイパスする経路を選択する。

セレクタ制御手段において、セル判別手段は、入力される制御情報に含まれる選択情報を解釈し、操作対象として指定された境界走査セルと他の境界走査セルとを判別し、各境界走査セルに対応する判別結果を出力する。
セレクタ制御手段において、切替信号入力手段は、セル判別手段によって得られる各境界走査セルに関する判別結果に対応する切替信号を、対応する境界走査セルに備えられたセレクタにそれぞれ入力する。

このように構成された第３のユニット機能検証システムの動作は、下記の通りである。
各論理デバイスに入力された制御情報に含まれる選択情報に基づいて、セル判別手段は、選択情報で示された境界走査セルに対応して操作対象の境界走査セルである旨の判別結果を出力し、他の境界走査セルに対応して操作対象でない旨の判別結果を出力する。これらの判別結果に対応する切替信号は、切替信号入力手段によってそれぞれ対応する境界走査セルのセレクタに入力され、個々のセレクタを独立に切替える。

このように、選択情報に基づいて各境界走査セルに備えられたセレクタを集中して制御することにより、従来の境界走査試験用の境界走査セルと同等の構成を持つ境界走査セルのセレクタを個別に切替える制御を実現することができる。

本発明によれば、例えば、クロック信号が停止する障害の検出機能に関する検証のように、少なくとも一つの信号に関連する複数の論理デバイス間の連携機能を対象とする機能検証を行う際に、検証対象の機能にかかわる信号を出力する出力端子あるいはその信号が入力される入力端子に対応する境界走査セルを他の境界走査セルとは独立に操作し、複数の論理デバイスを通常動作させながら、検証対象の機能にかかわる信号のみを制御することができる。つまり、従来のクリップ試験と同様の個別の信号制御を、境界走査機構を利用して実現することができる。

更に、本発明にかかわるユニット機能検証システムでは、操作対象の境界走査セルにかかわる信号は、セレクタによって完全に遮断され、ラッチに設定されたデータに置き換えられるので、従来のクリップ試験において発生したような問題は原理的に発生しない。また、検証試験を行うためにプラグインユニットを改造するような事前の作業も不要であるので、複数の信号にかかわる機能を対象とする検証試験を迅速にかつ高い信頼性をもって実施することができる。

このような信号制御は、論理デバイスの所望の入力端子に設定するデータを一時的に変更した状態を容易に実現することができるので、例えば、ＦＰＧＡを論理デバイスとして含んだプラグインユニットの検証作業において、ＦＰＧＡに設定するデータの最適化を図る際などに非常に有用である。また、検証作業だけではなく、通常動作時に、本発明による信号制御によって所望の論理デバイスに備えられた所望の入力端子に適切なデータを設定することにより、ディップスイッチによるデータ設定作業を置き換えることも可能である。

また、特に、各境界走査セルに分散して配置した判定手段による判定結果に応じてセレクタを制御する構成では、各境界走査セルに同報した選択情報に基づいて、上述した信号制御が行われるので、各論理デバイス内部において選択情報を各境界セルに入力するための配線などの機構を単純化することができる。
また、一方、選択情報に基づいて各境界走査セルに備えられたセレクタを集中して制御する構成では、各境界走査セルの構成を従来の境界走査試験用の境界走査セルの構成を共通化することが可能である。

以下、図面に基づいて、本発明の実施形態について詳細に説明する。
（第１の実施形態）
図１に、本発明にかかわるユニット機能検証システムの第１の実施形態を示す。
図１に示したプラグインユニットに備えられたＬＳＩ＃１は、論理回路２０１をｎ個の入力端子に対応する境界走査セル２１１とｎ個の出力端子に対応する境界走査セル２１１とで取り巻いた構成を備えている。同様に、ＬＳＩ＃２は、論理回路２０２をｎ個の入力端子に対応する境界走査セル２１１とｎ個の出力端子に対応する境界走査セル２１１とで取り巻いた構成を備えている。これらのＬＳＩ＃１に備えられたｎ個の入力端子およびｎ個の出力端子に対応する境界走査セル２１１は、図９に示した境界走査セルと同様に、テストデータ入力端子ＴＤＩから入力されるデータを順次に隣の境界走査セルに送っていく機能を備えている。また、ＬＳＩ＃１の出力端子それぞれとＬＳＩ＃２の対応する入力端子との間およびＬＳＩ＃１のテストデータ出力端子ＴＤＯとＬＳＩ＃２のテストデータ入力端子ＴＤＩとの間は、プリント回路基板に形成された配線パターンによってそれぞれ接続されている。

また、図１に示した検証制御部２２０は、後述する制御情報を各ＬＳＩ＃１、ＬＳＩ＃２に入力するとともに、プラグインユニットに設けられたテストデータ入力端子ＴＤＩを介して適切なテストデータを入力し、また、同じくプラグインユニットに設けられたテストデータ出力端子を介して、検証に必要な出力データを収集し、検証対象のＬＳＩの機能が正常に機能しているか否かを検証する。

図２に、本発明にかかわる境界走査セルの詳細構成を示す。
なお、図２に示したＬＳＩ＃１においては、ｎ個の入力端子に対応する境界走査セル２１１およびｎ個の出力端子に対応する境界走査セル２１１を、セル_i1〜セル_inおよびセル_o1〜セル_onとして示した。
図２に示した境界走査セル２１１は、図９に示した境界走査セルと同様のラッチおよびセレクタに加えて、制御情報に基づいてラッチおよびセレクタを制御するための判定回路を備えている。

図２に示した判定回路は、制御情報に含まれるモード指定情報とセル選択情報とに応じて、対応するセレクタに適切な切替信号を入力するとともに、必要なら、対応するラッチをチェーンするための信号を入力し、論理回路２０１（２０２）を取り巻くシフトレジスタを形成させる。
図３に、検証制御部の詳細構成を示す。

図３に示した検証制御部２２０は、例えば、プラグインユニット(図３においては、ＰＩＵと略称した)の外部のパーソナルコンピュータなどによって実現される。
この検証制御部２２０において、検証手順処理部２２１は、例えば、パーソナルコンピュータに備えられた入力装置（図示せず）を介して入力された情報に基づいて、必要な設定情報を設定情報保持部２２２に保持する。また、この検証手順処理部２２１は、制御情報作成部２２３、制御情報送出部２２４およびテストデータ作成部２２５による検証に関する動作を制御するとともに、出力データ受信部２２６がプラグインユニットのテストデータ出力端子ＴＤＯを介して受信した出力データを分析する。

図３に示した設定情報保持部２２２は、図４に示すように、モード設定レジスタ、デバイス選択レジスタ、セル選択レジスタおよびデータ設定レジスタを備えて構成される。
図４に示した設定情報保持部２２２において、モード設定レジスタは、プラグインユニットの動作を規定する３つのモードを示すモード指定情報を保持する。このモード指定情報は、例えば、２ビットの組み合わせによって、通常動作モード、境界走査試験モードおよび個別操作モードのいずれかを示す。

以下に、本発明の特徴である個別操作モードにおける動作について説明する。
図４において、検証手順処理部２２１は、入力装置(図示せず)を介して操作者から入力された情報に基づいて、通常動作モード、境界走査試験モードおよび個別操作モードのいずれかを、２ビットの組み合わせによって示すモード指定情報をモード設定レジスタに格納する。

また、検証手順処理部２２１は、上述した入力情報に基づいて個別操作モードを設定した場合に、更に、図３に示したｍ個のＬＳＩの中で個別操作モードにおける操作対象となる境界走査セルを含むＬＳＩを指定する情報の入力を受け付け、指定されたＬＳＩを示す対象情報として、例えば、図４に示したデバイス選択レジスタに指定されたＬＳＩに対応して設けられたビットに論理「１」をセットする。

次に、検証手順処理部２２１は、上述した対象情報によって示された各ＬＳＩについて、個別操作の対象となる境界走査セルを指定する情報の入力を受け付け、これらのＬＳＩにおいて操作対象として選択された境界走査セルを示す選択情報として、例えば、図４に示すように、各ＬＳＩに対応して設けられたセル選択レジスタの該当する境界走査セルに対応するビットに論理「１」をセットする。

更に、検証手順処理部２２１は、上述した対象情報と選択情報によって特定される各境界走査セルについて、個別操作によってそれぞれの境界走査セルに設定すべきデータを指定する情報の入力を受け付け、これらのデータを、図４に示すように、各ＬＳＩに対応して設けられたデータ設定レジスタの該当する境界走査セルに対応するビットに設定する。
このようにして設定情報保持部２２２のモード設定レジスタ、デバイス選択レジスタおよびセル選択レジスタに設定された情報に基づいて、制御情報作成部２２３は、各ＬＳＩに対応する制御情報を順次に作成する。

モード設定レジスタに個別操作モードを示すビット列が設定された場合に、図３および図４に示した制御情報作成部２２３は、図３に示したｍ個のＬＳＩについて、デバイス選択レジスタの対応するビット値を参照し、そのビット値が該当するＬＳＩが操作対象でない旨の対象情報である場合に、該当するＬＳＩへの制御情報として個別操作モードを指定するモード指定情報を出力し、制御情報送出部２２４による送出処理に供する。

一方、該当するＬＳＩに対応するデバイス選択レジスタのビット値が操作対象である旨の対象情報である場合に、制御情報作成部２２３は、更に、このＬＳＩに対応するセル選択レジスタに保持された選択情報を読み出し、この選択情報を上述したモード指定情報とともに含む制御情報を出力し、制御情報送出部２２４による送出処理に供する。
また、テストデータ作成部２２５は、各ＬＳＩに対応するデータ設定レジスタに保持されたビット列を順次につないで、これらのＬＳＩを取り巻くチェーンに対応するテストデータを作成する。

このように作成された制御情報を各ＬＳＩに入力することにより、所望のＬＳＩに所望の境界走査セルを指定する選択情報を含む制御情報を入力することができ、また、上述したテストデータをプラグインユニットに備えられたテストデータ入力端子を介して入力することにより、該当する境界走査セルにそれぞれ適切なデータを設定することができる。
例えば、ＬＳＩ＃１に対応する制御情報に含まれる選択情報によって、出力側のｎ番目の境界走査セル２１１が個別操作の対象として示された場合に、図２に示したセル_onの判定回路は、対応するセレクタにラッチの出力の選択を指示する切替信号を入力し、他のセルに備えられた判定回路は、全て、ラッチをバイパスする経路の選択を指示する切替信号をセレクタに入力する。

このようにして、選択情報で示された境界走査セルのみを他の境界走査セルとは独立にラッチの出力を選択するように制御することができる。つまり、論理回路２０１を通常に動作させつつ、出力側のｎ番目の境界走査セル２１１に対応する信号のみを制御することができる。言い換えれば、本発明にかかわる個別制御モードを適用することにより、境界走査試験においてあたかも上述した出力側のｎ番目の境界走査セルのみを選択的にチェーンに組み込んだかのような試験環境を提供することが可能となる。

これにより、従来のクリップ試験と同様に、プラグインユニットに実装された複数のＬＳＩなどの論理デバイスを通常に動作させながら、所望の信号(例えば、図７に示したクロック信号)のみを独立に制御し、この信号にかかわる機能(例えば、クロック信号の停止を検出、報告する機能)の検証を行うことが可能となる。
もちろん、同様にして、複数のＬＳＩに備えられた複数の境界走査セルをそれぞれ個別に制御することにより、これらの境界セルに対応する入出力端子を介して入出力される一つないし複数の信号にかかわる機能を検証することができる。

また、一度に指定する論理デバイスや境界走査セルを限定すれば、検証制御部２２０に備えられた設定情報保持部２２２の構成や各境界走査セル２１１に備えられる判定回路の構成を単純化することができる。
（第２の実施形態）
図５に、本発明にかかわるユニット機能検証システムの第２の実施形態を示す。

図５に示したプラグインユニットは、検証制御部２２０から入力された制御情報を、境界走査機構を備えた全てのＬＳＩに同報するための配線パターンを備えている。
また、図５に示した各ＬＳＩにおいて、境界走査機構は、従来の境界走査セルと同等の境界走査セル２１２を入出力端子に対応して備えている。また、各ＬＳＩにおいて、個別制御部２１３は、上述した配線パターンに接続された端子を介して受信した制御情報に基づいて、各境界走査セル２１２に対応する制御信号を生成し、これらの制御信号を対応する境界走査セル２１２にそれぞれ入力する。

また、図５に示した検証制御部２２０は、設定情報保持部２２２に保持された設定情報に基づいて、モード指定情報、対象情報および選択情報を含んだ制御情報を作成し、プラグインユニットに設けられた端子に入力する。
図６に、個別制御部の詳細構成を示す。
なお、図６に示したＬＳＩ＃１においては、ｎ個の入力端子に対応する境界走査セル２１２およびｎ個の出力端子に対応する境界走査セル２１２を、セル_i1〜セル_inおよびセル_o1〜セル_onとして示した。

図６に示した個別制御部２１３において、制御情報解釈部２１４は、上述したようにして入力された制御情報に含まれるモード指定情報によって個別操作モードが指定され、更に、対象情報において、自身が属するＬＳＩに対応するビットが操作対象であることが示された場合に、制御情報から自身が属するＬＳＩに対応する選択情報を抽出し、この選択情報を切替信号生成部２１５に渡す。

この選択情報に応じて、切替信号生成部２１５は、各境界走査セル２１２に対応して、それぞれに備えられたセレクタに入力すべき切替信号と、必要ならラッチをチェーン接続する旨のラッチ制御信号とを生成し、それぞれの境界走査セル２１２に入力する。つまり、この切替信号生成部２１５は、選択情報によって操作対象であることが示された境界走査セルに対応して、セレクタにラッチの出力を選択させる切替信号を生成し、他の境界走査セルに対応して、ラッチの出力をバイパスさせる切替信号を生成する。

一方、制御情報に自身が属するＬＳＩが操作対象でない旨の対象情報が含まれていた場合に、制御情報解釈部２１４は、切替信号生成部２１５に、全ての境界走査セル２１２に対してラッチの出力をバイパスさせる切替信号を生成する旨を指示し、これに応じて、切替信号生成部２１５は、上述した切替信号を各境界走査セルに対応して生成する。
このように、制御情報解釈部２１４による解釈結果に応じて、切替信号生成部２１５が適切な切替信号を生成し、各境界走査セル２１２に入力することにより、対象情報で示されたＬＳＩにおいて、選択情報で示された境界走査セル２１２のセレクタのみにラッチの出力を選択させる切替信号を入力することができる。

つまり、プラグインユニットに実装された複数の論理デバイス(ＬＳＩ)に含まれる所望の論理デバイスに備えられた所望の境界走査セルを他の境界走査セルとは独立に制御することができる。

本発明にかかわるユニット機能検証システムは、複数のＬＳＩなどの論理デバイスをプリント回路基板に実装して構成されるプラグインユニットの検証にかかわる分野の中でも、特に、プラグインユニットの内部で伝達される信号の一部に異常が発生した場合にその異常を検出する機能や検出した異常を報告する機能などからなる障害に関連する機能の検証にかかわる分野において、非常に有用である。

また、論理デバイスの一つとしてプラグインユニットに実装されたＦＰＧＡなどの素子に設定するデータの最適化作業などにも応用することができる。

本発明にかかわるユニット機能検証システムの第１の実施形態を示す図である。本発明にかかわる境界走査セルの詳細構成を示す図である。本発明にかかわる検証制御部の詳細構成図である。制御情報およびテストデータの作成を説明する図である。本発明にかかわるユニット検証システムの第２の実施形態を示す図である。個別制御部の詳細構成を示す図である。従来の障害検出試験方法を説明する図である。クリップ試験における誤動作を説明する図である。従来の境界走査試験を説明する図である。

符号の説明

２０１、２０２論理回路
２１１、２１２境界走査セル
２１３個別制御部
２１４制御情報解釈部
２１５切替信号生成部
２２０検証制御部
２２１検証手順処理部
２２２設定情報保持部
２２３制御情報作成部
２２４制御情報送出部
２２５テストデータ作成部
２２６出力データ受信部

Claims

境界走査試験のための機構として複数の境界走査セルからなる境界走査機構を備えた複数の論理デバイスをプリント回路基板に実装してなるプラグインユニットについて機能検証を行うユニット機能検証システムにおいて、
前記各論理デバイスを操作対象とするか否かを示す対象情報と操作対象として選択すべき境界走査セルを示す選択情報と前記境界走査機構の動作を制御するためのモード指定情報を含む制御情報を、前記各論理デバイスに入力する試験制御手段を備え、
前記各論理デバイスは、
入力された前記制御情報に含まれるモード指定情報によって、境界走査セルを個別に操作する動作モードが指定された旨が示されたときに、前記論理デバイスに備えられた各境界走査セルに備えられたラッチをチェーン接続してシフトレジスタを形成させるチェーン制御手段と、
前記制御情報に基づいて、前記論理デバイスに備えられた複数の境界走査セルに備えられたセレクタをそれぞれ独立に動作させるセレクタ制御手段とを備えた
ことを特徴とするユニット機能検証システム。
請求項１に記載のユニット機能検証システムにおいて、
前記各論理デバイスに備えられた境界走査セルは、
前記論理デバイスに設けられた入出力端子それぞれに対応し、前記チェーン制御手段からの指示に応じてシフトレジスタの一部となるラッチと、
前記論理デバイスに設けられた入出力端子それぞれに対応し、それぞれに入力される切替信号に応じて、前記ラッチに設定されたデータが出力される経路あるいは前記ラッチをバイパスする経路を選択するセレクタとを備え、
前記セレクタ制御手段は、
入力された制御情報に含まれる選択情報を前記各境界走査セルに同報する同報手段と、
前記各境界走査セルに備えられ、入力される選択情報が対応する境界走査セルを指定しているか否かを判定し、この判定結果に対応する信号を切替信号として前記セレクタに入力する判定手段とを備えた
ことを特徴とするユニット機能検証システム。
請求項１に記載のユニット機能検証システムにおいて、
前記各論理デバイスに備えられた境界走査セルは、
前記論理デバイスに設けられた入出力端子それぞれに対応し、前記チェーン制御手段からの指示に応じてシフトレジスタの一部となるラッチと、
前記論理デバイスに設けられた入出力端子それぞれに対応し、それぞれに入力される切替信号に応じて、前記ラッチに設定されたデータが出力される経路あるいは前記ラッチをバイパスする経路を選択するセレクタとを備え、
前記セレクタ制御手段は、
入力される前記制御情報に含まれる選択情報を解釈し、操作対象として指定された境界走査セルと他の境界走査セルとを判別し、各境界走査セルに対応する判別結果を出力するセル判別手段と、
前期セル判別手段によって得られる前記各境界走査セルに関する前記判別結果に対応する切替信号を、対応する前記境界走査セルに備えられた前記セレクタにそれぞれ入力する切替信号入力手段とを備えた
ことを特徴とするユニット機能検証システム。