JP2006066825A - 半導体集積回路テスト設計支援装置 - Google Patents

Abstract

【課題】 半導体集積回路スキャンテスト時のＩＲドロップによる誤動作を防止する。
【解決手段】 電源電圧を供給する配線の物理的形状、電源供給源からの距離、電源系統を解析し、電源ＲＣネットワーク解析結果５を出力する電源ＲＣネットワーク解析部４と、電源ＲＣネットワーク解析結果５とＩＲドロップ解析結果９に基づいて、同時にスキャンテスト動作可能なスキャンフリップフロップをグルーピングしてスキャン回路グループ情報７を出力するスキャン回路グルーピング部６と、スキャン回路グループ情報７に基づいて、ＩＲドロップを解析するＩＲドロップ解析部と、ＩＲドロップ解析結果９と判定値１８を比較し、ＩＲドロップによるスキャンフリップフロップの誤動作が発生するか否かを判定するＩＲドロップ解析結果判定部１０と、スキャン回路グループ情報７に基づいて、論理接続情報１のスキャンテスト回路を変更するスキャンチェーン挿入部１１を備える。
【選択図】 図１

Description

この発明は、半導体集積回路テスト設計支援装置に関するものである。

半導体集積回路のテストに用いられるスキャンチェーンの構成については、スキャンシフト動作時のスキャンフリップフロップのタイミングエラーを無くすため、クロックツリーに基づいてクロックドメイン毎にスキャンチェーンを構成したり、スキャンフリップフロップの配置配線の変更箇所は最小限にしてスキャンチェーン内のスキャンフリップフロップの順序を変更したりする工夫が行われている。しかし、電源のＩＲドロップが原因で発生するスキャンチェーンの誤動作については考慮されていなかった。

例えば、特許文献１に開示された従来の半導体集積回路の設計方法では、スキャンチェーン上の各スキャンフリップフロップと、他のスキャンチェーン上の各スキャンフリップフロップとは、互いに接続関係を持たない。スキャンテスト時には、クロック制御部はそれぞれのスキャンチェーンに独立に制御されたクロックを供給し、シフトイン、キャプチャ、シフトアウトのいずれの動作においても、各々のスキャンチェーンが互いに独立に動作するようにしている。

特開２００１−１６５９９６号公報

しかし、上述した従来の半導体集積回路の設計方法では、電源のＩＲドロップの影響についてはテスト設計時に別途考慮しなければならず、スキャンシフト動作のためのクロック、およびキャプチャのためのクロックのタイミングをずらして印加させる等のスキャンテストパターンの修正が必要であった。しかしながら、この手法では、完全にスキャンフリップフロップへのＩＲドロップの影響をなくすことができず、スキャンテスト時に誤動作するなどの問題点があった。

この発明は上記のような課題を解決するためになされたもので、スキャンテスト時、スキャンチェーンが誤動作することがない半導体集積回路テスト設計支援装置を得ることを目的とする。

この発明に係る半導体集積回路テスト設計支援装置は、半導体集積回路をテストするためスキャンフリップフロップ群を直列に接続して構成したスキャンテスト回路情報が挿入された論理接続情報を入力として、スキャンテスト回路情報を含むマスクレイアウトパターンを出力する自動配置配線部と、マスクレイアウトパターンに基づいて、電源電圧を供給する配線の物理的形状、電源供給源からの距離、電源系統を解析し、電源ＲＣネットワーク解析結果として出力する電源ＲＣネットワーク解析部と、電源ＲＣネットワーク解析結果に基づいて、スキャンフリップフロップをグルーピングし、スキャン回路グループ情報として出力するスキャン回路グルーピング部と、マスクレイアウトパターンと、スキャン回路グループ情報と、各スキャンフリップフロップの動作回数を示した動作率情報に基づいて、配線上に生じる電圧降下を解析し、ＩＲドロップによる各スキャンフリップフロップの誤動作が発生するか否かを判定するＩＲドロップ解析部と、スキャン回路グループ情報に基づいて、論理接続情報のスキャンテスト回路を変更するスキャンチェーン挿入部と、ＩＲドロップ解析部により、各スキャンフリップフロップの誤動作が発生しないと判定されるまで、自動配置配線部、電源ＲＣネットワーク解析部、スキャン回路グルーピング部、ＩＲドロップ解析部、およびスキャンチェーン挿入部の一連の機能を自動的に繰り返し実行するスキャンチェーン生成用リピート部を備え、スキャン回路グルーピング部は、ＩＲドロップ解析部による解析結果が出力されている場合には、ＩＲドロップ解析部による解析結果と電源ＲＣネットワーク解析結果に基づいて、同時にスキャンテスト動作させても誤動作を生じないスキャンフリップフロップ同士をグルーピングするものである。

この発明によれば、ＩＲドロップ解析結果と電源ＲＣネットワーク解析結果に基づいて、同時にスキャンテスト動作させても誤動作を生じないスキャンフリップフロップ同士をグルーピングするようにしたので、スキャンテスト時に、電源ネット上に生じるＩＲドロップが原因でスキャンチェーンの誤動作が発生することを防ぐことができる。

以下、この発明の実施の形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による、半導体集積回路テスト設計支援装置１００の構成と動作を説明するためのブロック図である。図に示すように、半導体集積回路テスト設計支援装置１００は、自動配置配線部２、電源ＲＣネットワーク解析部４、スキャン回路グルーピング部６、ＩＲドロップ解析部８、ＩＲドロップ解析結果判定部（ＩＲドロップ解析部）１０、スキャンチェーン挿入部１１、スキャンチェーン生成用リピート部１３、自動テストパターン生成部１４を備えている。

次に、動作について説明する。
図２は、半導体集積回路において、従来技術によりスキャンフリップフロップの配置場所を考慮して構成されたスキャンチェーン（スキャンテスト回路）の例を示す図である。図に示すように、スキャンフリップフロップ２１〜３９、スキャン入力端子４０、スキャン出力端子４５、電源ネット（電源電圧を供給する配線）５５〜６０を備えている。電源ネット５５〜５８は物理的形状（配線幅）が細いか、あるいは電源供給源からの距離が大きい電源ネットであり、電源ネット５９，６０は物理的形状が太いか、あるいは電源供給源からの距離が小さい電源ネットである。
スキャンチェーン８０は、スキャン入力端子４０からスキャンフリップフロップ２１〜３９を経由し、スキャン出力端子４５へ到達している。スキャンチェーン８０は、スキャンフリップフロップ２１〜３９を同一クロック信号で動作させる場合、タイミングエラーが発生しないように、各スキャンフリップフロップの配置場所を考慮して構築されている。

図１を用いて、半導体集積回路テスト設計支援装置１００の動作について説明する。
図２に示す論理接続情報１（スキャンチェーンは挿入されていなくてもよい。）が自動配置配線部２に入力されると、自動配置配線部２からレイアウトパターン（マスクレイアウトパターン）３が出力される。
電源ＲＣネットワーク解析部４は、レイアウトパターン３の入力を受け、電源ＲＣネットワーク解析結果５を出力する。電源ＲＣネットワーク解析結果５には、スキャンチェーン情報、電源ネット５５〜６０の物理的形状（配線幅）、電源供給源からの距離、スキャンフリップフロップ２１〜３９が接続されている電源端子と供給されている電源電圧の情報を含む電源系統情報が含まれる。

スキャン回路グルーピング部６は、電源ＲＣネットワーク解析結果５を入力として、同時に動作させることが可能なフリップフロップ群をグルーピングし、スキャン回路グループ情報７を出力する。
グルーピングの方法は、例えば、スキャンチェーン情報、電源系統情報、電源ネットの物理的形状、電源供給源からの距離の順で優先順位を設定し、最初にスキャンチェーン情報から、同一スキャンチェーン上のスキャンフリップフロップ群が同じグループとなるようにグルーピングする。次に、それらのグループ毎に、電源系統情報を用いて、同一電源供給源を持つスキャンフリップフロップ群が同じグループとなるようにグルーピングする。次に、それらのグループ毎に、各スキャンフリップフロップが配置されている電源ネットの物理的形状（配線幅）と所定の基準値との大小比較に基づいてグルーピングを行う。さらに、それらのグループ毎に、各スキャンフリップフロップが配置されている電源ネットの電源供給源からの距離より配線導体の抵抗値を算出し、その抵抗値と所定の基準値との大小比較に基づいてグルーピングを行う。なお、フリップフロップ群のグルーピングはこれら全ての情報を用いなくても、いずれか１つ以上の情報を用いて行えばよい。
また、スキャン回路グルーピング部６は、既存の機能により出力される各スキャンフリップフロップのクロックドメイン情報１６をスキャンフリップフロップ群のグルーピングに用いることもできる。

グルーピングの結果は、各々のスキャンフリップフロップをインスタンスとして登録したスキャンフリップフロップ情報ファイル中のスキャンフリップフロップ情報に、グループ毎のキーワードを付加する等の方法により行う。また、グループプロパティ情報として、各グループが含まれていたスキャンパスの情報、電源供給源、電源ネットの配線幅、電源供給源の距離より算出された配線導体の抵抗値を管理する。
スキャン回路グループ情報７には、同じグループのスキャンフリップフロップは必ず同時に動作するといった情報を含む。また、ＩＲドロップ解析結果９が入力された場合には、同時に動作させてもよい、または同時に動作させることができないグループの情報も含まれる。

なお、例えばスキャンフリップフロップ２１〜２６は物理的形状が細い（または電源供給源から遠い）電源ネット５５，５６上にあるため、スキャンフリップフロップ２１〜２６が同時に動作した場合、ＩＲドロップ（電源ネットに生じる電圧降下）が生じるおそれがある。しかし、後述のＩＲドロップ解析部８によるＩＲドロップ解析が未実施の状態では、電源ＲＣネットワーク解析結果５のみを用いてグルーピングを行う。

次に、ＩＲドロップ解析部８は、スキャン回路グループ情報７とＩＲドロップ解析のためのスキャンフリップフロップ群の動作率情報１７の入力を受け、ＩＲドロップ解析結果９を出力する。
ＩＲドロップ解析部８は、同一グループのスキャンフリップフロップはスキャンテスト動作中、一斉に動作するものとして解析し、ＩＲドロップが発生するか否かを解析結果として出力する。また、複数のグループを組み合わせ、それらのグループに含まれるスキャンフリップフロップが一斉に動作した場合のケースの解析も行う。

次に、ＩＲドロップ解析結果判定部１０は、ＩＲドロップ解析結果９と所定の判定値１８を比較し、ＩＲドロップによる各スキャンフリップフロップの誤動作が発生するか否かを判定する。判定値１８は、電圧値、電流値を問わず、また電圧値をもとにした遅延計算結果を入力とするタイミング解析による判断としてもよい。その結果、誤動作が発生すると判定された場合には、再度、スキャン回路グルーピング部６において、電源ＲＣネットワーク解析結果５とＩＲドロップ解析結果９を入力情報としてフリップフロップ群のグルーピングを行う。
例えば、レイアウトパターン３において近隣に位置する２つのスキャンフリップフロップが同時に動作した場合には判定値１８の条件を満たさないが、一方のスキャンフリップフロップのみが動作した場合には判定値１８の条件を満たすのであれば、２つのスキャンフリップフロップは、それぞれ別のグループに分類される。

これにより、グルーピングしたスキャンフリップフロップ群毎にスキャンチェーンを構成することが可能となり、スキャンテスト時に、各スキャンフリップフロップに入力されるクロック信号に従ってスキャンフリップフロップから他のスキャンフリップフロップへデータが順次シフトするスキャンシフト動作と、スキャンフリップフロップがデータ端子からデータを取り込むキャプチャ動作を繰り返すスキャンテスト動作時に、ＩＲドロップによる誤動作が発生しないスキャンチェーンを生成することができる。
スキャン回路グルーピング部６は、ＩＲドロップ解析結果９に基づいて、前回グルーピングしたグループを、ＩＲドロップが発生しないようにさらにグルーピングする。
また、グループ数を少なくする場合には、グループプロパティ情報を参照し、一定の条件を満たすグループ同士を合併することもできる。

ＩＲドロップ解析結果判定部１０において、スキャンフリップフロップの誤動作が発生しないと判定された場合には、スキャンチェーン挿入部１１は、スキャン回路グループ情報７に基づいて、論理接続情報１にスキャンチェーンの変更、挿入を行い、論理接続情報１２を出力する。
図３は、半導体集積回路において、ＩＲドロップを考慮して構成されたスキャンチェーンの例を示す図である。図に示すように、スキャンチェーン５０〜５４は、それぞれスキャン入力端子４０〜４４から複数のスキャンフリップフロップを経由し、スキャン出力端子４５〜４９へ到達している。

また、スキャンチェーン挿入部１１は、スキャンチェーンと共に、スキャンモード信号制御回路またはスキャンクロック信号制御回路の構成情報を挿入することができる。なお、スキャンモード信号制御回路およびスキャンクロック信号制御回路の構成情報は外部から指定入力するものでもよいし、スキャンチェーン挿入部１１によって自動生成するようにしてもよい。回路を自動生成する場合、スキャンチェーン挿入部１１は、スキャン回路グループ情報７からグループ数を認識し、回路の出力端子数とする。

図４は、スキャンモード信号制御回路が挿入された半導体集積回路の概念図である。スキャン入力端子ＳＩ＿１〜ＳＩ＿５、スキャン出力端子ＳＯ＿１〜ＳＯ＿５、スキャンフリップフロップＦＦから構成される半導体集積回路に、スキャンモード信号制御回路７２が挿入されている。Ｄはスキャンモード信号を入力するための入力端子、Ｙ１〜Ｙ４は出力端子、Ｃ１〜Ｃ３は、出力端子Ｙ１〜Ｙ４に対し、スキャンモード信号を出力するかｄｉｓａｂｌｅ信号を出力するかを制御するコントロール信号の入力端子である。スキャンモード信号制御回路７２は、スキャンフリップフロップＦＦのスキャンシフト動作とキャプチャ動作を制御するスキャンモード端子に繋がるスキャンモード信号を制御する。
図５は、スキャンモード信号制御回路７２の真理値表の例を示す図である。
スキャンモード信号制御回路７２を挿入することにより、電源のＩＲドロップによる誤動作が発生しないようにスキャンチェーンを構成した回路を入力として、複数のスキャンチェーンが同時にスキャンテスト動作しないようにテストパターンで制御することが可能となる。

また、図６は、スキャンクロック信号制御回路が挿入された半導体集積回路の概念図である。スキャン入力端子ＳＩ＿１〜ＳＩ＿５、スキャン出力端子ＳＯ＿１〜ＳＯ＿５、スキャンフリップフロップＦＦから構成される半導体集積回路に、スキャンクロック信号制御回路７３が挿入されている。Ｄはスキャンクロック信号を入力するための入力端子、Ｙ１〜Ｙ４は出力端子、Ｃ１〜Ｃ３は、出力端子Ｙ１〜Ｙ４に対し、スキャンクロック信号を出力するかｄｉｓａｂｌｅ信号を出力するかを制御するコントロール信号の入力端子である。スキャンクロック信号制御回路７３は、スキャンフリップフロップＦＦのクロック端子に繋がるスキャンクロック信号を制御する。
図７は、スキャンクロック信号制御回路７３の真理値表の例を示す図である。
スキャンクロック信号制御回路７３を挿入することにより、電源のＩＲドロップによる誤動作が発生しないようにスキャンチェーンを構成した回路を入力として、複数のスキャンチェーンを構成するスキャンフリップフロップ群へスキャンクロック入力しないようにテストパターンで制御することが可能となる。
なお、スキャンモード信号制御回路７２、スキャンクロック信号制御回路７３の構成は、同様の信号制御動作が得られるものであれば、他の構成であってもよい。

スキャンチェーン生成用リピート部１３は、自動配置配線部２、電源ＲＣネットワーク解析部４、スキャン回路グルーピング部６、ＩＲドロップ解析部８、ＩＲドロップ解析結果判定部１０、スキャンチェーン挿入部１１の一連の機能を自動的に繰り返し実行する。これにより、スキャンテスト時に発生するＩＲドロップが原因の誤動作をなくすため、スキャンチェーンの配置配線の変更箇所を必要最小限にすることを優先に考えた、電源ネットを自動で修正する機能と、グルーピングおよびスキャンフリップフロップの接続順序を変更する機能の選択を可能とする。なお、自動修正に際し、電源ネットの形状を変更、または、電源ネットの形状を変更せずに電源配線下にデカップリングコンデンサを敷く手段の選択を可能とする。

自動テストパターン生成部１４は、論理接続情報１２とスキャン回路グループ情報７を入力としてＬＳＩ内部の故障を検出するためのスキャンテストパターン１５を生成する。このとき、自動テストパターン生成部１４は、論理接続情報１２中のスキャンモード信号制御回路７２の存在有無を判定し、存在する場合には、スキャンフリップフロップグループ情報中のスキャンチェーングループ情報に基づいて、ＩＲドロップが発生するため同時に動作させてはいけないスキャンチェーンに対し、スキャンテスト動作させないテストパターンを自動生成し、スキャンテスト動作させないスキャンチェーンのスキャンイン端子へ入力するテストパターンは、スキャンテスト動作中「Ｈ」値または「Ｌ」値を継続して入力とするテストパターンを自動生成する。
また、自動テストパターン生成部１４は、自動配置配線部２中にスキャンクロック信号制御回路７３の存在有無を判定し、存在する場合には、スキャンフリップフロップグループ情報中のスキャンチェーングループ情報に基づいて、ＩＲドロップが発生するため同時に動作させてはいけないスキャンチェーンを構成するスキャンフリップフロップへは、スキャンクロック信号を入力しないテストパターンを自動生成し、動作可能なスキャンチェーンを構成するスキャンフリップフロップ群へは、従来と同様のテストパターンを生成する。
図８に、スキャンテストパターン１５の例を示す。図中、Ａは図４，５に示す回路の例、Ｂは、図６，７に示す回路の例である。

以上のように、この実施の形態１によれば、スキャンテスト時に、ＩＲドロップが原因で誤動作が発生することを避けるスキャンチェーンを構成することができると共に、構成したスキャンチェーンを基にスキャンテストパターンを自動生成することができる。

この発明の実施の形態１による、半導体集積回路テスト設計支援装置の構成と動作を説明するためのブロック図である。 半導体集積回路において、スキャンフリップフロップの配置場所を考慮して構成されたスキャンチェーンの例を示す図である。 半導体集積回路において、ＩＲドロップを考慮して構成されたスキャンチェーンの例を示す図である。 スキャンモード信号制御回路が挿入された半導体集積回路の概念図である。 スキャンモード信号制御回路の真理値表の例を示す図である。 スキャンクロック信号制御回路が挿入された半導体集積回路の概念図である。 スキャンクロック信号制御回路の真理値表の例を示す図である。 スキャンテストパターンの例を示す図である。

符号の説明

１，１２ 論理接続情報、２ 自動配置配線部、３ レイアウトパターン、４ 電源ＲＣネットワーク解析部、５ 電源ＲＣネットワーク解析結果、６ スキャン回路グルーピング部、７ スキャン回路グループ情報、８ ＩＲドロップ解析部、９ ＩＲドロップ解析結果、１０ ＩＲドロップ解析結果判定部（ＩＲドロップ解析部）、１１ スキャンチェーン挿入部、１３ スキャンチェーン生成用リピート部、１４ 自動テストパターン生成部、１５ スキャンテストパターン、１６ クロックドメイン情報、１７ 動作率情報、１８ 判定値、２１〜３９ スキャンフリップフロップ、４０〜４４ スキャン入力端子、４５〜４９ スキャン出力端子、５０〜５４，８０ スキャンチェーン、５５〜６０ 電源ネット、７２ スキャンモード信号制御回路、７３ スキャンクロック信号制御回路、１００ 半導体集積回路テスト設計支援装置。

Claims (4)

1. 半導体集積回路をテストするためスキャンフリップフロップ群を直列に接続して構成したスキャンテスト回路情報が挿入された論理接続情報を入力として、上記スキャンテスト回路情報を含むマスクレイアウトパターンを出力する自動配置配線部と、
   上記マスクレイアウトパターンに基づいて、電源電圧を供給する配線の物理的形状、電源供給源からの距離、電源系統を解析し、電源ＲＣネットワーク解析結果として出力する電源ＲＣネットワーク解析部と、
   上記電源ＲＣネットワーク解析結果に基づいて、スキャンフリップフロップをグルーピングし、スキャン回路グループ情報として出力するスキャン回路グルーピング部と、
   上記マスクレイアウトパターンと、上記スキャン回路グループ情報と、各スキャンフリップフロップの動作回数を示した動作率情報に基づいて、上記配線上に生じる電圧降下を解析し、ＩＲドロップによる各スキャンフリップフロップの誤動作が発生するか否かを判定するＩＲドロップ解析部と、
   上記スキャン回路グループ情報に基づいて、上記論理接続情報のスキャンテスト回路を変更するスキャンチェーン挿入部と、
   上記ＩＲドロップ解析部により、各スキャンフリップフロップの誤動作が発生しないと判定されるまで、上記自動配置配線部、上記電源ＲＣネットワーク解析部、上記スキャン回路グルーピング部、上記ＩＲドロップ解析部、および上記スキャンチェーン挿入部の一連の機能を自動的に繰り返し実行するスキャンチェーン生成用リピート部を備え、
   上記スキャン回路グルーピング部は、上記ＩＲドロップ解析部による解析結果が出力されている場合には、上記ＩＲドロップ解析部による解析結果と上記電源ＲＣネットワーク解析結果に基づいて、同時にスキャンテスト動作させても誤動作を生じないスキャンフリップフロップ同士をグルーピングする半導体集積回路テスト設計支援装置。
2. スキャンチェーン挿入部は、論理接続情報に、スキャンフリップフロップのスキャンシフト動作とキャプチャ動作を制御するスキャンモード端子に繋がるスキャンモード信号を制御するスキャンモード信号制御回路の情報を挿入することを特徴とする請求項１記載の半導体集積回路テスト設計支援装置。
3. スキャンチェーン挿入部は、論理接続情報に、スキャンフリップフロップのクロック端子に繋がるスキャンクロック信号を制御するスキャンクロック信号制御回路の情報を挿入することを特徴とする請求項１記載の半導体集積回路テスト設計支援装置。
4. スキャンチェーン挿入部によって変更された論理接続情報とスキャン回路グループ情報に基づいて、半導体集積回路のスキャンテストパターンを生成する自動テストパターン生成部を備えたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の半導体集積回路テスト設計支援装置。

Images