JP2007263724A - 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 - Google Patents
生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP2007263724A JP2007263724A JP2006088695A JP2006088695A JP2007263724A JP 2007263724 A JP2007263724 A JP 2007263724A JP 2006088695 A JP2006088695 A JP 2006088695A JP 2006088695 A JP2006088695 A JP 2006088695A JP 2007263724 A JP2007263724 A JP 2007263724A
- Authority
- JP
- Japan
- Prior art keywords
- test vector
- test
- generation
- target
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318502—Test of Combinational circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 論理回路に対する初期テストベクトル集合216を生成する生成装置200であって、前記初期テストベクトル集合216の各テストベクトルのうち、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数(遷移ビット数)について所定の基準を満たして選択されるべきテストベクトルを特定する対象テストベクトル特定部204と、前記対象テストベクトル特定部204が特定した選択されるべきテストベクトルに対し、前記順序回路に含まれるスキャンセルの出力について遷移ビット数を減少させるように変換するテストベクトル集合変換部206とを備える。
【選択図】 図2
Description
204 対象テストベクトル特定部
206 テストベクトル集合変換部
216 初期テストベクトル集合
Claims (19)
- 論理回路に対する初期テストベクトル集合を変換して新しいテストベクトル集合を生成する生成装置であって、
前記論理回路はフルスキャン設計された順序回路であって、
前記初期テストベクトル集合の各テストベクトルのうち、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数について所定の基準を超えている対象テストベクトルを特定する特定手段と、
前記特定手段が特定した対象テストベクトルの代わりとして、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させる新しいテストベクトルを生成する生成手段とを備えた、生成装置。 - 前記生成手段は、
前記特定手段が特定した対象テストベクトルに対し、対象故障を選択する選択手段を有し、
前記選択手段が選択した対象故障を全て検出でき、且つ、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させる対象テストベクトルに代わる新しいテストベクトルを生成する、請求項1記載の生成装置。 - 前記選択手段は、前記特定手段が特定した対象テストベクトルのみで検出される各故障を、一つの対象テストベクトルのみで検出されるベクトル必須故障と複数の対象テストベクトルで検出されるセット必須故障に区別し、前記ベクトル必須故障についてそれを検出する対象テストベクトルの対象故障として選択するとともに前記セット必須故障についてそれを検出する複数の対象テストベクトルのうちのいずれかの対象故障として選択する、請求項2記載の生成装置。
- 前記生成手段は、前記順序回路に対応する組合せ回路に対し、テスト生成過程において前記組合せ回路のある擬似外部入力の値と前記擬似外部入力に対応する擬似外部出力の値とが異なることを表すキャプチャ衝突を定義し、前記キャプチャ衝突が生じたときにもバックトラックを行って、前記特定手段が特定した対象テストベクトルに代わる新しいテストベクトルを生成する、請求項1から3のいずれかに記載の生成装置。
- 論理回路に対する初期テストベクトル集合を変換して新しいテストベクトル集合を生成する生成装置であって、
前記論理回路はフルスキャン設計された順序回路であって、
前記順序回路に対応する組合せ回路に対し、テスト生成過程において前記組合せ回路のある擬似外部入力の値と前記擬似外部入力に対応する擬似外部出力の値とが異なることを表すキャプチャ衝突を定義し、前記キャプチャ衝突が生じたときにもバックトラックを行って、前記初期テストベクトル集合のうちの対象テストベクトルの代わりとして、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させる新しいテストベクトルを生成する生成手段を備えた、生成装置。 - 前記生成手段は、テスト生成過程における主含意スタックとは別に、前記キャプチャ衝突が生じたときに更新される回復含意スタックを用いる、請求項4又は5記載の生成装置。
- 論理回路に対する初期テストベクトル集合を変換して新しいテストベクトル集合を生成する生成方法であって、
前記論理回路はフルスキャン設計された順序回路であって、
特定手段が、前記初期テストベクトル集合の各テストベクトルのうち、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数について所定の基準を超えている対象テストベクトルを特定する特定ステップと、
生成手段が、前記特定手段が特定した対象テストベクトルの代わりとして、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させる新しいテストベクトルを生成する生成ステップとを含む、生成方法。 - 前記生成ステップは、
前記特定された対象テストベクトルに対し、対象故障を選択する第1のステップと、
前記特定手段が特定した対象テストベクトルに対し、前記選択された対象故障を全て検出でき、且つ、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させるように対象テストベクトルに代わる新しいテストベクトルを生成する第2のステップとを含む、請求項7記載の生成方法。 - 前記第1のステップは、前記特定された対象テストベクトルのみで検出される各故障を、一つの対象テストベクトルのみで検出されるベクトル必須故障と複数の対象テストベクトルで検出されるセット必須故障に区別し、前記ベクトル必須故障についてそれを検出する対象テストベクトルの対象故障として選択するともに前記セット必須故障についてそれを検出する複数の対象テストベクトルのうちのいずれかの対象故障として選択する、請求項8記載の生成方法。
- 前記セット必須故障がいずれの対象テストベクトルについての対象故障として選択されるかについての判断に、前記複数の選択されるべき故障の間の重なり具合を示す演算式に基づく結果が用いられる、請求項9記載の生成方法。
- 前記生成ステップでは、前記順序回路に対応する組合せ回路に対し、テスト生成過程において前記組合せ回路のある擬似外部入力の値と前記擬似外部入力に対応する擬似外部出力の値とが異なることを表すキャプチャ衝突を定義し、前記キャプチャ衝突が生じたときにもバックトラックを行って、前記特定手段が特定した対象テストベクトルに代わる新しいテストベクトルを生成する、請求項7から10のいずれかに記載の生成方法。
- 論理回路に対する初期テストベクトル集合を変換して新しいテストベクトル集合を生成する生成方法であって、
前記論理回路はフルスキャン設計された順序回路であって、
生成手段が、前記順序回路に対応する組合せ回路に対し、テスト生成過程において前記組合せ回路のある擬似外部入力の値と前記擬似外部入力に応答する擬似外部出力の値とが異なることを表すキャプチャ衝突を定義し、前記キャプチャ衝突が生じたときにもバックトラックを行って、前記初期テストベクトル集合のうちの対象テストベクトルの代わりとして、前記順序回路に含まれるスキャンセルの出力についてスキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させる新しいテストベクトルを生成する生成ステップを含む、生成方法。 - 前記生成ステップでは、テスト生成過程における主含意スタックとは別に、前記キャプチャ衝突が生じたときに更新される回復含意スタックリストを用いる、請求項11又は12記載の生成方法。
- 前記生成ステップでは、前記キャプチャ衝突が生じれば、現在の主含意スタックの複製が前記キャプチャに対応する回復含意スタックとして前記回復含意スタックリストの先頭に追加される、請求項13記載の生成方法。
- 前記生成ステップでは、前記主含意スタックが空であって前記回復含意スタックリストが空ではないときには、前記回復含意スタックリストの先頭にある回復含意スタックが前記回復含意スタックリストから削除され、新たな主含意スタックとされ、前記回復含意スタックに対応するキャプチャ衝突は以降のテスト生成過程において無視されてテストベクトルの生成が再開されるリストアステップを含む、請求項13又は14記載の生成方法。
- 前記リストアステップは、初期テストベクトル集合で得られる故障検出率が低下しないために、対象故障を検出するまで繰り返される、請求項15記載の生成方法。
- 前記新しいテストベクトルに未定値が含まれている場合、スキャンキャプチャの前後において論理値に相違が発生するビットの数を減少させるように前記未定値に論理値が割り当てられる、請求項7から16のいずれかに記載の生成方法。
- 請求項7から17のいずれかに記載の生成方法をコンピュータに実行させることが可能なプログラム。
- 請求項18記載のプログラムをコンピュータが実行することが可能にて記録した記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088695A JP5066684B2 (ja) | 2006-03-28 | 2006-03-28 | 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
PCT/JP2007/056149 WO2007111288A1 (ja) | 2006-03-28 | 2007-03-26 | 生成装置、生成方法、プログラム、及び、記録媒体 |
TW096110308A TW200811458A (en) | 2006-03-28 | 2007-03-26 | Generation device, generation method, program for making computer execute the generation method, and recording medium with the program stored |
US12/235,628 US7962822B2 (en) | 2006-03-28 | 2008-09-23 | Generating device, generating method, program and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088695A JP5066684B2 (ja) | 2006-03-28 | 2006-03-28 | 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007263724A true JP2007263724A (ja) | 2007-10-11 |
JP5066684B2 JP5066684B2 (ja) | 2012-11-07 |
Family
ID=38541205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006088695A Active JP5066684B2 (ja) | 2006-03-28 | 2006-03-28 | 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7962822B2 (ja) |
JP (1) | JP5066684B2 (ja) |
TW (1) | TW200811458A (ja) |
WO (1) | WO2007111288A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199106A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路 |
JP5141989B2 (ja) * | 2007-10-19 | 2013-02-13 | 株式会社Lptex | 論理値決定方法及び論理値決定プログラム |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7970594B2 (en) * | 2005-06-30 | 2011-06-28 | The Mathworks, Inc. | System and method for using model analysis to generate directed test vectors |
JP5221554B2 (ja) * | 2007-10-19 | 2013-06-26 | 株式会社Lptex | ドントケアビット抽出方法及びドントケアビット抽出プログラム |
US8159255B2 (en) | 2008-02-15 | 2012-04-17 | Qualcomm, Incorporated | Methodologies and tool set for IDDQ verification, debugging and failure diagnosis |
US20110270548A1 (en) * | 2010-04-29 | 2011-11-03 | Qualcomm Incorporated | Automated verification and estimation of quiescent power supply current |
US10345369B2 (en) | 2012-10-02 | 2019-07-09 | Synopsys, Inc. | Augmented power-aware decompressor |
US10380303B2 (en) * | 2015-11-30 | 2019-08-13 | Synopsys, Inc. | Power-aware dynamic encoding |
CN117422031B (zh) * | 2023-12-18 | 2024-02-27 | 中科鉴芯(北京)科技有限责任公司 | Atpg系统测试向量生成和精简的方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004317505A (ja) * | 2003-04-03 | 2004-11-11 | Fujitsu Ltd | プログラム、記憶媒体、テストパターン作成方法及び装置 |
JP2006066825A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体集積回路テスト設計支援装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3429082B2 (ja) * | 1994-09-30 | 2003-07-22 | 株式会社リコー | テストベクタ編集装置 |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
JP3430079B2 (ja) * | 1999-09-29 | 2003-07-28 | Necエレクトロニクス株式会社 | テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体 |
US6986090B2 (en) * | 2002-02-20 | 2006-01-10 | International Business Machines Corporation | Method for reducing switching activity during a scan operation with limited impact on the test coverage of an integrated circuit |
US7509550B2 (en) * | 2003-02-13 | 2009-03-24 | Janusz Rajski | Fault diagnosis of compressed test responses |
US7027947B2 (en) | 2003-04-03 | 2006-04-11 | Fujitsu Limited | Integrated circuit testing method, program, storing medium, and apparatus |
JP2004325233A (ja) * | 2003-04-24 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2006106626A1 (ja) * | 2005-03-30 | 2006-10-12 | Kyushu Institute Of Technology | 半導体論理回路装置のテスト方法及びテストプログラム |
KR100708462B1 (ko) * | 2005-05-27 | 2007-04-18 | 연세대학교 산학협력단 | 천이감시 윈도우를 이용한 lfsr 천이수 감소방법 및 그장치 |
-
2006
- 2006-03-28 JP JP2006088695A patent/JP5066684B2/ja active Active
-
2007
- 2007-03-26 TW TW096110308A patent/TW200811458A/zh not_active IP Right Cessation
- 2007-03-26 WO PCT/JP2007/056149 patent/WO2007111288A1/ja active Application Filing
-
2008
- 2008-09-23 US US12/235,628 patent/US7962822B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004317505A (ja) * | 2003-04-03 | 2004-11-11 | Fujitsu Ltd | プログラム、記憶媒体、テストパターン作成方法及び装置 |
JP2006066825A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体集積回路テスト設計支援装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5141989B2 (ja) * | 2007-10-19 | 2013-02-13 | 株式会社Lptex | 論理値決定方法及び論理値決定プログラム |
JP2010199106A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007111288A1 (ja) | 2007-10-04 |
TWI368041B (ja) | 2012-07-11 |
US20090019327A1 (en) | 2009-01-15 |
JP5066684B2 (ja) | 2012-11-07 |
US7962822B2 (en) | 2011-06-14 |
TW200811458A (en) | 2008-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066684B2 (ja) | 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
Cho et al. | Gate exhaustive testing | |
US11361248B2 (en) | Multi-stage machine learning-based chain diagnosis | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
JP5017604B2 (ja) | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP4482622B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP5017603B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
Cook et al. | Structural in-field diagnosis for random logic circuits | |
Ye et al. | Diagnosis and layout aware (DLA) scan chain stitching | |
JP2008082867A5 (ja) | ||
JP2009276278A (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
US11815555B2 (en) | Universal compactor architecture for testing circuits | |
US10996273B2 (en) | Test generation using testability-based guidance | |
US20120112763A1 (en) | Method for Detecting Small Delay Defects | |
US10963612B2 (en) | Scan cell architecture for improving test coverage and reducing test application time | |
US11150299B2 (en) | Flexible isometric decompressor architecture for test compression | |
Czutro et al. | Dynamic compaction in SAT-based ATPG | |
Lien et al. | A test-per-clock LFSR reseeding algorithm for concurrent reduction on test sequence length and test data volume | |
Chen et al. | Cost-effective IR-drop failure identification and yield recovery through a failure-adaptive test scheme | |
US11422188B2 (en) | Isometric control data generation for test compression | |
Inuyama et al. | Critical-area-aware test pattern generation and reordering | |
JP2004185550A (ja) | 半導体集積回路のテスト容易化設計方法および装置 | |
Kochte et al. | SAT-based capture-power reduction for at-speed broadcast-scan-based test compression architectures | |
Seshadri et al. | Accelerating diagnostic fault simulation using z-diagnosis and concurrent equivalence identification | |
Pomeranz | Compaction of Functional Broadside Tests for Path Delay Faults Using Clusters of Propagation Lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |