JP2005038925A - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP2005038925A JP2005038925A JP2003197762A JP2003197762A JP2005038925A JP 2005038925 A JP2005038925 A JP 2005038925A JP 2003197762 A JP2003197762 A JP 2003197762A JP 2003197762 A JP2003197762 A JP 2003197762A JP 2005038925 A JP2005038925 A JP 2005038925A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- printed wiring
- sub
- wiring board
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】Ｖカットをまたぐ電気的接続経路を有するプリント配線基板において、Ｖカットでプリント配線基板を分断した際にＶカットの切断面にプリント配線パターンが露出しないようにする。
【解決手段】プリント配線基板１０は、主領域１と副領域２との境界には、Ｖカット溝３が形成されている。マイコン制御回路１１からは、試験用回路２１へ電気的に接続される複数の配線パターン１２がＶカット溝３近傍まで形成されており、試験用回路２１からは、マイコン制御回路１１へ電気的に接続される複数の配線パターン２２がＶカット溝３近傍まで形成されており、配線パターン１２の端部１３及び配線パターン２２の端部２３は、チップ部品をはんだづけ可能な如く一定の形状と面積でレジストが除去されている。Ｖカット溝３が形成されている領域には、全てのパターン層において配線パターンが形成されていない。
【選択図】 図１
【解決手段】プリント配線基板１０は、主領域１と副領域２との境界には、Ｖカット溝３が形成されている。マイコン制御回路１１からは、試験用回路２１へ電気的に接続される複数の配線パターン１２がＶカット溝３近傍まで形成されており、試験用回路２１からは、マイコン制御回路１１へ電気的に接続される複数の配線パターン２２がＶカット溝３近傍まで形成されており、配線パターン１２の端部１３及び配線パターン２２の端部２３は、チップ部品をはんだづけ可能な如く一定の形状と面積でレジストが除去されている。Ｖカット溝３が形成されている領域には、全てのパターン層において配線パターンが形成されていない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本願発明は、プリント配線パターンが形成されたプリント配線基板に関する。
【０００２】
【従来の技術】
プリント配線パターンが形成されたガラスエポキシ材等から成る基板にトランジスタやＩＣ等の電子部品が実装されてデジタル電子回路やアナログ電子回路等が構成されているプリント配線基板において、例えば、マイコン制御回路が構成されているプリント配線基板には、マイコン制御回路に加えて、マイコン制御回路の動作確認試験を行うための試験用回路が構成されているものが公知であり、例えば、動作確認試験装置をマイコン制御回路に接続するためのコネクタ等のインターフェース回路が実装されているプリント配線基板等が挙げられる。このようなプリント配線基板の動作確認試験等にのみ使用され、本来のプリント配線基板の構成としては必要のない試験用回路は、動作確認試験を行った後は不要な回路となる。そのため、本来は不要な回路が構成されていることによって、プリント配線基板が不必要に大型化してしまうという問題があった。
【０００３】
このような課題を解決する従来技術の一例としては、プリント配線基板上に本来の電子回路と試験用回路とが分離されて配置されるように配線パターンを形成するとともに、本来の電子回路と試験用回路との境界にＶカットを形成したものが公知である（例えば、特許文献１参照）。特許文献１に開示されている従来技術は、本来の電子回路と試験用回路とを電気的接続する配線パターンを横切るように一直線のＶカットが形成されている。Ｖカットが形成されている部分の配線パターンには、スルーホールが形成されており、スルーホールにＶカットが形成されている。それによって、本来の電子回路と試験用回路とを電気的に接続している配線パターンは、Ｖカットが形成されている部分で表面上は切れた状態となるがスルーホールによって電気的に接続された状態となる。そして、配線パターンは、Ｖカットが形成されている部分で表面上があらかじめ切れた状態になっているので、Ｖカット部分でプリント配線基板を折り曲げると容易に切断することができ、プリント配線基板から試験用回路部分のみを容易に分離させることができる。
【０００４】
【特許文献１】
特開平７−２６３８２１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に開示されている従来技術においては、スルーホールにＶカットが形成されているので、Ｖカット部分でプリント配線基板を折り曲げて切断すると、切断面にプリント配線パターンが露出した状態となる。そのため、切断後のプリント配線基板を装置に取り付けた際に、切断面に露出しているプリント配線パターン同士が短絡したり、切断面からプリント配線パターンが捲れ上がってしまったりして、プリント配線基板に構成された電子回路の誤動作や故障を招く虞がある。
【０００６】
本願発明は、このような状況に鑑み成されたものであり、その課題は、Ｖカットをまたぐ電気的接続経路を有するプリント配線基板において、Ｖカットでプリント配線基板を分断した際にＶカットの切断面にプリント配線パターンが露出しないようにすることにある。
【０００７】
【課題を解決するための手段】
上記課題を達成するため、本願発明の第１の態様は、主回路が構成される主領域と、副回路が構成される副領域とを有し、前記主領域と前記副領域とを略正確な分断位置で分断可能に前記主領域と前記副領域との境界にＶカット溝が形成されており、前記主回路及び前記副回路は、前記主回路と前記副回路とが電気的に接続された状態で所望の電子回路が構成される回路構成を成すプリント配線基板であって、前記主回路と前記副回路とを電気的に仮接続する回路仮接続部品が前記Ｖカット溝をまたいで前記主領域と前記副領域との間に実装される構成を成している、ことを特徴としたプリント配線基板である。
【０００８】
このように、Ｖカット溝をまたいで実装される回路仮接続部品によって、主回路と副回路とが電気的に仮接続されるので、Ｖカットをまたぐプリント配線パターンを設けることなく、主回路と副回路とを電気的に接続することができる。したがって、回路仮接続部品を撤去してＶカット溝でプリント配線基板を切断することによって、プリント配線基板の切断面にプリント配線パターンが露出しないように切断することができるという作用効果が得られる。そのため、切断面に露出しているプリント配線パターン同士が短絡したり、切断面からプリント配線パターンが捲れ上がってしまったりして、プリント配線基板に構成された電子回路の誤動作や故障が生じる虞がない。
【０００９】
本願発明の第２の態様は、前述した第１の態様において、前記回路仮接続部品による前記主回路と前記副回路との電気的接続を切断した状態において、少なくとも前記主回路は、独立して動作可能な回路構成を成しており、前記回路仮接続部品によって前記主回路と前記副回路とが電気的に接続された状態において、前記副回路は、前記主回路の試験用回路として動作する回路構成を成している、ことを特徴としたプリント配線基板である。
【００１０】
プリント配線基板をＶカット溝で分断する前の時点では、主回路と副回路とが電気的に接続されて副回路が主回路の試験用回路として動作する。つまり、主回路の試験が済んだ時点で、試験用回路としての副回路は不要な回路となる。したがって、Ｖカット溝でプリント配線基板を切断することによって、主回路から不要となった副回路を切り離した主回路のみのプリント基板を構成することができる。それによって、本来必要な回路構成のみのプリント配線基板を構成することができるので、プリント配線基板を小型化することができるという作用効果が得られる。
【００１１】
本願発明の第３の態様は、前述した第２の態様において、前記主回路は、マイコン制御回路を有しており、前記副回路は、前記マイコン制御装置にデバッグ装置を接続するための回路を有している、ことを特徴としたプリント配線基板である。
【００１２】
主回路の設計開発段階において、マイコン制御回路にデバッグ装置を接続するためのコネクタ等の部品は、デバッグ終了後には不要な部品となる。そこで、そのような部品等のデバッグ時のみ必要な回路を副回路として構成することによって、デバッグ終了後にマイコン制御回路以外の不要な回路の無いマイコン制御回路のプリント配線基板を簡単に構成することができ、それによって、前述した本願発明の第２の態様と同様の作用効果を得ることができる。
【００１３】
本願発明の第４の態様は、前述した第２の態様又は第３の態様において、前記回路仮接続部品は、前記副回路の一部を構成する電子部品である、ことを特徴としたプリント配線基板である。
【００１４】
主回路の試験やデバッグ等が終了して、Ｖカット溝でプリント配線基板を切断して主回路から副回路を切り離した時点で副回路は不要になるので、回路仮接続部品が副回路の一部を構成するようにしても良く、それによって、副回路の部品点数の削減が可能になり、プリント配線基板のコストを低減させることができるという作用効果が得られる。
【００１５】
本願発明の第５の態様は、前述した第１の態様〜第４の態様のいずれかにおいて、前記回路仮接続部品は、面実装のチップ部品である、ことを特徴としたプリント配線基板である。
【００１６】
プリント配線基板をＶカット溝で切断して主回路と副回路とを切り離す際には、Ｖカット溝をまたいだ状態で実装されて主回路と副回路とを仮接続している回路仮接続部品を撤去する必要がある。そこで、この回路仮接続部品を面実装のチップ部品にする。面実装のチップ部品は、はんだごて等で軽く熱を加えるだけで、プリント配線基板から配線パターンを傷付けることなく容易に撤去することが可能なので、プリント配線基板からの回路仮接続部品の撤去が容易になるという作用効果が得られる。
【００１７】
【発明の実施の形態】
以下、本願発明の一実施の形態を図面に基づいて説明する。
図１は、本願発明に係るプリント配線基板の全体斜視図であり、図２は、プリント配線基板の一部を拡大して示した斜視図である。
【００１８】
プリント配線基板１０は、「主回路」としてのマイコン制御回路１１が構成される主領域１と、「副回路」としての試験用回路２１が構成される副領域２とを有している。主領域１と副領域２との境界には、公知のＶカット溝３が図示の如く形成されている。マイコン制御回路１１からは、試験用回路２１へ電気的に接続される複数の配線パターン１２がＶカット溝３近傍まで形成されており、配線パターン１２の端部１３は、チップ部品をはんだづけ可能な如く一定の形状と面積でレジストが除去されている。また、試験用回路２１からは、マイコン制御回路１１へ電気的に接続される複数の配線パターン２２がＶカット溝３近傍まで形成されており、配線パターン２２の端部２３は、チップ部品をはんだづけ可能な如く一定の形状と面積でプリント配線基板１０の表面のレジストが除去されている。
【００１９】
マイコン制御回路１１側の配線パターン１２の端部１３と、試験用回路２１側の配線パターン２２の端部２３とは、図示の如く、Ｖカット溝３に沿って平行に等間隔で多数配置されている。プリント配線基板１０は、多層のガラスエポキシ基板であるが、全てのパターン層において、Ｖカット溝３が形成されている領域に配線パターンが形成されていない。したがって、図１及び図２に示した状態においては、マイコン制御回路１１と試験用回路２１とは、電気的に一切接続されていない状態となっている。尚、プリント配線基板１０は、単層基板でも多層基板でも良く、基板材質もガラスエポキシ材等の一般的にプリント配線基板１０に使用されるものであれば何でも良い。
【００２０】
図３は、マイコン制御回路１１と試験用回路２１とが電気的に接続されている状態のプリント配線基板１０の全体斜視図であり、図４は、その接続部分を拡大して示した斜視図である。
【００２１】
マイコン制御回路１１側の配線パターン１２の端部１３と、試験用回路２１側の配線パターン２２の端部２３とを接続させる如く、「回路仮接続部品」としてのチップ部品４がＶカット溝３をまたいだ状態で実装される。チップ部品４は、Ｖカット溝３を挟んで隣接する一組の端部１３と端部２３とを電気的に接続するだけのジャンパー部品である。チップ部品４は、端部１３と端部２３の組の数だけ実装され、それによって、マイコン制御回路１１と試験用回路２１とが電気的に接続された状態となり、試験用回路２１によるマイコン制御装置１１の動作試験が可能な状態となる。例えば、試験用回路２１には、マイコン制御装置１１のデバッグ装置を接続可能なコネクタ等を設けても良いし、マイコン制御装置１１の動作試験用のテストプログラムを格納したＲＯＭを実装可能なソケット等を設けても良い。また、チップ部品４は、試験用回路２１の回路の一部を構成する抵抗やコンデンサ等であっても良い。それによって、試験用回路２１の一部の素子でマイコン制御回路１１と試験用回路２１とを接続することができ、試験用回路２１の部品点数を削減することができるので、プリント配線基板１０のコストを削減することが可能になる。
【００２２】
図５は、プリント配線基板１０をＶカット溝３で切断して、主領域１と副領域２と分断し、主領域１側のみとなったプリント配線基板１０の全体斜視図であり、図６は、その切断面近傍を拡大した斜視図である。
【００２３】
試験用回路２１によるマイコン制御回路１１の動作確認やデバッグ等が終了した後は、マイコン制御回路１１と試験用回路２１とを電気的に接続していたチップ部品４を全て撤去した後、プリント配線基板１０をＶカット溝３で切断して主領域１と副領域２とに分断する。面実装のチップ部品４は、はんだごて等で軽く熱を加えるだけで、プリント配線基板１０から配線パターンを傷付けることなく容易に撤去することできる。また、プリント配線基板１０は、前述したように、全てのパターン層においてＶカット溝３が形成されている領域に配線パターンが形成されておらず、Ｖカット溝をまたいで実装されるチップ部品４によってのみ、主回路と副回路とが電気的に仮接続されるので、Ｖカット溝３にて切断されたプリント配線基板１０の切断面３１にプリント配線パターンが露出することはない。したがって、試験用回路２１が分断されてマイコン制御回路１１のみとなったプリント配線基板１０がマイコン制御装置等に実装した際に、切断面３１において、プリント配線パターン同士が短絡したり、プリント配線パターンが捲れ上がってしまったりして、プリント配線基板１０に構成されたマイコン制御回路１１の誤動作や故障が生じる虞をなくすことができる。
【００２４】
尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【図１】本願発明に係るプリント配線基板の全体斜視図である。
【図２】プリント配線基板の一部を拡大して示した斜視図である。
【図３】本願発明に係るプリント配線基板の全体斜視図である。
【図４】プリント配線基板の一部を拡大して示した斜視図である。
【図５】本願発明に係るプリント配線基板の全体斜視図である。
【図６】プリント配線基板の一部を拡大して示した斜視図である。
【符号の説明】
１ 主領域、２ 副領域、３ Ｖカット溝、４ チップ部品、１０ プリント配線基板、１１ マイコン制御回路、２１ 試験用回路
【発明の属する技術分野】
本願発明は、プリント配線パターンが形成されたプリント配線基板に関する。
【０００２】
【従来の技術】
プリント配線パターンが形成されたガラスエポキシ材等から成る基板にトランジスタやＩＣ等の電子部品が実装されてデジタル電子回路やアナログ電子回路等が構成されているプリント配線基板において、例えば、マイコン制御回路が構成されているプリント配線基板には、マイコン制御回路に加えて、マイコン制御回路の動作確認試験を行うための試験用回路が構成されているものが公知であり、例えば、動作確認試験装置をマイコン制御回路に接続するためのコネクタ等のインターフェース回路が実装されているプリント配線基板等が挙げられる。このようなプリント配線基板の動作確認試験等にのみ使用され、本来のプリント配線基板の構成としては必要のない試験用回路は、動作確認試験を行った後は不要な回路となる。そのため、本来は不要な回路が構成されていることによって、プリント配線基板が不必要に大型化してしまうという問題があった。
【０００３】
このような課題を解決する従来技術の一例としては、プリント配線基板上に本来の電子回路と試験用回路とが分離されて配置されるように配線パターンを形成するとともに、本来の電子回路と試験用回路との境界にＶカットを形成したものが公知である（例えば、特許文献１参照）。特許文献１に開示されている従来技術は、本来の電子回路と試験用回路とを電気的接続する配線パターンを横切るように一直線のＶカットが形成されている。Ｖカットが形成されている部分の配線パターンには、スルーホールが形成されており、スルーホールにＶカットが形成されている。それによって、本来の電子回路と試験用回路とを電気的に接続している配線パターンは、Ｖカットが形成されている部分で表面上は切れた状態となるがスルーホールによって電気的に接続された状態となる。そして、配線パターンは、Ｖカットが形成されている部分で表面上があらかじめ切れた状態になっているので、Ｖカット部分でプリント配線基板を折り曲げると容易に切断することができ、プリント配線基板から試験用回路部分のみを容易に分離させることができる。
【０００４】
【特許文献１】
特開平７−２６３８２１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に開示されている従来技術においては、スルーホールにＶカットが形成されているので、Ｖカット部分でプリント配線基板を折り曲げて切断すると、切断面にプリント配線パターンが露出した状態となる。そのため、切断後のプリント配線基板を装置に取り付けた際に、切断面に露出しているプリント配線パターン同士が短絡したり、切断面からプリント配線パターンが捲れ上がってしまったりして、プリント配線基板に構成された電子回路の誤動作や故障を招く虞がある。
【０００６】
本願発明は、このような状況に鑑み成されたものであり、その課題は、Ｖカットをまたぐ電気的接続経路を有するプリント配線基板において、Ｖカットでプリント配線基板を分断した際にＶカットの切断面にプリント配線パターンが露出しないようにすることにある。
【０００７】
【課題を解決するための手段】
上記課題を達成するため、本願発明の第１の態様は、主回路が構成される主領域と、副回路が構成される副領域とを有し、前記主領域と前記副領域とを略正確な分断位置で分断可能に前記主領域と前記副領域との境界にＶカット溝が形成されており、前記主回路及び前記副回路は、前記主回路と前記副回路とが電気的に接続された状態で所望の電子回路が構成される回路構成を成すプリント配線基板であって、前記主回路と前記副回路とを電気的に仮接続する回路仮接続部品が前記Ｖカット溝をまたいで前記主領域と前記副領域との間に実装される構成を成している、ことを特徴としたプリント配線基板である。
【０００８】
このように、Ｖカット溝をまたいで実装される回路仮接続部品によって、主回路と副回路とが電気的に仮接続されるので、Ｖカットをまたぐプリント配線パターンを設けることなく、主回路と副回路とを電気的に接続することができる。したがって、回路仮接続部品を撤去してＶカット溝でプリント配線基板を切断することによって、プリント配線基板の切断面にプリント配線パターンが露出しないように切断することができるという作用効果が得られる。そのため、切断面に露出しているプリント配線パターン同士が短絡したり、切断面からプリント配線パターンが捲れ上がってしまったりして、プリント配線基板に構成された電子回路の誤動作や故障が生じる虞がない。
【０００９】
本願発明の第２の態様は、前述した第１の態様において、前記回路仮接続部品による前記主回路と前記副回路との電気的接続を切断した状態において、少なくとも前記主回路は、独立して動作可能な回路構成を成しており、前記回路仮接続部品によって前記主回路と前記副回路とが電気的に接続された状態において、前記副回路は、前記主回路の試験用回路として動作する回路構成を成している、ことを特徴としたプリント配線基板である。
【００１０】
プリント配線基板をＶカット溝で分断する前の時点では、主回路と副回路とが電気的に接続されて副回路が主回路の試験用回路として動作する。つまり、主回路の試験が済んだ時点で、試験用回路としての副回路は不要な回路となる。したがって、Ｖカット溝でプリント配線基板を切断することによって、主回路から不要となった副回路を切り離した主回路のみのプリント基板を構成することができる。それによって、本来必要な回路構成のみのプリント配線基板を構成することができるので、プリント配線基板を小型化することができるという作用効果が得られる。
【００１１】
本願発明の第３の態様は、前述した第２の態様において、前記主回路は、マイコン制御回路を有しており、前記副回路は、前記マイコン制御装置にデバッグ装置を接続するための回路を有している、ことを特徴としたプリント配線基板である。
【００１２】
主回路の設計開発段階において、マイコン制御回路にデバッグ装置を接続するためのコネクタ等の部品は、デバッグ終了後には不要な部品となる。そこで、そのような部品等のデバッグ時のみ必要な回路を副回路として構成することによって、デバッグ終了後にマイコン制御回路以外の不要な回路の無いマイコン制御回路のプリント配線基板を簡単に構成することができ、それによって、前述した本願発明の第２の態様と同様の作用効果を得ることができる。
【００１３】
本願発明の第４の態様は、前述した第２の態様又は第３の態様において、前記回路仮接続部品は、前記副回路の一部を構成する電子部品である、ことを特徴としたプリント配線基板である。
【００１４】
主回路の試験やデバッグ等が終了して、Ｖカット溝でプリント配線基板を切断して主回路から副回路を切り離した時点で副回路は不要になるので、回路仮接続部品が副回路の一部を構成するようにしても良く、それによって、副回路の部品点数の削減が可能になり、プリント配線基板のコストを低減させることができるという作用効果が得られる。
【００１５】
本願発明の第５の態様は、前述した第１の態様〜第４の態様のいずれかにおいて、前記回路仮接続部品は、面実装のチップ部品である、ことを特徴としたプリント配線基板である。
【００１６】
プリント配線基板をＶカット溝で切断して主回路と副回路とを切り離す際には、Ｖカット溝をまたいだ状態で実装されて主回路と副回路とを仮接続している回路仮接続部品を撤去する必要がある。そこで、この回路仮接続部品を面実装のチップ部品にする。面実装のチップ部品は、はんだごて等で軽く熱を加えるだけで、プリント配線基板から配線パターンを傷付けることなく容易に撤去することが可能なので、プリント配線基板からの回路仮接続部品の撤去が容易になるという作用効果が得られる。
【００１７】
【発明の実施の形態】
以下、本願発明の一実施の形態を図面に基づいて説明する。
図１は、本願発明に係るプリント配線基板の全体斜視図であり、図２は、プリント配線基板の一部を拡大して示した斜視図である。
【００１８】
プリント配線基板１０は、「主回路」としてのマイコン制御回路１１が構成される主領域１と、「副回路」としての試験用回路２１が構成される副領域２とを有している。主領域１と副領域２との境界には、公知のＶカット溝３が図示の如く形成されている。マイコン制御回路１１からは、試験用回路２１へ電気的に接続される複数の配線パターン１２がＶカット溝３近傍まで形成されており、配線パターン１２の端部１３は、チップ部品をはんだづけ可能な如く一定の形状と面積でレジストが除去されている。また、試験用回路２１からは、マイコン制御回路１１へ電気的に接続される複数の配線パターン２２がＶカット溝３近傍まで形成されており、配線パターン２２の端部２３は、チップ部品をはんだづけ可能な如く一定の形状と面積でプリント配線基板１０の表面のレジストが除去されている。
【００１９】
マイコン制御回路１１側の配線パターン１２の端部１３と、試験用回路２１側の配線パターン２２の端部２３とは、図示の如く、Ｖカット溝３に沿って平行に等間隔で多数配置されている。プリント配線基板１０は、多層のガラスエポキシ基板であるが、全てのパターン層において、Ｖカット溝３が形成されている領域に配線パターンが形成されていない。したがって、図１及び図２に示した状態においては、マイコン制御回路１１と試験用回路２１とは、電気的に一切接続されていない状態となっている。尚、プリント配線基板１０は、単層基板でも多層基板でも良く、基板材質もガラスエポキシ材等の一般的にプリント配線基板１０に使用されるものであれば何でも良い。
【００２０】
図３は、マイコン制御回路１１と試験用回路２１とが電気的に接続されている状態のプリント配線基板１０の全体斜視図であり、図４は、その接続部分を拡大して示した斜視図である。
【００２１】
マイコン制御回路１１側の配線パターン１２の端部１３と、試験用回路２１側の配線パターン２２の端部２３とを接続させる如く、「回路仮接続部品」としてのチップ部品４がＶカット溝３をまたいだ状態で実装される。チップ部品４は、Ｖカット溝３を挟んで隣接する一組の端部１３と端部２３とを電気的に接続するだけのジャンパー部品である。チップ部品４は、端部１３と端部２３の組の数だけ実装され、それによって、マイコン制御回路１１と試験用回路２１とが電気的に接続された状態となり、試験用回路２１によるマイコン制御装置１１の動作試験が可能な状態となる。例えば、試験用回路２１には、マイコン制御装置１１のデバッグ装置を接続可能なコネクタ等を設けても良いし、マイコン制御装置１１の動作試験用のテストプログラムを格納したＲＯＭを実装可能なソケット等を設けても良い。また、チップ部品４は、試験用回路２１の回路の一部を構成する抵抗やコンデンサ等であっても良い。それによって、試験用回路２１の一部の素子でマイコン制御回路１１と試験用回路２１とを接続することができ、試験用回路２１の部品点数を削減することができるので、プリント配線基板１０のコストを削減することが可能になる。
【００２２】
図５は、プリント配線基板１０をＶカット溝３で切断して、主領域１と副領域２と分断し、主領域１側のみとなったプリント配線基板１０の全体斜視図であり、図６は、その切断面近傍を拡大した斜視図である。
【００２３】
試験用回路２１によるマイコン制御回路１１の動作確認やデバッグ等が終了した後は、マイコン制御回路１１と試験用回路２１とを電気的に接続していたチップ部品４を全て撤去した後、プリント配線基板１０をＶカット溝３で切断して主領域１と副領域２とに分断する。面実装のチップ部品４は、はんだごて等で軽く熱を加えるだけで、プリント配線基板１０から配線パターンを傷付けることなく容易に撤去することできる。また、プリント配線基板１０は、前述したように、全てのパターン層においてＶカット溝３が形成されている領域に配線パターンが形成されておらず、Ｖカット溝をまたいで実装されるチップ部品４によってのみ、主回路と副回路とが電気的に仮接続されるので、Ｖカット溝３にて切断されたプリント配線基板１０の切断面３１にプリント配線パターンが露出することはない。したがって、試験用回路２１が分断されてマイコン制御回路１１のみとなったプリント配線基板１０がマイコン制御装置等に実装した際に、切断面３１において、プリント配線パターン同士が短絡したり、プリント配線パターンが捲れ上がってしまったりして、プリント配線基板１０に構成されたマイコン制御回路１１の誤動作や故障が生じる虞をなくすことができる。
【００２４】
尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【図１】本願発明に係るプリント配線基板の全体斜視図である。
【図２】プリント配線基板の一部を拡大して示した斜視図である。
【図３】本願発明に係るプリント配線基板の全体斜視図である。
【図４】プリント配線基板の一部を拡大して示した斜視図である。
【図５】本願発明に係るプリント配線基板の全体斜視図である。
【図６】プリント配線基板の一部を拡大して示した斜視図である。
【符号の説明】
１ 主領域、２ 副領域、３ Ｖカット溝、４ チップ部品、１０ プリント配線基板、１１ マイコン制御回路、２１ 試験用回路
Claims (5)
- 主回路が構成される主領域と、副回路が構成される副領域とを有し、前記主領域と前記副領域とを略正確な分断位置で分断可能に前記主領域と前記副領域との境界にＶカット溝が形成されており、前記主回路及び前記副回路は、前記主回路と前記副回路とが電気的に接続された状態で所望の電子回路が構成される回路構成を成すプリント配線基板であって、
前記主回路と前記副回路とを電気的に仮接続する回路仮接続部品が前記Ｖカット溝をまたいで前記主領域と前記副領域との間に実装される構成を成している、ことを特徴としたプリント配線基板。 - 請求項１において、前記回路仮接続部品による前記主回路と前記副回路との電気的接続を切断した状態において、少なくとも前記主回路は、独立して動作可能な回路構成を成しており、
前記回路仮接続部品によって前記主回路と前記副回路とが電気的に接続された状態において、前記副回路は、前記主回路の試験用回路として動作する回路構成を成している、ことを特徴としたプリント配線基板。 - 請求項２において、前記主回路は、マイコン制御回路を有しており、前記副回路は、前記マイコン制御装置にデバッグ装置を接続するための回路を有している、ことを特徴としたプリント配線基板。
- 請求項２又は３において、前記回路仮接続部品は、前記副回路の一部を構成する電子部品である、ことを特徴としたプリント配線基板。
- 請求項１〜４のいずれか１項において、前記回路仮接続部品は、面実装のチップ部品である、ことを特徴としたプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197762A JP2005038925A (ja) | 2003-07-16 | 2003-07-16 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197762A JP2005038925A (ja) | 2003-07-16 | 2003-07-16 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038925A true JP2005038925A (ja) | 2005-02-10 |
Family
ID=34207791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003197762A Pending JP2005038925A (ja) | 2003-07-16 | 2003-07-16 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038925A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102149249A (zh) * | 2010-02-04 | 2011-08-10 | 株式会社安川电机 | 控制基板以及使用该基板的多轴用马达控制装置 |
| JP2015162585A (ja) * | 2014-02-27 | 2015-09-07 | 株式会社デンソー | 電子装置 |
| JP2015162517A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社デンソー | 車両用電子制御装置 |
-
2003
- 2003-07-16 JP JP2003197762A patent/JP2005038925A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102149249A (zh) * | 2010-02-04 | 2011-08-10 | 株式会社安川电机 | 控制基板以及使用该基板的多轴用马达控制装置 |
| JP2011165710A (ja) * | 2010-02-04 | 2011-08-25 | Yaskawa Electric Corp | 制御基板とこれを用いた多軸用モータ制御装置 |
| JP2015162517A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社デンソー | 車両用電子制御装置 |
| JP2015162585A (ja) * | 2014-02-27 | 2015-09-07 | 株式会社デンソー | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7660129B2 (en) | Printed circuit board, solder connection structure and method between printed circuit board and flexible printed circuit board | |
| US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
| JP2005038925A (ja) | プリント配線基板 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| JP4983259B2 (ja) | フレキシブル基板の接続構造 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2007250815A (ja) | フレキシブルプリント基板及びそれを用いた電子部品実装回路 | |
| KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
| JPH04192389A (ja) | 電子回路 | |
| JP3126686U (ja) | サイズ変更可能なプリント配線基板 | |
| JP3126686U7 (ja) | ||
| KR20030032456A (ko) | 인쇄회로기판의 저항치 변경방법 | |
| JP2007116040A (ja) | 回路基板 | |
| JP2001085813A (ja) | 電子機器とその取付構造 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JP2004128412A (ja) | フレキシブル回路基板 | |
| JPS5832484A (ja) | 複合プリント基板 | |
| JPH10163587A (ja) | プリント基板 | |
| KR101255936B1 (ko) | 회로기판 및 회로기판 검사 방법 | |
| JP2006156512A (ja) | プリント配線基板 | |
| JP2006222155A (ja) | フレキシブル基板およびその接続方法 | |
| JP2004087748A (ja) | プリント配線板 | |
| JP2006147855A (ja) | プリント基板の接続構造 | |
| JP2008060404A (ja) | フレキシブル配線基板およびフレキシブル配線基板の作製方法 | |
| JPH0779064A (ja) | 印刷配線板 |