JP2005026655A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005026655A JP2005026655A JP2003413095A JP2003413095A JP2005026655A JP 2005026655 A JP2005026655 A JP 2005026655A JP 2003413095 A JP2003413095 A JP 2003413095A JP 2003413095 A JP2003413095 A JP 2003413095A JP 2005026655 A JP2005026655 A JP 2005026655A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- polysilicon layer
- amorphous silicon
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 235000001892 vitamin D2 Nutrition 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【課題】アンドープト非晶質シリコン層を形成した後、小さいサイズのグレイン成長が容易であるようにスパイク急速熱処理でアンドープト非晶質シリコン薄膜を結晶化させることにより、グレインサイズを小さく且つ均一に形成しながら小さいサイズのグレイン断面が円柱状の構造で界面の直角方向に成長した結晶を誘導して表面粗さを減少させ、全体面積にわたって電気的に均一に特性を得ることが可能な半導体素子の製造方法を提供する。
【解決手段】半導体素子を形成するためのいろいろの要素が設けられた半導体基板上に非晶質シリコン層を形成する段階と、スパイク急速熱処理工程で非晶質シリコン層を先に結晶化させ、グレインサイズが小さく且つ均一な非晶質ポリシリコン層に形成する段階とを含む。
【選択図】図４
【解決手段】半導体素子を形成するためのいろいろの要素が設けられた半導体基板上に非晶質シリコン層を形成する段階と、スパイク急速熱処理工程で非晶質シリコン層を先に結晶化させ、グレインサイズが小さく且つ均一な非晶質ポリシリコン層に形成する段階とを含む。
【選択図】図４
Description
本発明は、半導体素子の製造方法に係り、特に、ポリシリコン層のグレインサイズ（Grain size）を小さく且つ均一に形成するための半導体素子の製造方法に関する。
最近、半導体素子の集積度が高くなるにつれて、ＮＡＮＤフラッシュメモリ素子を製造する過程で素子分離膜をＳＡ−ＳＴＩ（Self Aligned Shallow Trench Isolation）工程で形成し、これによりフローティングゲートを第１ポリシリコン層と第２ポリシリコン層とに分割して積層構造で形成している。この際、第１ポリシリコン層はアンドープト（undoped）非結晶シリコン層で形成するが、これにより後続の熱工程によって粗大なグレインサイズが形成される。
図１は熱工程によって非晶質シリコン層が結晶化された状態を示すＴＥＭ（透過電子顕微鏡：Transmission Electron Microscope）写真である。
図１を参照すると、グレインサイズは少なくとも約２００ｎｍ以上になるが、これはゲート臨界寸法（Gate Critical Dimension）の２倍を超える大きさであって、特定のセルにはグレインバウンダリー（Grain Boundary）が存在しないことも、特定のセルにはグレインバウンダリーが存在（激しい場合にはツイングレインバウンダリーも存在）することもある。このように、グレインサイズが大きくなるにつれて、ＦＮトンネリングを動作原理とするフラッシュメモリセルのプログラム／消去（Program/Erase）しきい値電圧の変化が大きくなる。これにより、グレインバウンダリーが相対的に密集した特定のセルは、通常水準のセルより消去速度がさらに速くなって過消去セル（Over-erased Cell）になる。このような現象は、グレインバウンダリー地域に存在するオキサイドバレー（Oxide Valley）で相対的に過度なリンの濃度によってエネルギー障壁高さの減少（Potential barrier height reduction）或いはエレクトロントラップ（Electron Trap）現象が発生することによるものである。
したがって、本発明の目的は、アンドープト非晶質シリコン層を形成した後、小さいサイズのグレイン成長が容易であるようにスパイク急速熱処理工程（Spike Rapid Thermal Process）でアンドープト非晶質シリコン薄膜を結晶化させることにより、グレインサイズを小さく且つ均一に形成しながら小さいサイズのグレイン断面が円柱状の構造で界面の直角方向に成長した結晶を誘導して表面粗さ（surface roughness）を減少させ、全体面積にわたって電気的に均一な特性を得ることが可能な半導体素子の製造方法を提供することにある。
上記目的を達成するために、本発明の実施例に係る半導体素子の製造方法は、半導体素子を形成するためのいろいろの要素が設けられた半導体基板上に非晶質シリコン層を形成する段階と、スパイク急速熱処理工程で非晶質シリコン層を先に結晶化させ、グレインサイズが小さく且つ均一な非晶質ポリシリコン層に形成する段階とを含む。
前記において、非晶質シリコン層はアンドープト非晶質ポリシリコン層で形成することができ、３００℃以上、且つ６００℃以下の温度で形成することができる。
スパイク急速熱処理工程は、Ｎ２ガス雰囲気中で１秒当り１００℃以上、且つ３００℃以下の昇温速度で瞬間加熱方式で行うことができる。また、９００℃以上、且つ１０５０℃以下の温度で行い、円柱状の構造で形成されたグレインサイズが６００Åよりも小さくなるように熱処理条件を調節することができる。
本発明は、ポリシリコン層のグレインサイズを小さく且つ均一に形成してセル当り存在するグレイン密度（Grain density）を均一にすることにより、セル間プログラム／消去（Program/Erase）しきい値電圧の変化を減少させて素子の電気的特性及び信頼性を向上させることができる。
また、スパイク急速熱処理を適用して非晶質アンドープトポリシリコン層を結晶化することにより、表面粗さが劣化することを効果的に抑制することができ、高温ドープトポリシリコンを使用する場合の如く追加的で制御し難いポリシリコン化学的機械的研磨工程を省くことができる。そして、フラッシュメモリ素子の場合は電荷保存（Retention）特性を向上させるのに有利である。
そして、複雑な工程／装備の追加所要なく既存の装備と工程を用いて応用／適用可能なので、低いコストと高い信頼性を有する素子形成が可能である。
さらに、本発明は、スパイク急速熱処理でシリコン層を先行熱処理することにより、最終的にフラッシュメモリ素子の製造完了時或いはデキャップ（Decap）時にフローティングゲート用ポリシリコン層の微細構造を最大１０００Å以内に制御することができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって理解されるべきである。
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜或いは半導体基板に直接接触して存在することもでき、あるいはその間に第３の膜が介在されることもできる。また、図面において、各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において、同一の符号は同一の要素を指す。
図２及び図３は本発明の実施例に係る半導体素子のポリシリコン層形成方法を説明するための素子の断面図である。図４は本発明の実施例によって円柱状に成長したポリシリコン層を示すＴＥＭ写真である。
図２（ａ）を参照すると、半導体素子を形成するためのいろいろの要素（複数種類の要素）が設けられた半導体基板201上にトンネル酸化膜202及びアンドープト非晶質ポリシリコン層203を順次形成する。この際、アンドープト非晶質ポリシリコン層203は３００℃以上、且つ６００℃以下の温度で２００Å〜６００Åの厚さに形成することが好ましい。
図２（ｂ）を参照すると、図２（ａ）に示すアンドープト非晶質ポリシリコン層203のグレインが小さく且つ均一に形成されるよう、瞬間加熱方式のスパイク急速熱処理工程を行い、図２（ａ）に示すアンドープト非晶質ポリシリコン層203を先に結晶化させ、結晶化されたポリシリコン層204を形成する。この際、スパイク急速熱処理はＮ２ガス雰囲気中で１秒当たり１００℃以上、且つ３００℃以下の昇温速度で温度９００℃以上、且つ１０５０℃以下の範囲で行い、円柱状の構造で形成されたグレインサイズが６００Åよりも小さくなるよう、集積度または工程条件によってスパイク急速熱処理条件を調節することができる。
このような条件でスパイク急速熱処理を行って図２（ａ）に示すアンドープト非晶質ポリシリコン層203を先に結晶化させることにより、図４に示すように、小さいグレインを均一に実現することができる。また、小さいグレインの断面が円柱状の構造で界面の直角方向に成長した結晶を誘導して表面粗さを減少させ、後続の工程でポリシリコン層を形成した後、ＯＮＯ(oxide-nitride-oxide)誘電体膜との界面の安定化を図ることができる。
このようにスパイク急速熱処理工程でグレインサイズが小さければ、均一で表面粗さの良好なポリシリコン層204を形成することにより、ポリシリコン層204の全体領域にわたって均一な電気的特性を得ることができる。
図２（ｃ）を参照すると、全体上部にパッド窒化膜205を形成する。パッド窒化膜205はＬＰＣＶＤ(低圧化学気相蒸着；Low Pressure Chemical Vapor Deposition)法で形成することができ、７００Å〜１２００Å程度の厚さに形成することができる。
図３（ａ）を参照すると、素子分離マスクを用いたエッチング工程で素子分離領域上のパッド窒化膜205、結晶化されたポリシリコン層204及びトンネル酸化膜202を順次エッチングして除去し、素子分離領域を定義する。これにより、素子分離領域の半導体基板201の表面に露出される。次に、トレンチエッチング工程によって素子分離領域の半導体基板201を所定の深さまでエッチングしてトレンチ206を形成する。
前記において、トレンチエッチング工程はトレンチ206の側壁傾斜角が８０°〜８８°となるように行う。
図３（ｂ）を参照すると、トレンチエッチング工程を行う間、高エネルギーのイオン衝撃で引き起こされたシリコン損傷をキュアリングし、或いは同時にトレンチ206の上部及び下部コーナーを丸くラウンド処理するために、側壁酸化工程でトレンチ206の側壁及び底面を酸化させる。これにより、トレンチ206の側壁及び底面に熱酸化膜207が形成される。
側壁酸化工程は、ドライ酸化方式又はウェット酸化方式で行うことができ、結晶化されたポリシリコン層204の過多粒成長が発生する２次再結晶化を防止するために、８００℃〜９００℃の温度で行うことが好ましい。一方、側壁酸化工程は熱酸化膜207が３０Å〜１００Åの厚さに形成されるように行うことが好ましい。
次に、トレンチ206を絶縁物質で埋め込んで素子分離膜208を形成する。この際、素子分離膜208はＨＤＰ（High Density Plasma）酸化物でトレンチ206を埋め込むことが好ましく、パッド窒化膜205上に形成されるＨＤＰ酸化物は化学的機械的研磨工程で除去する。
図３（ｃ）を参照すると、図３（ｂ）に示すパッド窒化膜205を除去する。この際、図３（ｂ）に示すパッド窒化膜205はリン酸（Ｈ３ＰＯ４）を用いて除去することができる。
次に、全体上部にポリシリコン層209を形成した後、エッチング工程で素子分離膜208上のポリシリコン層209を部分的に一部除去することにより、ワードライン方向に隣り合うセルから分離されるポリシリコン層209が形成される。
ポリシリコン層209はＳｉＨ４またはＳｉ２Ｈ６とＰＨ３ガスを用いてＬＰＣＶＤ法で形成することができる。さらに具体的には、工程条件を例えば５１０℃〜５５０℃の温度と０.１Torr〜３Torrの圧力でＬＰＣＶＤ方式によってポリシリコン層209を形成し、１０００Å〜２０００Åの厚さに形成することができる。この際、ポリシリコン層209にドープされたＰ濃度は１.０Ｅ２０atoms/cc〜２.０Ｅ２０atoms/cc程度に調節することが好ましい。一方、ポリシリコン層209をパターニングするためのエッチング工程は、垂直または傾斜エッチング方式で行ってポリシリコン層209間の間隔を確保するようにする。
前記において、ポリシリコン層209は、結晶化されたポリシリコン層204と電気的に接触してフローティングゲート210を成し、フローティングゲート210の面積を増加させる役割を果たす。これにより、フラッシュメモリセルが製造される。
２０１ 半導体基板
２０２ トンネル酸化膜
２０３ 非晶質シリコン層
２０４ 結晶化されたシリコン層
２０５ パッド窒化膜
２０６ トレンチ
２０７ 熱酸化膜
２０８ 素子分離膜
２０９ ポリシリコン層
２１０ フローティングゲート
２０２ トンネル酸化膜
２０３ 非晶質シリコン層
２０４ 結晶化されたシリコン層
２０５ パッド窒化膜
２０６ トレンチ
２０７ 熱酸化膜
２０８ 素子分離膜
２０９ ポリシリコン層
２１０ フローティングゲート
Claims (7)
- 半導体素子を形成するための複数種類の要素が設けられた半導体基板上に非晶質シリコン層を形成する段階と、
スパイク急速熱処理工程で前記非晶質シリコン層をあらかじめ結晶化させ、グレインサイズが小さく且つ均一に結晶化された非晶質ポリシリコン層に形成する段階とを含むことを特徴とする半導体素子の製造方法。 - 半導体基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に非晶質シリコン層を形成する段階と、
スパイク急速熱処理工程で前記非晶質シリコン層をあらかじめ結晶化させ、グレインサイズが小さく且つ均一に結晶化された非晶質ポリシリコン層に形成する段階と、
前記結晶化された非晶質ポリシリコン層上にパッド窒化膜を形成する段階と、
素子分離領域上の前記パッド窒化膜、前記結晶化された非晶質ポリシリコン層及び前記トンネル酸化膜を除去する段階と、
前記素子分離領域の前記半導体基板にトレンチを形成する段階と、
側壁酸化工程で前記トレンチの側壁及び底面に熱酸化膜を形成する段階と、
前記トレンチを絶縁物質で埋め込んで素子分離膜を形成する段階と、
全体上部にポリシリコン層を形成した後、前記素子分離膜上の前記ポリシリコン層を一部除去し、前記結晶化された非晶質ポリシリコン層及び前記ポリシリコン層からなるフローティングゲートを形成する段階とを含むことを特徴とする半導体素子の製造方法。 - 前記非晶質シリコン層がアンドープト（undoped）非晶質ポリシリコン層であることを特徴とする請求項１又は２記載の半導体素子の製造方法。
- 前記非晶質シリコン層が３００℃以上、且つ６００℃以下の温度で形成されることを特徴とする請求項１又は２記載の半導体素子の製造方法。
- 前記スパイク急速熱処理工程がＮ２ガス雰囲気中で１秒当り１００℃以上、且つ３００℃以下の昇温速度で瞬間加熱方式によって行われることを特徴とする請求項１又は２記載の半導体素子の製造方法。
- 前記スパイク急速熱処理は、９００℃以上、且つ１０５０℃以下の温度で行われ、円柱状の構造で形成されたグレインサイズが６００Åよりも小さくなるように熱処理条件が調節されることを特徴とする請求項１又は２記載の半導体素子の製造方法。
- 前記側壁酸化工程は、前記結晶化された非晶質ポリシリコン層の過多粒成長が発生する２次再結晶化を防止することが可能な温度で行われることを特徴とする請求項２記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043621A KR100573480B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026655A true JP2005026655A (ja) | 2005-01-27 |
Family
ID=33536398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003413095A Pending JP2005026655A (ja) | 2003-06-30 | 2003-12-11 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6974747B2 (ja) |
| JP (1) | JP2005026655A (ja) |
| KR (1) | KR100573480B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539275B1 (ko) * | 2004-07-12 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7115458B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Gate coupling in floating-gate memory cells |
| US7449743B2 (en) * | 2005-02-22 | 2008-11-11 | Intel Corporation | Control gate profile for flash technology |
| KR100739988B1 (ko) * | 2006-06-28 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20080194093A1 (en) * | 2006-09-26 | 2008-08-14 | Hynix Semiconductor Inc. | Method for fabricating a nonvolatile memory device |
| KR20080099463A (ko) * | 2007-05-09 | 2008-11-13 | 주식회사 하이닉스반도체 | 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법 |
| KR100914292B1 (ko) * | 2007-11-07 | 2009-08-27 | 주식회사 하이닉스반도체 | 실리콘 나노크리스탈을 갖는 전하트랩층 형성방법과, 이를이용한 불휘발성 메모리소자 및 그 제조방법 |
| KR101098113B1 (ko) * | 2010-07-07 | 2011-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| US8895435B2 (en) * | 2011-01-31 | 2014-11-25 | United Microelectronics Corp. | Polysilicon layer and method of forming the same |
| KR101868630B1 (ko) * | 2011-02-14 | 2018-06-18 | 에스케이하이닉스 주식회사 | 원주 구조의 나노 입자를 갖는 반도체 소자의 게이트 및 그 제조방법 |
| US10923503B2 (en) * | 2018-07-02 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156878B2 (ja) * | 1992-04-30 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2817645B2 (ja) * | 1995-01-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR19980055759A (ko) | 1996-12-28 | 1998-09-25 | 김영환 | 폴리실리콘층 형성 방법 |
| JP3727449B2 (ja) * | 1997-09-30 | 2005-12-14 | シャープ株式会社 | 半導体ナノ結晶の製造方法 |
| KR100456315B1 (ko) | 1998-12-22 | 2005-01-15 | 주식회사 하이닉스반도체 | 반도체소자의 게이트전극 형성방법 |
| KR100537277B1 (ko) * | 2002-11-27 | 2005-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2003
- 2003-06-30 KR KR1020030043621A patent/KR100573480B1/ko active IP Right Grant
- 2003-12-11 JP JP2003413095A patent/JP2005026655A/ja active Pending
- 2003-12-18 US US10/740,089 patent/US6974747B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6974747B2 (en) | 2005-12-13 |
| KR20050002252A (ko) | 2005-01-07 |
| US20040266215A1 (en) | 2004-12-30 |
| KR100573480B1 (ko) | 2006-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4583910B2 (ja) | 半導体装置のトランジスタ及びその製造方法 | |
| KR100922989B1 (ko) | 플래시 메모리 소자 및 그것의 제조방법 | |
| US7589374B2 (en) | Semiconductor device and related fabrication method | |
| US20060246666A1 (en) | Method of fabricating flash memory with u-shape floating gate | |
| CN100547767C (zh) | 快闪存储器件的制造方法 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| JP2004056072A (ja) | フラッシュメモリの製造方法 | |
| JP2006319202A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2005026655A (ja) | 半導体素子の製造方法 | |
| JP2005064506A (ja) | 自己整列型１ビットｓｏｎｏｓセル及びその形成方法 | |
| JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| KR100590396B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR20020096610A (ko) | 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법 | |
| US8963220B2 (en) | Shallow trench isolation for a memory | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| TWI685954B (zh) | 非揮發性記憶體結構及其製造方法 | |
| JP2009278098A (ja) | フラッシュメモリ素子及びその製造方法 | |
| KR20070065482A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| KR100946120B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| US20150179818A1 (en) | Method of manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device | |
| JP2010040754A (ja) | 半導体装置およびその製造方法 | |
| KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| TWI559455B (zh) | 非揮發性記憶體的製造方法 | |
| US20110159681A1 (en) | Nonvolatile Memory Device and Method of Manufacturing the Same | |
| US20030181051A1 (en) | Method of fabricating a flash memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |