JP2005005684A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法 Download PDF

Info

Publication number
JP2005005684A
JP2005005684A JP2004137648A JP2004137648A JP2005005684A JP 2005005684 A JP2005005684 A JP 2005005684A JP 2004137648 A JP2004137648 A JP 2004137648A JP 2004137648 A JP2004137648 A JP 2004137648A JP 2005005684 A JP2005005684 A JP 2005005684A
Authority
JP
Japan
Prior art keywords
multilayer substrate
wiring
substrate according
sheet
uncured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004137648A
Other languages
English (en)
Japanese (ja)
Other versions
JP2005005684A5 (enrdf_load_stackoverflow
Inventor
Yasuhiro Nakaya
安広 仲谷
Hideki Higashiya
秀樹 東谷
Sadashi Nakamura
禎志 中村
Fumio Echigo
文雄 越後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004137648A priority Critical patent/JP2005005684A/ja
Publication of JP2005005684A publication Critical patent/JP2005005684A/ja
Publication of JP2005005684A5 publication Critical patent/JP2005005684A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
JP2004137648A 2003-05-20 2004-05-06 多層基板及びその製造方法 Withdrawn JP2005005684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137648A JP2005005684A (ja) 2003-05-20 2004-05-06 多層基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003142479 2003-05-20
JP2004137648A JP2005005684A (ja) 2003-05-20 2004-05-06 多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005005684A true JP2005005684A (ja) 2005-01-06
JP2005005684A5 JP2005005684A5 (enrdf_load_stackoverflow) 2005-06-30

Family

ID=34106440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137648A Withdrawn JP2005005684A (ja) 2003-05-20 2004-05-06 多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005005684A (enrdf_load_stackoverflow)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791203B1 (ko) 2005-04-19 2008-01-02 마츠시타 덴끼 산교 가부시키가이샤 다단구성 반도체모듈 및 그 제조방법
JP2008160042A (ja) * 2006-12-26 2008-07-10 Denso Corp 多層基板
WO2020071473A1 (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
JP2020191469A (ja) * 2016-12-02 2020-11-26 株式会社村田製作所 多層配線基板
CN113613385A (zh) * 2021-08-02 2021-11-05 金禄电子科技股份有限公司 多层线路板及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791203B1 (ko) 2005-04-19 2008-01-02 마츠시타 덴끼 산교 가부시키가이샤 다단구성 반도체모듈 및 그 제조방법
JP2008160042A (ja) * 2006-12-26 2008-07-10 Denso Corp 多層基板
JP2020191469A (ja) * 2016-12-02 2020-11-26 株式会社村田製作所 多層配線基板
JP6996595B2 (ja) 2016-12-02 2022-01-17 株式会社村田製作所 多層配線基板
WO2020071473A1 (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法
JPWO2020071473A1 (ja) * 2018-10-04 2021-09-02 株式会社村田製作所 積層体及びその製造方法
US11445606B2 (en) 2018-10-04 2022-09-13 Murata Manufacturing Co., Ltd. Laminated body and method for manufacturing the same
JP7283481B2 (ja) 2018-10-04 2023-05-30 株式会社村田製作所 積層体及びその製造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN113613385A (zh) * 2021-08-02 2021-11-05 金禄电子科技股份有限公司 多层线路板及其制备方法

Similar Documents

Publication Publication Date Title
US7018705B2 (en) Multilayer circuit board and method for manufacturing the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO2009119027A1 (ja) リジッドフレックス回路板の製造方法およびリジッドフレックス回路板
CN100469215C (zh) 多层电路基板及其制造方法
JPWO2006118141A1 (ja) 多層配線基板およびその製造方法
JP6414652B1 (ja) 多層基板および電子機器
CN100466883C (zh) 电路基板及其制造方法
JP2005005684A (ja) 多層基板及びその製造方法
JP2006313932A (ja) 多層回路基板とその製造方法
WO2013186966A1 (ja) 複合多層配線基板とその製造方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
KR20060018220A (ko) 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법
JP5483921B2 (ja) プリント基板の製造方法
JPH07249868A (ja) 多層基板の製造方法
JP3923224B2 (ja) 多層プリント配線板及びその製造方法
JPH07115268A (ja) プリント配線板及びその製造方法
JPH05167250A (ja) 多層プリント配線板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP3934826B2 (ja) 多層配線板の製造方法
JP4058218B2 (ja) プリント配線基板の製造方法
JP5483920B2 (ja) プリント基板の製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
JP2011228471A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20041222

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061102