CN100469215C - 多层电路基板及其制造方法 - Google Patents

多层电路基板及其制造方法 Download PDF

Info

Publication number
CN100469215C
CN100469215C CNB011225211A CN01122521A CN100469215C CN 100469215 C CN100469215 C CN 100469215C CN B011225211 A CNB011225211 A CN B011225211A CN 01122521 A CN01122521 A CN 01122521A CN 100469215 C CN100469215 C CN 100469215C
Authority
CN
China
Prior art keywords
internal layer
lamination
circuitous pattern
basis material
layer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011225211A
Other languages
English (en)
Other versions
CN1339940A (zh
Inventor
竹中敏昭
西井利浩
山根茂
中村真治
菰田英明
岸本邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1339940A publication Critical patent/CN1339940A/zh
Application granted granted Critical
Publication of CN100469215C publication Critical patent/CN100469215C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

本发明涉及多层电路基板及其制法。该方法将具有规定厚度的凸状内层电路图形的内层电路基板、具有设置于多个通孔的导电性材料的层压板、及金属箔叠层于基体材料上，对这些叠层的材料边加压边加热。其后对金属箔进行加工，以形成叠层电路图形。在这样的多层电路基板中，在内层电路基板的没有形成内层电路图形的凹陷区域设置平滑层。以此在加热加压时使设置于多个通孔的各导电性材料都得到均匀的压缩。结果是，内层电路图形与叠层图形之间的连接电阻稳定化。

Description

多层电路基板及其制造方法
技术领域
本发明涉及连接至少2层以上的电路图形构成的多层电路基板及其制造方法。
背景技术
近年来，随着电子设备的小型化和高密度化，在工业和民用领域，对电路基板多层化的要求越来越强烈。
这样的多层基板要求研究开发在多层电路图形之间利用内部通孔连接的连接方法以及具有高度可靠性的结构的电路基板。这样的电路基板的制造方法有日本公开的专利申请特开平6—268345号所述的，具有使用导电膏进行内部通孔连接的新结构的高密度电路基板的制造方法。下面对这种已有的电路基板制造方法加以说明。
下面对具有4层的已有的电路基板制造方法进行说明。
首先对作为多层电路基板的基础的两面的电路基板的制造方法进行说明。
图4是已有的内层用的两面电路基板的制造方法的剖面图。
在图4中，基板由层压板21作成。该层压板21有250mm见方，厚度约为150μm。例如。层压板21可以是具有芳香族聚酰胺纤维构成的不织布和含浸于该不织布中的热固性环氧树脂的复合材料作成的。脱模膜22a、22b具有塑料薄膜和在该薄膜的一面涂布的Si系脱模剂，该脱模膜22a、22b有大约16μm厚度。作为塑料薄膜使用例如聚乙烯对苯二甲酸酯(polyethylene-terephthalate)
将层压板21与脱模膜22a、22b相贴的方法公开于日本特开平7—106760号公报。特开平7—106760号公报公布了使用层压装置使层压板21的树脂成分熔化，将脱模膜22a、22b连续粘接的方法。
通孔23形成于互相贴合的层压板21和脱模膜22a、22b上。导电性膏24充填于该通孔23。厚度为18μ的铜等金属箔25a、25b粘贴在层压板21d的两个面上。导电性膏24与该金属箔25a、25b电气连接。
在图4中，(a)脱模膜22a、22b粘贴于层压板21的两个面上。接着，(b)相对粘贴的脱模膜22a、22b利用激光加工等方法在层压板21的规定的处形成通孔23。
接着，(c)在通孔23充填导电性膏24。充填导电性膏24的方法是，将具有通孔23的层压板21设置于印刷机(未图示)台上，导电性膏24直接从脱模膜22a上被印刷上去。这时，脱模膜22a、22b起着双重作用，即印刷掩膜的作用和防止层压板21受到污染的作用。
接着，(d)脱模膜22a、22b从层压板21的两个面上剥离。
再接着，(e)金属箔25a、25b重叠于层压板21的两个面上。然后，重叠的金属箔25a、25b与层压板21在真空中约200℃的温度、约4MPa的压强下加热加压1小时。
借助于此，(f)将层压板21的厚度压缩，压缩后的厚度t2约为100μm。同时，将层压板21与金属箔25a、25b相互粘接，而且，设置于正面的金属箔25a与设置于背面的金属箔25b通过形成于规定位置的通孔23中充填的导电性膏24相互电气连接。
其后，对两面的金属箔25a、25b有选择地进行刻蚀，在两面形成电路图形31a、31b。这样就得到双面的电路基板。
图5是表示已有的多层电路基板的制造方法的工程剖面图，该多层电路基板具有4层基板。
在图5(a)中，准备了通过图4的(a)到(g)制造的具有电路图形31a、31b的双面电路基板40以及通过图4的(a)到(d)制造的在通孔23充填导电性膏24的层压板21a、21b。
接着，如图5(b)所示，金属箔25b、层压板21b、内层用的双面电路基板40、层压板21a、金属箔25a依照这一顺序定位、重叠。
接着，将该重叠的叠层体在真空中约200℃的温度、约4MPa的压强下加热加压1小时，使层压板21a、21b硬化。借助于此，如图5(c)所示，层压板21a、21b的厚度t2被压缩到100μm，双面电路基板40与金属箔25a、25b相互粘接。双面电路基板40的电路图形31a和电路图形31b利用导电性膏24对金属箔25a、25b进行内部通孔连接。接着如图5(d)所示，有选择地对两面的金属箔25a、25b进行刻蚀，形成电路图形32a、32b。这样得到具有4层的电路基板。
上述已有的多层电路基板制造方法中，随着基板板厚的变薄，作为内层使用的双面电路基板的强度和刚性下降。
也就是说，如图6所示，在双面电路基板40的背面上没有形成电路图形31b的正面上形成了电路图形31a，压缩了层压板21a的导电性膏24，与最外层的电路图形32电气连接时，由于在导电性膏24上施加的压力，双面电路基板40发生变形，变形量相当于背面的电路图形31b的厚度，双面电路基板40与层压板21b相接触。
因此，导电性膏24B的导电性膏24比导电性膏24A的导电性膏24压缩少。因此连接电阻不稳定。
发明内容
本发明的多层电路基板具备
(a)具有内层基体材料和在所述内层基体材料的至少一个表面设置的内层电路图形的内层电路基板、
(b)在所述内层电路图形的表面叠层的叠层基体材料、以及
(c)设置于所述叠层基体材料表面的叠层电路图形，
所述叠层基体材料具有多个贯通叠层的导体，所述多个贯通叠层的导体由压缩形成的导电性材料形成，并且所述多个贯通叠层的导体具有相同的长度，
所述叠层电路图形通过所述多个贯通叠层的导体与所述内层电路图形电气连接，
所述内层电路基板还具有B级的平滑层，
所述内层电路图形具有规定厚度的突起的形状，
所述平滑层设置于所述内层基体材料表面的、没有形成所述内层电路图形的凹陷区域，所述叠层基体材料叠层于所述平滑层和所述内层电路图形上。
利用上面所述的结构，可以使各电路图形之间的连接电阻稳定化。
本发明的多层电路基板的制造方法具备
(a)作成内层电路基板的工序、
所述内层电路基板具有设置于内层基体材料表面的内层电路图形，
所述内层电路图形具有规定厚度的突起的形状，
(b)所述内层基体材料的表面除了所述内层电路图形的凹陷区域形成B级的平滑层的工序、
(c)层压板的准备工序、
(d)金属箔的准备工序、
(e)在设置于所述内层电路基板的所述平滑层和所述内层电路图形的表面叠层所述层压板，在所述层压板的表面叠层所述金属箔的工序，在这里，所述层压板具有多个通孔和设置于所述多个通孔中的导电性材料、
(f)对叠层的所述内层电路基板、所述层压板和所述金属箔一边加压一边加热的工序，以此使所述多个通孔中的所述导电性材料形成具有相同长度的多个贯通的导体、以及
(g)对所述金属箔进行加工，形成叠层的电路图形的工序。
采用上述结构，将叠层基体材料叠层于内层电路基板的一个表面或两个面上，一边叠层一边进行加热加压，这时内层电路基板的变形可以得以防止。而且形成叠层基体材料的层压板的变形也可以防止。因此，内层电路基板和叠层基体材料的各贯通导体都生成相同的长度。其结果是，各电路图形之间的连接电阻实现稳定化。
附图说明
图1是表示本发明一实施例的内层用的双面电路基板的制造方法的工序剖面图。
图2是表示本发明一实施例的多层电路基板的制造方法的工序剖面图。
图3是表示本发明其他实施例的多层电路基板的制造方法的工序剖面图。
图4是表示已有的例子的内层用双面电路基板的制造方法的工序剖面图。
图5是表示已有的例子的多层电路基板的制造方法的工序剖面图。
图6是用于说明已有的例子的多层电路基板的存在问题的多层电路基板的剖面图。
具体实施方式
下面对本发明进行详细说明。
将在基体材料上有规定厚度的凸状的内层电路图形的内层电路基板、具有设置于多个通孔的导电材料的层压板、以及金属箔叠层后一边加压一边加热。其后利用金属箔的加工形成叠层电路图形。在这样的多层电路基板中，在没有形成内层电路基板的内层电路图形的凹陷区域设置平滑层。以此在加热加压时将多个设置于通孔的各导电性材料相互均匀压缩。其结果是，使内层电路图形与叠层电路图形的连接电阻稳定化。
本发明的多层电路基板具备
(a)具有内层基体材料和在所述内层基体材料的至少一个表面上设置的内层电路图形的内层电路基板、
(b)在所述内层电路图形的表面叠层的叠层基体材料、以及
(c)设置于所述叠层基体材料表面的叠层电路图形，
所述叠层基体材料具有多个贯通叠层的导体，
所述叠层电路图形通过所述多个贯通叠层的导体与所述内层电路图形电气连接，
所述内层电路基板还具有平滑层，
所述内层电路图形具有规定厚度的突起的形状，
所述平滑层设置于所述内层基体材料表面的、没有形成所述内层电路图形的凹陷区域，
所述叠层基体材料叠层于所述平滑层和所述内层电路图形上。
借助于此，可以使内层电路基板的凸状的内层电路图形和没有形成该内层电路图形的凹陷区域的、基体材料上的凹凸高差不发生。其结果是，叠层电路图形和所述内层电路图形之间的连接电阻稳定化。
理想的是，
所述内层电路基板是具有形成于所述内层基体材料的贯通导体的双面电路基板，
所述内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述第1电路图形和所述第2电路图形借助于所述贯通导体相互电气连接，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具有在所述第1电路图形上叠层的第2基体材料和在所述第2电路图形上叠层的第3基体材料，
所述叠层电路图形具有在所述第2基体材料表面设置的第3电路图形和在所述第3基体材料表面设置的第4电路图形，
所述各叠层电路图形通过所述多个贯通导体电气连接于所述各内层电路图形上。
借助于此，可以使设置于双面电路基板的两个面上的各电路图形的连接电阻稳定化。亦即使所述第1电路图形和所述第2电路图形的连接电阻稳定化。而且还使叠层电路图形与内层电路图形的连接电阻稳定化。也就是说，使第3电路图形和第1电路图形的连接电阻稳定化。还使第4电路图形和所述第2电路图形的连接电阻稳定化。
理想的是，
所述平滑层具有与所述内层电路图形的所述规定的厚度相同的厚度。
借助于此，即使在内层电路基板的内层电路图形的厚度发生变化时，也能够防止凹凸的发生，使各贯通导体的长度相同，使内层电路图形与叠层电路图形之间的连接电阻稳定化。
理想的是，
所述内层基体材料利用对具有纤维集合体和含浸于所述纤维集合体的树脂的层压板进行加热压缩形成。
理想的是，
所述平滑层含有树脂，
所述平滑层中所含有的所述树脂与所述内层基体材料中含有的树脂是相同的材料。
借助于此，可以提高各基体材料和各电路图形之间的粘接性能，还可以提高多层电路基板的耐热性能和机械强度。
理想的是，
所述树脂包含热固性树脂。
理想的是，所述叠层电路图形通过所述贯通导体与所述内层电路图形电气连接。
理想的是，所述贯通导体由在所述叠层基体材料上形成的通孔中充填的导电性膏生成。
理想的是，
所述叠层基体材料具有贯通所述第2基体材料的第2贯通导体和贯通所述第3基体材料的第3贯通导体，
所述第1电路图形通过所述内层贯通导体与所述第2电路图形电气连接，
所述第3电路图形通过所述第2贯通导体与所述第1电路图形电气连接，
所述第4电路图形通过所述第3贯通导体与所述第2电路图形电气连接。
理想的是，
所述内层电路基板具有多枚内层电路基板，
所述多枚内层电路基板中的各内层电路基板是具有内层图形的双面电路基板，
所述各内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具有多枚叠层基体材料，
所述各叠层基体材料位于所述各双面电路基板之间。
理想的是，
所述内层电路基板具有第1内层电路基板和第2内层电路基板，
所述第1内层电路基板和所述第2内层电路基板中的各内层电路基板是具有所述内层图形的双面电路基板，
所述各内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具有第2叠层基体材料、第3叠层基体材料和第4叠层基体材料，
所述第3叠层基体材料位于所述第1内层电路基板和第2内层电路基板之间，
所述第2叠层基体材料叠层于所述第1电路图形上，
所述第4叠层基体材料叠层于所述第2电路图形上，
所述叠层电路图形具有设置于所述第2叠层基体材料表面的第3电路图形和设置于所述第4叠层基体材料表面的第4电路图形。
理想的是，
所述内层基体材料和所述叠层基体材料中的至少一种由具备能够利用加压压缩的压缩性能的层压板构成，
理想的是，
所述纤维集合体具有以芳香族聚酰胺为主要材料的纺织的布和不织布中的至少一种，
所述树脂包含热固性环氧树脂。
采用这种结构，小直径的通孔容易利用激光加工等方法进行加工，能够实现优异的机械强度和具有高配线容量的多层电路基板。
理想的是，
所述纤维集合体具有以玻璃纤维和陶瓷纤维中的至少一种为主要材料的纤维，
所述树脂包含热固性环氧树脂。
采用这种结构，能够实现机械强度高，具有优异的环境特性和高耐热性的多层电路基板。
理想的是，
所述叠层电路图形具有与所述内层电路图形电气连接的多个贯通导体，
所述多个贯通导体的各个具有相同的长度和相同的连接电阻。
本发明的多层电路基板的制造方法具备
(a)制作内层电路基板的工序，
所述内层电路基板具有设置于内层基体材料表面的内层电路图形，
所述内层电路图形具备有规定厚度的凸起的形状、
(b)除了所述内层电路图形以外的凹陷区域的所述内层基体材料表面上形成平滑层的工序、
(c)层压板的准备工序、
(d)金属箔的准备工序、
(e)在设置于所述内层电路基板上的所述平滑层与所述内层电路图形的表面叠层所述层压板，所述层压板的表面叠层所述金属箔的工序，在这里，所述层压板具有设置于通孔的导电性材料、
(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序，以此使所述导电性材料形成叠层贯通导体、以及
(g)对所述金属箔进行加工，形成叠层电路图形的工序。
在上述结构中，凸状的内层电路图形具有规定的厚度，在没有形成所述凸状的电路图形的基体材料上形成平滑层，以此提高加热加压时的均匀性，因此，导电性膏得以均匀压缩。其结果是，各贯通导体的长度相同。此结果又使内层电路图形与叠层电路图形的连接电阻稳定。
理想的是形成所述平滑层的工序包含
(1)在所述凹陷区域涂布热固性树脂的工序、以及
(2)使所涂布的所述热固性树脂半硬化的工序。
采用这种结构，能够提高多层结构的层间粘接性能。
理想的是，
形成所述平滑层的工序包含
(1)覆盖所述内层电路图形，然后在所述凹陷区域涂布热固性树脂的工序、
(2)使所述热固性树脂硬化的工序、以及
(3)对硬化的所述热固性树脂的表面进行研磨，使所述内层电路图形的表面露出的工序。
采用这种结构，提高了内层电路基板的强度和刚性。因此，多层叠层时位置配合容易，而且不会发生树脂下垂，可以防止各电路图形的位置偏错。
理想的是，所述平滑层形成得使所述平滑层具有与所述内层电路图形的厚度相同的厚度和相同的高度。
理想的是，
制作所述内层电路基板的工序包含
(1)在所述内层基体材料上形成通孔的工序、
(2)在所述通孔中充填导电性膏的工序、
(3)在所述内层基体材料的两个面上叠层金属箔的工序、
(4)对叠层的所述金属箔和所述内层基体材料一边加压一边加热的工序、以及
(5)对所述金属箔进行加工，形成所述内层电路图形的工序。
采用这种结构，可以使设置于内层基体材料的两个面上的内层电路图形与叠层电路图形之间的连接电阻稳定化。
理想的是，所述层压板的准备工序包含
(1)在所述层压板上形成通孔的工序、以及
(2)在所述通孔中充填导电性膏的工序，
理想的是，
在设置于所述内层电路基板上的所述平滑层与所述内层电路图形的表面叠层所述层压板和所述金属箔的工序包含
(1)将多枚内层电路基板与多枚层压板交错放置的工序、以及
(2)一边把所述多枚内层电路基板与所述多枚层压板的相对位置定位于规定的位置上，一边夹着所述多枚内层电路基板与所述多枚层压板的工序。
采用这种结构，将多枚具有被压缩性的内层用的电路基板与多枚具有被压缩性的层压板交错定位后夹着进行叠层，借助于此，可以容易地制造具有很多层的电路基板。而且能够使各电路图形之间的连接电阻稳定化。
理想的是，所述内层基体材料和所述层压板具有被压缩性。
理想的是，
所述层压板具有纤维集合体和含浸于所述纤维集合体中的树脂，
所述层压板还具有被压缩性，在所述(f)对叠层的所述内层电路基板、所述层压板以及所述金属箔一边加压一边加热的工序中，所述层压板得以压缩，然后所述树脂硬化，
借助于此，将所述内层电路基板、所述层压板以及所述金属箔粘接成一体。
理想的是，所述纤维集合体具有不织布和纺织布中的至少一种。
理想的是，
所述纤维集合体是由芳香族聚酰胺、玻璃和陶瓷组成的一组中选出的至少一种材料作成的。
理想的是，所述平滑层包含树脂。
理想的是，
在所述(c)层压板的准备工序中，所述层压板具有多个通孔和设置于所述多个通孔的导电性材料，
在所述(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序中，所述层压板生成叠层基体材料，所述一些导电性材料形成多个贯通导体，
所述多个贯通导体具有相同的贯通长度。
理想的是，
在所述(c)层压板的准备工序中，所述层压板具有被压缩性，而所述层压板具有多个通孔和设置于所述多个通孔中的导电性材料，
在所述(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序中，所述层压板生成被压缩过的叠层基体材料，
所述一些导电性材料形成被压缩的多个贯通导体，
所述多个贯通导体具有相同的贯通长度。
下面参照图1～图3对本发明的典型实施例的多层电路基板及其制造方法进行说明。
典型实施例1
图1是表示本发明典型实施例的多层电路基板的制造方法的工序的剖面图，特别是表示作为使用于多层电路基板的内层电路基板的双面电路基板的制造工序。图2是表示本发明的典型实施例的多层电路基板的制造方法的工序剖面图。图2所示的多层电路基板具有4层电路图形。
首先对使用于多层电路基板的内层的双面电路基板的制造方法进行说明。
在图1(a)中，制造内层层压板1(第1层压板)作为内层基体材料。内层层压板1是250mm见方的、厚度t1为约130μm的板材。例如，该内层层压板1是包含作为纤维集合体的不织布和含浸于该不织布中的树脂的复合材料。作为不织布使用芳香族聚酰胺纤维。作为树脂使用热固性环氧树脂。第1脱模膜2a和第2脱模膜2b的各脱模膜分别具有涂布于一个面上的Si系脱模剂。各脱模膜2a、2b厚度约为16μm。脱模膜2a、2b使用例如聚乙烯对苯二甲酸酯。
第1脱模膜2a贴在内层层压板1正面，第2脱模膜2b贴在内层层压板1的另一面，然后使用层压装置将第1脱模膜2a、第2脱模膜2b和内层层压板1相互连接。在使用层压装置的层压工序中，内层层压板1中所包含的树脂成分熔化，该熔化的树脂成分作为粘接材料起作用。
接着，在图1(b)，在粘接第1脱模膜2a和第2脱模膜2b的内层层压板1的规定处所利用激光加工等方法形成通孔3。
接着，在图1(c)，作为导电性材料的导电性膏4充填于通孔3。充填于该通孔3的导电性膏4形成贯通导体。导电性膏4由树脂成分和分散于该树脂成分中的导电性粉末构成。导电性粉末使用例如平均粒径2μm的铜粉末。树脂使用例如无溶剂型的热固性环氧树脂和酸酐系硬化剂。导电性粉末85重量％、热固性环氧树脂12.5重量％、与硬化剂2.5重量％的混和物用3支搅拌辊充分均匀混和，制造导电性膏4。
在通孔3充填导电性膏4的方法包含将具有通孔3的脱模膜2a、2b与内层层压板1贴合的板放置于印刷机的载物台上的工序、和将导电性膏4从该脱模膜2a的上方直接充填到通孔3的工序。这时，第1脱模膜2a和第2脱模膜2b具有印刷掩膜的作用和防止内层层压板1受到污染的作用。
接着，在图1(d)中，从内层层压板1的两个面上剥离第1脱模膜2a和第2脱模膜2b。
然后，在图1(e)中，在具有充填于通孔的导电性膏的内层层压板1的正面重叠第1金属箔5a，然后在该内层层压板1的另一面重叠第2金属箔5b。第1金属箔5a和第2金属箔5b是300mm见方、厚度为18μm的金属箔。
接着，在图1(f)中，将重叠的第1金属箔5a、内层层压板1以及第2金属箔5b在真空或惰性气体中、温度约200℃、压强约4MPa的条件下加热加压1小时。以此将内层层压板1的厚度压缩到约90μm(t2)，同时使内层层压板1与第1金属箔5a及第2金属箔5b相互粘接。利用这一加热加压工序，使环氧树脂与硬化剂发生化学反应而硬化(cure)，以此使内层层压板1发生变化，生成内层基体材料1a。而且使充填于通孔的导电性膏4形成内层贯通导体4a。
这样制作的第1金属箔5a、内层基体材料1a和第2金属箔5b的叠层体中，由内层贯通导体4a将第1金属箔5a和第2金属箔5b相互电气连接。
接着，在图1(g)中，对第1金属箔5a进行有选择的蚀刻，形成作为内层电路图形的第1电路图形6a，同样，对第2金属箔5b进行有选择的蚀刻，形成作为内层电路图形的第2电路图形6b。电路图形6a、6b呈凸起的形状。在这种情况下，通过蚀刻去除的第1凹陷区域6g和第2凹陷区域6h形成凹陷部。
接着，在图1(h)中，在没有形成电路图形6a、6b的凹陷部的第1凹陷区域6g树脂第1平滑层7a。同样，在第2凹陷区域6h设置第2平滑层7b。第1电路图形6a和第1平滑层7a的表面具有相同的高度。第2电路图形6b和第1平滑层7b的表面具有相同的高度。这样，在内层基体材料1a上形成平滑层7。这样，能够得到作为内层电路基板的双面电路基板20。
平滑层7的形成方法包含使用压印(squeezing)等方法在第1凹陷区域6c和第2凹陷区域6d涂敷含有树脂的材料的工序。含有树脂的材料有例如溶剂和溶解于该溶剂的树脂。在这种情况下，含有树脂的材料涂敷于凹陷区域6g、6h之后利用加热方法使溶剂蒸发加以去除。对于树脂没有特别限定，可以使用例如热固性环氧树脂。溶剂则可以使用例如丁酮等。这样的包含丁酮和热固性环氧树脂的材料在约150℃的温度下加热约2分钟，蒸发去除溶剂成分，同时使热固性树脂硬化为B级的半硬化状态。“B级”意味着半硬化状态。
还有，平滑层7不限定于所述B级状态的平滑层7，也可以使用下述状态的平滑层。也就是说，平滑层7还有其他制作方法，例如包含将热固性树脂组成物以比电路图形6a、6b的厚度大的厚度涂布于凹陷区域6c、6d的工序、对涂布之后的热固性树脂组成物进行加热以形成热固性树脂层的工序、以及将该热固性树脂层加以研磨以使电路图形6a、6b露出的工序的方法。利用这种方法形成平滑层7。还有，在将热固性树脂组成物涂敷于凹陷区域6g、6h的工序中，也可能实施用热固性树脂组成物涂敷覆盖电路图形6a、6b的工序。在这种情况下，涂敷于电路图形6a、6b上的热固性树脂组成物利用研磨等方法去除。热固性树脂组成物可使用例如环氧树脂。
形成于双面电路基板20的两个面上的平滑层7的厚度大致与电路图形7a、7b的厚度相同。
图2是表示本发明一实施例的多层电路基板的制造方法的工序剖面图。图2所示的多层电路基板是具有4层电路图形的4层电路基板的一个例子。
如图2(a)所示，准备好根据图1制造的双面电路基板20。双面电路基板20具有形成于除凸状的内层电路图形6a、6b以外的凹陷区域的平滑层7。作为内层电路图形的第1电路图形6a通过设置于通孔的内层贯通导体4a与第2电路图形6b电气连接。
另一方面，根据图1(a)的工序，制作具有利用(d)工序作成的导电性膏4的2块层压板10a、10b。第2层压板10a具有充填于通孔的导电性膏4，第3层压板10b具有充填于通孔的导电性膏4。
还准备了第3金属箔8a和第4金属箔8b。这些金属箔8a、8b用铜制成，具有300mm见方、厚度为18μm的形状。
接着，如图2(b)所示，第4金属箔8b、具有导电性膏的第3层压板10b、双面电路基板20、具有导电性膏的第2层压板10a、第3金属箔8a按照这样的顺序定位重叠。
如图2(c)所述，该重叠的叠层材料在真空中或惰性气体中以约200℃、4MPa的温度和压力加热加压1小时。以此将两枚层压板10a、10b的厚度t2压缩到约90μm，同时使层压板10a、10b中所包含的树脂硬化。其结果是，第2层压板10a生成第2基体材料1b，第3层压板10b生成第3基体材料1c。而且层压板10a、10b通孔中充填的导电性膏4形成贯通导体4b。双面电路基板20与各金属箔8a、8b相互粘接。还有，第1电路图形6a通过贯通导体4b利用内部通孔连接的连接方法与第3金属箔8a连接，第2电路图形6b通过贯通导体4b利用内部通孔连接的连接方法与第4金属箔8b连接。
接着，如图2(d)所示，对第3金属箔8a和第4金属箔8b有选择地进行刻蚀，以此形成作为叠层电路图形的第3电路图形9a和第4电路图形9b。
这样就得到具备第1电路图形6a、第2电路图形6b、第3电路图形9a和第4电路图形9b的4层电路基板30。
还有，在图2所示的多层基板的制造方法中，使用上述4层电路基板代替双面电路基板20，以此得到6层电路基板。
还有，在图2所示的多层基板的制造方法中，不使用第3层压板10b，而只使用第2层压板10a，以此取得具有3层电路图形的3层电路基板。
还有，利用上述4层电路基板代替双面电路基板20，以此得到具有6层电路图形的6层电路基板。
这样可以制造具有所希望的电路图形的多层电路基板。
如上所述制得的多层电路基板中，没有发现双面电路基板变形。还有，形成于各基体材料的贯通导体长度相同。并且各电路图形之间的连接电阻具有所希望的数值。
在双面电路基板20的第1电路图形6a和第2电路图形6b的各自的凹陷部6c、6d上设置平滑层7a、7b，以此防止在叠层其他电路基板10a、10b同时进行加热时双面电路基板20发生变形。而且也能够防止其他电路基板10a、10b发生变形。因此设置于各通孔的各导体材料4均匀受压，生成具有相同的长度的贯通导体4b。其结果是，内层电路图形与各层叠层电路图形的接触电阻稳定。也就是说，第1电路图形6a与第2电路图形6b之间的连接电阻稳定，而且第3电路图形与第1电路图形的接触电阻稳定。第4电路图形与第2电路图形的接触电阻稳定。
还有，利用将平滑层7a、7b设置于电路图形6a、6b的凹陷部6g、6h的方法，使双面电路基板20的所有区域的厚度和平滑性均匀，因此能够使第1基体材料1a、及第1电路图形6a与第2电路图形6b的厚度不受影响，设置于各通孔的贯通导体4a均匀施压以使其长度相同。其结果是，各电路图形之间的连接电阻稳定。
典型实施例2
下面对本发明其他典型实施例的多层电路基板的制造方法进行说明。
图3是表示典型实施例2的多层电路基板的制造方法的工序剖面图。图3的多层电路基板具有6层的电路图形。
在图3中，使用与根据上述典型实施例1的图1所示的(a)工序到(h)工序制造的双面电路基板20相同结构的第2双面电路基板20a和第3双面电路基板20b。
第2双面电路基板20a具有设置于基体材料的两个面上的第1电路图形6a和第2电路图形6b。第3双面电路基板20b具有设置于基体材料的两个面上的第5电路图形6c和第6电路图形6d。在各电路图形6a、6b、6c、6d的凹陷部形成平滑层7。各双面电路基板20a、20b具有设置于通孔的贯通导体4a。第1电路图形6a和第2电路图形6b通过该贯通导体4a相互电气连接。第5电路图形6c和第6电路图形6d通过该贯通导体4a相互电气连接。
制造与层压板10具有相同结构的三枚层压板，所述层压板10具有利用上述典型实施例1的图1所示的(a)工序到(d)工序制造的贯通导体。亦即具有设置于通孔的导电性材料4的第2层压板10a、具有设置于通孔的导电性材料4的第3层压板10b、具有设置于通孔的导电性材料4的第4层压板10c与典型实施例1一样制作。导电性材料使用导电性膏。
还准备作为金属箔的第3铜箔8a和第4铜箔8b。各铜箔都具有300mm见方，18μm厚的形状。
如图3(a)所示，第4金属箔8b、第4层压板10c、第2双面电路基板20b、第3层压板10b、第1双面电路基板20a、第2层压板10a、第3金属箔8a依照这一顺序定位、重叠。
接着，如图3(b)所示，将该重叠的叠层体在真空中或惰性气体中，在约200℃的温度、约4MPa的压强下加热加压1小时，以此使各层压板10a、10b、10c的树脂成分硬化，同时将各层压板10a、10b、10c的厚度压缩到约90μm(t2)，并且各层压板10a、10b、10c、各双面电路基板20a、20b、与各金属箔8a、8b粘接。而且各层压板10a、10b、10c生成基体材料1b、1c、1d。同时，充填于通孔的导电性膏4形成贯通导体4b。借助于此，各电路图形6a、6b、6c、6d通过贯通导体4b与各金属箔8a、8b实现内部通孔连接。
接着如图3(c)所示，有选择地对第3金属箔8a进行刻蚀，形成作为叠层电路图形的第3电路图形9a。有选择地对第4金属箔8b进行刻蚀，形成作为叠层电路图形的第4电路图形9b。这样得到具有6层的电路图形的多层电路基板。
这样制得的多层电路基板中，没有发现各双面电路基板变形。还有，形成于各基体材料的贯通导体4b长度相同。形成于基体材料的内层贯通导体4a长度相同。并且各电路图形之间的连接电阻具有所希望的数值。已经确认，这样以本典型实施例2的制造方法制作的多层电路基板也能够得到以与上述典型实施例1的制造方法制作的多层电路基板相同的效果。
典型实施例3
可以使用下面所述的双面电路基板制造方法代替典型实施例1的双面电路基板20的制造方法。
亦即在图1(b)的工序中利用钻头形成通孔3。又，设置利用金属电镀析出的贯通导体代替导电性膏。其他工序与典型实施例相同。亦即在作为内层使用的双面电路基板的各电路图形的凹陷区域6g、6h形成平滑层7a、7b。
还有，在上述典型实施例1、典型实施例2、典型实施例3，使用耐热性聚合物材料、玻璃、陶瓷、无机材料等具有耐热性的材料作为使用于层压板的纤维集合体。例如层压板也可以使用具有玻璃纤维的不织布和含浸于该玻璃纤维不织布的热固性环氧树脂的复合材料。也可以使用陶瓷纤维代替芳香族聚酰胺纤维。也可以使用纺织布代替不织布。还可以使用其他热固性材料代替热固性环氧树脂。也可以使用聚酰胺等耐热温度高的树脂代替热固性环氧树脂。这样，使用于层压板的材料没有特别限定，可以使用与所希望的设计条件对应的材料。但是，使用在典型实施例1、2所使用的材料能够得到最好的上述效果。
还有，在上述典型实施例1中，内层电路图形具有设置于基体材料1a两面上的第1电路图形1a和第2电路图形1b，但是并不限定于这样的结构，而是还可以使用下述结构。即只将第1电路图形设置于基体材料的一个面上作为内层电路图形，而基体材料的另一个面上不设置内层电路图形。还在第1电路图形的凹陷区域设置平滑层。这样的结构也能够得到与上面所述相同的效果。但是，像典型实施例1那样在基体材料的两个面上设置内层电路图形的结构，能够以比在基体材料的单面设置内层电路图形的结构少的工序形成多层电路基板。
如上所述，在内层电路基板的电路图形的凹陷区域形成平滑层。这样，在多层电路基板的制造工序中，在内层电路基板的一个面或两面上将叠层基体材料一边叠层一边进行加热时，能够防止内层电路基板的变形。而且也能够防止叠层基体材料的变形。因此设置于内层电路基板及叠层基体材料中的各通孔的多个贯通导体能够得到均等的加压。其结果是，各电路图形之间的连接电阻稳定。而且在内层基板是双面电路基板的情况下，利用将平滑层设置于电路图形的凹陷部，使双面电路基板的所有区域的厚度和平滑性能均匀，因此能够使第1基体材料的厚度以及第1电路图形和第2电路图形的厚度不受影响，设置于各通孔的贯通导体被均匀施压。其结果是，第1电路图形与第2电路图形之间的连接电阻稳定。其结果是，能够得到连接电阻稳定的多层电路基板。

Claims (29)

1.一种多层电路基板，其特征在于，具备
(a)具有内层基体材料和在所述内层基体材料的至少一个表面设置的内层电路图形的内层电路基板、
(b)在所述内层电路图形的表面叠层的叠层基体材料、以及
(c)设置于所述叠层基体材料表面的叠层电路图形；
所述叠层基体材料具有多个贯通叠层的导体，所述多个贯通叠层的导体由压缩形成的导电性材料形成，并且所述多个贯通叠层的导体具有相同的长度，
所述叠层电路图形通过所述多个贯通叠层的导体与所述内层电路图形电气连接，
所述内层电路基板还具有B级的平滑层，
所述内层电路图形具有规定厚度的凸起的形状，
所述平滑层设置于所述内层基体材料表面的、没有形成所述内层电路图形的凹陷区域，
所述叠层基体材料叠层于所述平滑层和所述内层电路图形上。
2.根据权利要求1所述的多层电路基板，其特征在于，
所述内层电路基板是具有形成于所述内层基体材料上的内层贯通导体的双面电路基板，
所述内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述第1电路图形和所述第2电路图形借助于所述内层贯通导体相互电气连接，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具有在所述第1电路图形上叠层的第2基体材料和在所述第2电路图形上叠层的第3基体材料，
所述叠层电路图形具有在所述第2基体材料表面设置的第3电路图形和在所述第3基体材料表面设置的第4电路图形，
所述各叠层电路图形通过所述多个贯通导体电气连接于所述各内层电路图形上。
3.根据权利要求1所述的多层电路基板，其特征在于，
所述平滑层具有与所述内层电路图形的所述规定的厚度相同的厚度。
4.根据权利要求1所述的多层电路基板，其特征在于，
所述内层基体材料是利用对具有纤维集合体和含浸于所述纤维集合体的树脂的层压板进行加热压缩形成的。
5.根据权利要求4所述的多层电路基板，其特征在于，
所述平滑层含有树脂，
所述平滑层中所含有的所述树脂与所述内层基体材料中含有的树脂是相同的材料。
6.根据权利要求5所述的多层电路基板，其特征在于，
所述树脂包含热固性树脂。
7.根据权利要求1所述的多层电路基板，其特征在于，
所述叠层电路图形通过所述贯通导体与所述内层电路图形电气连接。
8.根据权利要求7所述的多层电路基板，其特征在于，
所述贯通导体由在所述叠层基体材料上形成的通孔中充填的导电性膏生成。
9.根据权利要求2所述的多层电路基板，其特征在于，
所述叠层基体材料具有贯通所述第2基体材料的第2贯通导体和贯通所述第3基体材料的第3贯通导体，
所述第1电路图形通过所述内层贯通导体与所述第2电路图形电气连接，
所述第3电路图形通过所述第2贯通导体与所述第1电路图形电气连接，
所述第4电路图形通过所述第3贯通导体与所述第2电路图形电气连接。
10.根据权利要求1所述的多层电路基板，其特征在于，
所述内层电路基板具有多枚内层电路基板，
所述多枚内层电路基板中的各内层电路基板是具有所述内层图形的双面电路基板，
所述各内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具多枚叠层基体材料，
所述各叠层基体材料位于所述各双面电路基板之间。
11.根据权利要求1所述的多层电路基板，其特征在于，
所述内层电路基板具有第1内层电路基板和第2内层电路基板，
所述第1内层电路基板和所述第2内层电路基板中的各内层电路基板是具有所述内层图形的双面电路基板，
所述各内层电路图形具有设置于所述内层基体材料的一个面上的第1电路图形和设置于所述内层基体材料的另一个面上的第2电路图形，
所述平滑层设置于所述第1电路图形和所述第2电路图形两内层电路图形的凹陷区域，
所述叠层基体材料具有第2叠层基体材料、第3叠层基体材料和第4叠层基体材料，
所述第3叠层基体材料位于所述第1内层电路基板和第2内层电路基板之间，
所述第2叠层基体材料叠层于所述第1电路图形上面，
所述第4叠层基体材料叠层于所述第2电路图形上面，
所述叠层电路图形具有设置于所述第2叠层基体材料表面的第3电路图形和设置于所述第4叠层基体材料表面的第4电路图形。
12.根据权利要求1所述的多层电路基板，其特征在于，
所述内层基体材料和所述叠层基体材料中的至少一种由具备能够利用加压压缩的被压缩性能的层压板形成。
13.根据权利要求4所述的多层电路基板，其特征在于，
所述纤维集合体具有以芳香族聚酰胺为主要材料的纺织布和不织布中的至少一种，
所述树脂包含热固性环氧树脂。
14.根据权利要求4所述的多层电路基板，其特征在于，
所述纤维集合体具有以玻璃纤维和陶瓷纤维中的至少一种为主要材料的纤维，
所述树脂包含热固性环氧树脂。
15.根据权利要求1所述的多层电路基板，其特征在于，
所述叠层电路图形具有与所述内层电路图形电气连接的多个贯通导体，
所述多个贯通导体的各个具有相同的长度和相同的连接电阻。
16.一种多层电路基板的制造方法，其特征在于，具备
(a)制作内层电路基板的工序，
所述内层电路基板具有设置于内层基体材料表面的内层电路图形，
所述内层电路图形有规定厚度的凸起的形状、
(b)除了所述内层电路图形以外的凹陷区域的所述内层基体材料表面上形成B级的平滑层的工序、
(c)层压板的准备工序、
(d)金属箔的准备工序、
(e)在设置于内层电路基板上的所述平滑层与所述内层电路图形的表面叠层所述层压板，所述层压板的表面叠层所述金属箔的工序，在这里，所述层压板具有多个通孔和设置于所述多个通孔中的导电性材料、
(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序，以此使设置于所述多个通孔中的所述导电性材料形成具有相同长度的多个叠层贯通导体、以及
(g)对所述金属箔进行加工，形成叠层电路图形的工序。
17.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
形成所述平滑层的工序包含
(1)在所述凹陷区域涂布热固性树脂的工序、以及
(2)使所涂布的所述热固性树脂半硬化的工序。
18.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
形成所述平滑层的工序包含
(1)覆盖所述内层电路图形，然后在所述凹陷区域涂布热固性树脂的工序、
(2)使所述热固性树脂硬化的工序、以及
(3)对硬化的所述热固性树脂的表面进行研磨，使所述内层电路图形的表面露出的工序。
19.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
所述平滑层形成得使所述平滑层具有与所述内层电路图形的厚度相同的厚度和相同的高度。
20.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
作成所述内层电路基板的工序包含
(1)在所述内层基体材料上形成通孔的工序、
(2)在所述通孔中充填导电性膏的工序、
(3)在所述内层基体材料的两个面上叠层金属箔的工序、
(4)对叠层的所述金属箔和所述内层基体材料一边加压一边加热的工序、以及
(5)对所述金属箔进行加工，形成所述内层电路图形的工序。
21.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
所述准备层压板的工序包含
(1)在所述层压板上形成通孔的工序、以及
(2)在所述通孔中充填导电性膏的工序。
22.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
在设置于所述内层电路基板上的所述平滑层与所述内层电路图形的表面叠层所述层压板和所述金属箔的工序包含
(3)将多枚内层电路基板与多枚层压板交错放置的工序、以及
(4)一边把所述多枚内层电路基板与所述多枚层压板的相对位置定位于规定的位置上，一边夹着所述多枚内层电路基板与所述多枚层压板的工序。
23.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
所述内层基体材料和所述层压板具有被压缩性。
24.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
所述层压板具有纤维集合体和含浸于所述纤维集合体中的树脂，
所述层压板还具有被压缩性，
在所述(f)对叠层的所述内层电路基板、所述层压板以及所述金属箔一边加压一边加热的工序中，所述层压板受到压缩，而所述树脂硬化，
借助于此，将所述内层电路基板、所述层压板以及所述金属箔粘接成一体。
25.根据权利要求24所述的多层电路基板的制造方法，其特征在于，
所述纤维集合体具有不织布和纺织布中的至少一种。
26.根据权利要求24所述的多层电路基板的制造方法，其特征在于，
所述纤维集合体是芳香族聚酰胺、玻璃和陶瓷组成的一组中选出的至少一种材料作成的。
27.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
所述平滑层包含树脂。
28.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
在所述(c)层压板的准备工序中，所述层压板具有多个通孔和设置于所述多个通孔的导电性材料，
在所述(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序中，所述层压板生成叠层基体材料，所述一些导电性材料形成多个贯通导体，
所述多个贯通导体具有相同的贯通长度。
29.根据权利要求16所述的多层电路基板的制造方法，其特征在于，
在所述(c)层压板的准备工序中，所述层压板具有被压缩性，而且所述层压板具有多个通孔和设置于所述多个通孔中的导电性材料，
在所述(f)对叠层的所述内层电路基板、所述层压板和所述金属箔加压同时加热的工序中，所述层压板生成被压缩的叠层基体材料，
所述一些导电性材料形成被压缩过的多个贯通导体，
所述多个贯通导体具有相同的贯通长度。
CNB011225211A 2000-08-17 2001-06-27 多层电路基板及其制造方法 Expired - Fee Related CN100469215C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP247331/00 2000-08-17
JP2000247331A JP3903701B2 (ja) 2000-08-17 2000-08-17 多層回路基板とその製造方法

Publications (2)

Publication Number Publication Date
CN1339940A CN1339940A (zh) 2002-03-13
CN100469215C true CN100469215C (zh) 2009-03-11

Family

ID=18737446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011225211A Expired - Fee Related CN100469215C (zh) 2000-08-17 2001-06-27 多层电路基板及其制造方法

Country Status (5)

Country Link
US (1) US6528733B2 (zh)
EP (1) EP1180921A3 (zh)
JP (1) JP3903701B2 (zh)
CN (1) CN100469215C (zh)
TW (1) TW511441B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10801137B2 (en) 2016-07-21 2020-10-13 International Business Machines Corporation Glass cloth including attached fibers

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344363B2 (ja) * 1999-05-18 2002-11-11 松下電器産業株式会社 マスクフィルムとその製造方法およびそれを用いた回路基板の製造方法
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US7288739B2 (en) * 2001-02-26 2007-10-30 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
WO2004064465A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co., Ltd. 回路基板およびその製造方法
US7013452B2 (en) * 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
US20050121225A1 (en) * 2003-12-03 2005-06-09 Phoenix Precision Technology Corporation Multi-layer circuit board and method for fabricating the same
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
FI121134B (fi) * 2005-06-16 2010-07-15 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi ja piirilevyrakenne
JP2007263862A (ja) * 2006-03-29 2007-10-11 Kyocera Corp プローブカード用基板、半導体検査装置、およびその製造方法
KR101031010B1 (ko) * 2008-10-29 2011-04-25 삼성메디슨 주식회사 피씨비 및 이를 구비하는 프로브
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法（一）
US8383948B2 (en) * 2009-09-18 2013-02-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
DE102010041121A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Schaltungsträger sowie Verfahren zur Herstellung eines Schaltungsträgers
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
CN113660768B (zh) * 2021-08-13 2023-02-28 东风汽车集团股份有限公司 一种防破解多层pcb及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3113334A1 (de) * 1981-04-02 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von mehrlagenleiterplatten
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5779870A (en) * 1993-03-05 1998-07-14 Polyclad Laminates, Inc. Method of manufacturing laminates and printed circuit boards
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JP3230727B2 (ja) * 1996-08-08 2001-11-19 松下電器産業株式会社 多層プリント配線板及びその製造方法
US5837355A (en) * 1996-11-07 1998-11-17 Sumitomo Bakelite Company Limited Multilayer printed circuit board and process for producing and using the same
CN1971899B (zh) * 1997-10-17 2010-05-12 揖斐电株式会社 封装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10801137B2 (en) 2016-07-21 2020-10-13 International Business Machines Corporation Glass cloth including attached fibers

Also Published As

Publication number Publication date
TW511441B (en) 2002-11-21
US20020020548A1 (en) 2002-02-21
CN1339940A (zh) 2002-03-13
JP2002064269A (ja) 2002-02-28
US6528733B2 (en) 2003-03-04
JP3903701B2 (ja) 2007-04-11
EP1180921A3 (en) 2005-12-07
EP1180921A2 (en) 2002-02-20

Similar Documents

Publication Publication Date Title
CN100469215C (zh) 多层电路基板及其制造方法
CN101069459B (zh) 多层印刷线路基板及其制造方法
CN100539813C (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
EP1180920B1 (en) Method of manufacturing a circuit board
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
US20020038725A1 (en) Circuit board and production of the same
JPS6068690A (ja) 印刷回路の製造方法
KR100755795B1 (ko) 다층 회로 기판의 제조 방법
KR20000049183A (ko) 지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
WO2007069510A1 (ja) 回路基板を製造するための中間材とそれを用いた回路基板の製造方法
CN101449634A (zh) 部件内置布线板、部件内置布线板的制造方法
WO2004095900A1 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、及び多層プリント配線板の製造方法
US7281325B2 (en) Method of manufacturing circuit board
KR20100030769A (ko) 다층 인쇄회로기판 및 그 제조방법
WO2004064465A1 (ja) 回路基板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JP2000013024A (ja) 多層板の製造方法、及び多層板製造用平板
JP2002344103A (ja) 多層シート及びそれを用いたビアホール充填型両面基板、ビアホール充填型両面プリント基板
JP3943735B2 (ja) ビルドアップ型多層プリント配線板の製造方法
JPH055197B2 (zh)
KR20040065861A (ko) 전층 ｉｖｈ공법의 인쇄회로기판 및 이의 제조방법
JPH0410588A (ja) 高周波用プリント回路板の製造法
JPH01295482A (ja) 印刷抵抗器内蔵多層プリント回路板およびそれに用いる印刷抵抗器搭載内層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20140627

EXPY Termination of patent right or utility model