JP2004524641A - リードデータ用のシステムレイテンシーレベライゼーション - Google Patents
リードデータ用のシステムレイテンシーレベライゼーション Download PDFInfo
- Publication number
- JP2004524641A JP2004524641A JP2002572579A JP2002572579A JP2004524641A JP 2004524641 A JP2004524641 A JP 2004524641A JP 2002572579 A JP2002572579 A JP 2002572579A JP 2002572579 A JP2002572579 A JP 2002572579A JP 2004524641 A JP2004524641 A JP 2004524641A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read latency
- binary
- control circuit
- calibration pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Abstract
高速メモリサブシステムにおいて、各メモリデバイスの最小デバイスリードレイテンシーの差と、メモリデバイスとメモリコントローラとの間の信号伝搬時間の差があるため、システムリードレイテンシーが大幅に変化する。そこで、各デバイスのシステムリードレイテンシーの差を比較し、全てのデバイスが同一のシステムリードレイテンシーを示すようにさせるデバイスシステムリードレイテンシーで、各メモリデバイスをオペレートさせることによって、高速メモリシステムにおける全てのメモリデバイスのシステムリードレイテンシーを均一化させる。
Description
【技術分野】
【０００１】
本発明は、一般に、高速同期メモリシステムに関し、具体的には、任意のメモリデバイスからのリード（read）データがメモリコントローラに同時に到着するように、メモリデバイスのリードレイテンシーを設定することに関する。
【背景技術】
【０００２】
図１にコンピュータシステムの例を示す。コンピュータシステムには、プロセッサ５００と、メモリサブシステム１００と、拡張バスコントローラ５１０とが含まれる。メモリサブシステム１００および拡張バスコントローラ５１０は、ローカルバス５２０を介してプロセッサ５１０に結合してある。拡張バスコントローラ５１０は、少なくとも１つの拡張バス５３０に結合してあり、拡張バス５３０には、大容量記憶装置と、キーボードと、マウスと、グラフィックアダプタと、マルチメディアアダプタとのような種々の周辺装置５４０〜５４２を取り付けることができる。
【０００３】
メモリサブシステム１００には、メモリコントローラ４００が含まれており、このメモリコントローラ４００は、複数の信号ライン４０１ａ〜４０１ｄと、４０２、４０３、４０４と、４０５ａ〜４０５ｄとを介して、複数のメモリモジュール３０１〜３０２に結合されている。データＤＡＴＡを交換するため、複数の信号ライン４０１ａ〜４０１ｄがメモリコントローラ４００およびメモリモジュール３０１〜３０２によって使用される。アドレスＡＤＤＲは、複数のアドレス信号ライン４０３を介してシグナルされ、コマンドＣＭＤは、複数のコマンド信号ライン４０２を介してシグナルされる。メモリモジュール３０１〜３０２には、複数のメモリデバイス１０１〜１０８およびレジスタ２０１〜２０２が含まれる。各メモリデバイス１０１〜１０８は高速同期メモリデバイスである。図１には、２つのメモリモジュール３０１、３０２と、関連する信号ライン４０１ａ〜４０１ｄ、４０２、４０３、４０４、４０５ａ〜４０５ｄとが、図示してあるが、任意の数のメモリモジュールを使用できる、ことに留意されたい。
【０００４】
複数の信号ライン４０１ａ〜４０１ｄ、４０２、４０３、４０４、４０５ａ〜４０５ｄは、メモリモジュール３０１、３０２をメモリコントローラ４００に結合させるものであるが、メモリバス１５０として知られているものである。このメモリバス１５０は、当技術分野で知られている追加の信号ライン、例えば、チップセレクトライン（chip select line）を有することができる。このラインは図を複雑にしないため図示していない。メモリデバイス１０１〜１０４、１０５〜１０８の各行は、メモリバス１５０にスパンされており、メモリのランク（rank）として知られている。一般に、シングルサイド（single side）メモリモジュール、例えば図１に示すようなモジュールは、シングルランクメモリである。しかし、２ランクメモリのダブルサイド（double sided）メモリモジュールを採用することもできる。
【０００５】
複数のデータ信号ライン４０１ａ〜４０１ｄにより、メモリデバイス１０１〜１０８がメモリコントローラ４００に結合されている。リードデータは、複数のリードクロック信号ライン４０５ａ〜４０５ｄを駆動するリードクロック信号ＲＣＬＫに同期してシリアルに出力される。リードクロック信号ＲＣＬＫは、リードクロックジェネレータ４０１によって生成され、メモリモジュール３０１、３０２のメモリデバイス１０１〜１０８を介して、メモリコントローラ４００に供給される。コマンドおよびアドレスは、コマンドクロック信号ＣＣＬＫを用いて、クロック同期出力され、コマンドクロック信号ＣＣＬＫは、メモリコントローラによって、メモリモジュール３０１、３０２のレジスタ２０１、２０２を介して、ターミネータ４０２に供給される。コマンド、アドレス、およびコマンドクロック信号ライン４０２〜４０４は、メモリモジュール３０１、３０２のレジスタ２０１、２０２に、直接、結合されている。レジスタ２０１、２０２は、これらコマンド、アドレス、およびコマンドクロック信号が、メモリモジュール３０１、３０２のメモリデバイス１０１〜１０８に分配される前に、これらの信号をバッファリングする。したがって、メモリサブシステム１００は、リードクロックＲＣＬＫによって支配される少なくともリードクロックドメインと、コマンドクロックＣＣＬＫによって支配されるコマンドクロックドメインとにおいて、オペレートする。メモリサブシステム１００は、追加のクロックドメイン、例えば、図示しないライト（write）クロックによって支配されるクロックドメインを有することができる。
【０００６】
メモリデバイス１０１〜１０８がリードコマンドを受け取ると、そのリードコマンドと関連付けされたデータは、ある長さの時間が経過するまで、メモリバス１５０に出力されない。この時間はデバイスリードレイテンシーとして知られている。メモリデバイス１０１〜１０８は、（デバイスによって変わる）最小デバイスリードレイテンシーから、最大レイテンシー期間まで、の範囲にある複数のデバイスリードレイテンシーのうちの任意の１つで、オペレートするようにプログラムすることができる。
【０００７】
しかし、デバイスリードレイテンシーは、メモリコントローラ４００が見るリードレイテンシーの一部に過ぎない。メモリコントローラが見るこのリードレイテンシーは、システムリードレイテンシーとして知られているものであるが、デバイスリードレイテンシーと、メモリデバイス１０１〜１０８とメモリコントローラ４００と間の信号伝搬時間に起因して生じるレイテンシーと、を合計したものである。仮に各メモリデバイス１０１〜１０８とメモリコントローラ４００と間の信号伝搬が明らかである場合には、この信号伝搬時間によるレイテンシーは、一定になり、しかも各メモリデバイス１０１〜１０８に均等に影響を与えることになる。しかし、図１に示すように、コマンドＣＭＤと、アドレスＡＤＤＲと、コマンドクロックＣＣＬＫとは、まず、メモリデバイス１０１〜１０８に分配される前にレジスタ２０１、２０２に送られる。メモリモジュール３０１、３０２上の各メモリデバイス１０１〜１０４、１０５〜１０８は、レジスタ２０１、２０２からは、異なる距離に位置している。そうすると、各メモリデバイス１０１〜１０４は、メモリコントローラ４００により発行されたリードコマンドを、異なる時点で受け取ることになる。加えて、メモリコントローラ４００と、２つのメモリモジュール３０１、３０２のレジスタ２０１、２０２との距離は異なる。（メモリモジュール３０１上にある）レジスタ２０１の方がメモリコントローラ４００に近いので、（メモリモジュール３０２上にある）レジスタ２０２より前に、コマンド、アドレス、およびコマンドクロックを受け取ることになる。したがって、当該コマンドＣＭＤ、アドレスＡＤＤＲ、及びコマンドクロックＣＣＬＫ信号については、メモリサブシステム１００の全てのメモリデバイス１０１〜１０８からメモリコントローラ４００への信号パスの長さが異なるので、全てのメモリデバイス１０１〜１０８は、メモリコントローラ４００により発行されたリードコマンドを、種々の時点で受け取ることになる。高いクロック周波数（例えば、３００ＭＨｚから少なくとも５３３ＭＨｚ）においては、コマンドＣＭＤ、アドレスＡＤＤＲ、及びコマンドクロックＣＣＬＫ信号がクロックサイクル境界に重なる可能性があるから、これら信号のタイミングの差が重要になる。
【０００８】
各メモリデバイス１０１〜１０８の最小デバイスリードレイテンシーの差と、それらのコマンドＣＭＤ、アドレスＡＤＤＲ、およびコマンドクロックＣＣＬＫの信号伝搬時間の差とにより、各メモリデバイス１０１〜１０８は異なるシステムリードレイテンシーを有することができる。各メモリデバイスはメモリワードの一部のみをストアするから、メモリコントローラ４００は、通常、複数のメモリデバイスをパラレルにリードする。メモリサブシステム１００のメモリデバイス１０１〜１０８においてシステムリードレイテンシーが異なるため、複数のメモリデバイスのパラレルにリードすることが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、メモリコントローラ４００が、多数のメモリデバイスに対するリードトランザクションを効率的に処理できるように、各メモリデバイスのシステムリードレイテンシーを均一化する装置および方法が必要である。
【課題を解決するための手段】
【００１０】
本発明は、高速メモリシステムにおいて各メモリデバイスのシステムリードレイテンシーを均一化する方法および装置に関する。この均一化処理によって、各メモリデバイスが、各デバイスの最小デバイスリードレイテンシーと、メモリバス上でのメモリデバイスの物理的な場所の違いに起因する信号伝搬時間の差とにかかわらず、同一のシステムリードレイテンシーでメモリコントローラに応答することを確実にする。各メモリデバイスは複数のコンフィギュレーションラインを有し、コンフィギュレーションラインをメモリコントローラが使用して、デバイスの最小デバイスリードレイテンシーより長い、複数のデバイスリードレイテンシーのうちの任意の１つでオペレートするようにメモリデバイスを設定することができる。均一化処理中に、各メモリデバイスは、まず、その最小デバイスリードレイテンシーでオペレートする。メモリコントローラは、キャリブレーションパターンをリードして、各メモリデバイスのシステムリードレイテンシーを決定するようにする。メモリコントローラはオフセットを計算し、オフセットは、各メモリデバイスのデバイスリードレイテンシーに付加されて、各メモリデバイスが、その最小デバイスリードレイテンシーでオペレートする時に、最も遅い観察されたシステムリードレイテンシーに等しいシステムリードレイテンシーでオペレートするようにさせることができる。したがって、各メモリデバイスは、増加したデバイスレイテンシーでオペレートし、その時の増加した長さはメモリデバイスに関連するオフセットに等しい。こうして、メモリシステムの全てのメモリデバイスは、同一のシステムリードレイテンシーでオペレートするように均一化される。
【００１１】
本発明の前述および他の利点と特徴は、添付図面を参照して以下で示される本発明の好ましい実施形態の詳細な説明からより明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
各図において、同一の参照番号は同一の要素を示す。図２は、メモリコントローラ４００が各メモリデバイス１０１〜１０８に対して発行するリードオペレーションのタイミング図を示しており、各メモリデバイスは、その最小デバイスリードレイテンシーでオペレートするように設定されている。メモリデバイスの最小デバイスリードレイテンシーはれ、そのメモリデバイスの構成に基づいており、デバイスによって変化する可能性がある。図２の例において、メモリコントローラ４００に最も近いメモリモジュール３０１のメモリデバイスＤＲＡＭ−１ １０１と、ＤＲＡＭ−２ １０２と、ＤＲＡＭ−３ １０３と、ＤＲＡＭ−４ １０４とは、各最小デバイスリードレイテンシーが、それぞれ、７クロックサイクルと、８クロックサイクルと、５クロックサイクルと、６クロックサイクルである。メモリコントローラ４００から最も遠いメモリモジュール３０２のメモリデバイスＤＲＡＭ−５ １０５と、ＤＲＡＭ−６ １０６と、ＤＲＡＭ−７ １０７と、ＤＲＡＭ−８ １０８とは、各最小デバイスリードレイテンシーが、それぞれ、８クロックサイクルと、６クロックサイクルと、８クロックサイクルと、７クロックサイクルである。最小デバイスレイテンシーとは、リードコマンドＲＤのイニシエーションから、リードデータがメモリバス１５０上で利用可能になるまでのクロックサイクルの数を測定したものである。
【００１３】
コマンドＣＭＤおよびコマンドクロックＣＣＬＫ信号について信号伝搬パスの長さに差があるため、メモリコントローラ４００により発行されたリードコマンドＲＤを、メモリサブシステム１００のメモリデバイス１０１〜１０８はそれぞれ異なる時点で受け取っている。図２は、メモリコントローラが、クロックサイクルＴ０の中心でリードコマンドを発行するのを示す。メモリコントローラ４００の最も近くに位置するメモリモジュール３０１上のメモリデバイス１０１〜１０４は、クロックサイクルＴ１とＴ２の間で、リードコマンドを受け取るが、メモリコントローラから最も遠くに位置するメモリモジュール３０２上のメモリデバイス１０５〜１０８は、クロックサイクルＴ１とＴ３の間で、リードコマンドを受け取る。メモリデバイス１０１〜１０８のそれぞれに対するシステムリードレイテンシーは、デバイスリードレイテンシーと、メモリコントローラ４００とメモリデバイスの間の信号伝搬時間との両方の関数である。例えば、メモリコントローラ４００の最も近くに位置するメモリモジュール３０１上のメモリデバイス１０１〜１０４は、９クロックサイクル、１０クロックサイクル、６クロックサイクル、および７クロックサイクルのシステムリードレイテンシーをそれぞれ有する。メモリコントローラ４００から最も遠くに位置するメモリモジュール３０２上のメモリデバイス１０５〜１０８は、１０クロックサイクル、８クロックサイクル、９クロックサイクル、および８クロックサイクルのシステムリードレイテンシーをそれぞれ有する。これらシステムリードレイテンシーの差は、メモリモジュール１０２がデータ出力を開始するまでに、メモリモジュール１０３がそのデータ出力を正常終了できる大きさである、ことに留意されたい。
【００１４】
図３Ａを説明する。図３Ａは、本発明に係るメモリモジュール３０１のうちの１つをより詳細に示す図である。各メモリデバイス１０１〜１０４には、リードクロック信号ライン４０５ａ〜４０５ｄと、データ信号ライン４０１ａ〜４０１ｄと、コマンドクロック信号ライン４０４と、複数のコマンド信号ライン４０２と、複数のアドレス信号ライン４０３とが接続されており、各メモリデバイス１０１〜１０４は、複数のコンフィギュレーションライン４１０を介して、レジスタ２０１に接続されている。図が複雑にならないように、図１には、これら複数のコンフィギュレーションライン４１０は、図示していない。例示的な実施形態において、それぞれの複数のコンフィギュレーションライン４１０には、コンフィギュレーション信号ＣＦＧ０、ＣＦＧ１、およびＣＦＧ２をそれぞれ搬送する少なくとも３本のコンフィギュレーション信号ライン４１１〜４１３が含まれている。各メモリデバイスに対して、メモリコントローラ４００は、コマンドＣＭＤおよびアドレスＡＤＤＲを、レジスタ２０１に送り、これにより、コンフィギュレーションライン４１１〜４１３の状態を設定することができる。
【００１５】
図３Ｂは、図３Ａに示すメモリデバイス１０１のうちの１つをより詳細に示す図である。適正なメモリデバイスには、それぞれ任意のタイプの高速ＤＲＡＭが含まれる。したがって、本発明の原理を、任意のタイプのシングルまたはダブルデータレート同期メモリデバイスか、またはＡＤＴ（Advance DRAM Technology）メモリデバイスに導入することができる。メモリデバイス１０１には、コントロール回路（アドレスデコーダを含む）２０００が含まれ、このコントロール回路２０００は、コマンドクロック信号ライン４０４と、複数のコメンド信号ライン４０２と、複数のアドレス信号ライン４０３と、複数のコンフィギュレーションライン４１０とが含まれる複数の信号ラインに結合されている。メモリデバイス１０１には、ライトデータパス２００２およびリードデータパス２００３が含まれ、ライトデータパス２００２およびリードデータパス２００３の両方は、データ信号ライン４０１ａに結合されており、（Ｉ／Ｏゲート回路２００６を介して）複数のメモリアレイ２００１に結合されている。このリードデータパスは、リードクロックＤＬＬ（delay lock loop）を介して、リードクロック信号ライン４０５ａに結合され、リードクロックＤＬＬを使用して、リードデータ出力をリードクロックと同期させる。このリードデータパスには、シリアライザ（serializer）２００４が含まれている。このシリアライザ２００４は、複数のメモリアレイ２００１からリードされたパラレルデータを、リードクロック信号ＲＣＬＫに同期して、シリアルデータに変換して、データ信号ライン４０１ａに出力する。
【００１６】
メモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−４ １０４は、コンフィギュレーションライン４１１〜４１３の異なる状態に応答することにより、異なる選択可能なデバイスリードレイテンシーでオペレートするように配線されている。図４は、デバイスリードレイテンシーが８クロック変化しても、すなわち、最小デバイスリードレイテンシーから、最小デバイスリードレイテンシーと７クロックサイクルとの和までの範囲において、メモリデバイス１０１〜１０４をオペレートさせることができる方法を示す。代替の実施形態においては、数多くの許容されるデバイスレイテンシーの変化に応じて、コンフィギュレーションラインの数を増減させることができる。あるいはまた、デバイスリードレイテンシーに関係しないメモリ機能を対象とするコンフィギュレーションラインを追加することができる。例えば、追加のコンフィギュレーションラインを使用して、リードクロックＤＬＬ２００５をイネーブルまたはディセーブルにすることができる。
【００１７】
複数のコンフィギュレーションライン４１０のそれぞれの状態は、メモリコントローラ４００によって設定することができる。例えば、メモリコントローラは、メモリモジュール３０１、３０２のレジスタ２０１、２０２に、複数のコンフィギュレーションライン４１０上の状態であって、複数のアドレス信号ライン４０３上でアサートされたアドレスに対応する状態をアサートさせるコマンドを含むことができる。そうすると、メモリコントローラ４００は、メモリデバイスの１０１〜１０８のデバイスリードレイテンシーを変化させることができ、したがって、メモリデバイスのシステムリードレイテンシーを、コンフィギュレーションライン４１１〜４１３の状態を変えることによって変えることができる。
【００１８】
メモリコントローラ４００は、複数のコンフィギュレーションライン４１０を使用して、メモリサブシステム１００の全てのメモリデバイス１０１〜１０８のシステムリードレイテンシーを均一化する。図５を説明する。ステップ１００１から処理が開始され、メモリコントローラ４００は、全てのメモリデバイス１０１〜１０８がそれらの最小デバイスリードレイテンシーでオペレートするように指示する。メモリコントローラ４００は、当該メモリデバイスに指示して、当該メモリデバイスを最小デバイスリードレイテンシーでオペレートさせ、これには、複数のコマンド信号ライン４０２上の適正なコマンドＣＭＤと、複数のアドレス信号ライン４０３上の適正なアドレスＡＤＤＲとをそれぞれアサートしてオペレートさせ、これにより、コンフィギュレーションラインＣＦＧ０、ＣＦＧ１、ＣＦＧ２の特定の状態を設定させる。図４に示すように、コンフィギュレーションラインＣＦＧ０、ＣＦＧ１、ＣＦＧ２の状態により、メモリデバイス１０１〜１０８は特定のレイテンシーでオペレートする。そこで、本発明の一態様においては、各メモリデバイスのデバイスリードレイテンシーは、相対的なクロックサイクル数を用いて指定される。この点は、従来のメモリシステムにおいて、レイテンシーを実際のクロックサイクル数として指定し、これにより、メモリコントローラが各メモリデバイスについて最小デバイスリードレイテンシーを知る必要があることと、相違する点である。例えば、仮に、メモリデバイスが、２クロックサイクルの最小デバイスリードレイテンシーを有する場合には、従来のメモリコントローラであれば、２クロックサイクルが最小デバイスリードレイテンシーに対応することを知る必要があった。というのは、当該メモリデバイスをその最小デバイスリードレイテンシーでオペレートするようにプログラムするためには、当該メモリコントローラが、実際のクロックサイクル数（この場合、２クロックサイクル）を用いることによって、そのレイテンシーの値をプログラムする必要があるためである。しかしながら、本発明にあっては、メモリコントローラ４００は、各メモリデバイス１０１〜１０８について最小デバイスリードレイテンシーを知る必要がない。それは、リードレイテンシーは最小リードレイテンシーからのオフセットとして指定されるからである。
【００１９】
ステップ１００２において、当該メモリコントローラは、各メモリデバイス１０１〜１０８からキャリブレーションパターンをリードし、各メモリデバイス１０１〜１０８に対して最小オペレートシステムリードレイテンシーを通知する。当該キャリブレーションパターンは、何時データが初めて当該メモリコントローラに到着したかを、当該メモリコントローラが容易に特定できるように、フォーマットされている。例示的な実施形態において、各メモリデバイス１０１〜１０８は、リードコマンドごとに、８ビットのデータを、データ信号ライン４０１ａ〜４０１ｄを介して、メモリコントローラ４００にシリアルに返す。良好なキャリブレーションパターンであれば、当該メモリコントローラは、最初のデータビットが当該メモリコントローラにいつ到着するかを容易に認識することができる。例示的な実施形態において、好ましいキャリブレーションパターンは、バイトであって、当該メモリコントローラに到着する第１ビットが、ある状態に設定され、残りのビットが、異なる状態に設定される。したがって、０１１１１１１１（２進数）または１０００００００（２進数）は、好ましいキャリブレーションパターンということになる。
【００２０】
ステップ１００３において、メモリコントローラ４００は、最小オペレートシステムリードレイテンシーのセットのうちの最大のレイテンシーを決定する。ステップ１００４において、メモリコントローラ４００は、各メモリデバイス１０１〜１０８について、そのメモリデバイスのシステムリードレイテンシーと、前記最小オペレートシステムリードレイテンシーのセットのうちの最大レイテンシーとの差に等しいオフセットを計算する。ステップ１００５において、メモリコントローラ４００は、増加したデバイスリードレイテンシーでオペレートするように、当該メモリデバイスに指示する。増加したレイテンシーの長さは、オフセットに等しく、メモリデバイスの複数のコンフィギュレーションライン４１０上でアサートされた信号の状態によって制御される。
【００２１】
例えば、図２は、８つのメモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−８ １０８を有するメモリシステムであって、９クロックサイクル、１０クロックサイクル、６クロックサイクル、７クロックサイクル、１０クロックサイクル、８クロックサイクル、９クロックサイクル、および８クロックサイクルをそれぞれ有するメモリシステムを示す。観察されたシステムリードレイテンシーのうちの最大システムリードレイテンシーは、１０クロックサイクルである。メモリデバイス１０１〜１０８についてのオフセットは、観察されたシステムリードレイテンシーのうちの最大システムリードレイテンシー（この例では、１０クロックサイクル）と、各メモリデバイスのシステムリードレイテンシーとの差に等しい。この例において、メモリデバイス１０１〜１０８に対するオフセットは、それぞれ、１、０、４、３、０、２、１、および２に等しい。そこで、メモリコントローラ４００は、メモリデバイス１０１を、１クロックサイクルの増加デバイスリードレイテンシーでオペレートさせるが、メモリデバイス１０２は、０クロックサイクル（すなわち、最小デバイスリードレイテンシー）の増加デバイスリードレイテンシーでオペレートさせることになる。図３は、この処理の最終の結果が、各メモリデバイス１０１〜１０８が同一のシステムリードレイテンシーを有するメモリシステムであることを示す。その結果として、リードコマンドがメモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−８ １０８に対して発行されると、当該メモリコントローラは、ほぼ同時に、全てのメモリモジュールの全てのメモリデバイスからのリードデータを見ることになる。
【００２２】
以上、本発明の実施形態を説明したが、本発明は、本発明の精神および範囲から逸脱することなく、等価の幾つかの要素を修正し、変更し、代替することができ、これら実施形態に限定されるものではない。したがって、本発明の範囲は、上述しかつ図示した特別の構造の細目に限定されるものではなく、特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００２３】
【図１】高速メモリシステムを有するコンピュータシステムを示すブロック図である。
【図２】図１の高速メモリシステムを備える複数のメモリデバイスのリードレイテンシーを示す均一化前のタイミングチャートである。
【図３Ａ】本発明によるメモリモジュール３０１を示すより詳細なブロック図である。
【図３Ｂ】図３Ａに示すメモリモジュールのメモリデバイスのうちの１つを示すより詳細な図である。
【図４】メモリデバイスのデバイスリードレイテンシーとコンフィギュレーションラインの状態との間を示す図である。
【図５】メモリコントローラがメモリシステムのメモリデバイスのシステムリードレイテンシーを均一化する手順を示すフローチャートである。
【図６】図１の高速メモリシステムを備える複数のメモリデバイスのリードレイテンシーを示す均一化後のタイミングチャートである。
【０００１】
本発明は、一般に、高速同期メモリシステムに関し、具体的には、任意のメモリデバイスからのリード（read）データがメモリコントローラに同時に到着するように、メモリデバイスのリードレイテンシーを設定することに関する。
【背景技術】
【０００２】
図１にコンピュータシステムの例を示す。コンピュータシステムには、プロセッサ５００と、メモリサブシステム１００と、拡張バスコントローラ５１０とが含まれる。メモリサブシステム１００および拡張バスコントローラ５１０は、ローカルバス５２０を介してプロセッサ５１０に結合してある。拡張バスコントローラ５１０は、少なくとも１つの拡張バス５３０に結合してあり、拡張バス５３０には、大容量記憶装置と、キーボードと、マウスと、グラフィックアダプタと、マルチメディアアダプタとのような種々の周辺装置５４０〜５４２を取り付けることができる。
【０００３】
メモリサブシステム１００には、メモリコントローラ４００が含まれており、このメモリコントローラ４００は、複数の信号ライン４０１ａ〜４０１ｄと、４０２、４０３、４０４と、４０５ａ〜４０５ｄとを介して、複数のメモリモジュール３０１〜３０２に結合されている。データＤＡＴＡを交換するため、複数の信号ライン４０１ａ〜４０１ｄがメモリコントローラ４００およびメモリモジュール３０１〜３０２によって使用される。アドレスＡＤＤＲは、複数のアドレス信号ライン４０３を介してシグナルされ、コマンドＣＭＤは、複数のコマンド信号ライン４０２を介してシグナルされる。メモリモジュール３０１〜３０２には、複数のメモリデバイス１０１〜１０８およびレジスタ２０１〜２０２が含まれる。各メモリデバイス１０１〜１０８は高速同期メモリデバイスである。図１には、２つのメモリモジュール３０１、３０２と、関連する信号ライン４０１ａ〜４０１ｄ、４０２、４０３、４０４、４０５ａ〜４０５ｄとが、図示してあるが、任意の数のメモリモジュールを使用できる、ことに留意されたい。
【０００４】
複数の信号ライン４０１ａ〜４０１ｄ、４０２、４０３、４０４、４０５ａ〜４０５ｄは、メモリモジュール３０１、３０２をメモリコントローラ４００に結合させるものであるが、メモリバス１５０として知られているものである。このメモリバス１５０は、当技術分野で知られている追加の信号ライン、例えば、チップセレクトライン（chip select line）を有することができる。このラインは図を複雑にしないため図示していない。メモリデバイス１０１〜１０４、１０５〜１０８の各行は、メモリバス１５０にスパンされており、メモリのランク（rank）として知られている。一般に、シングルサイド（single side）メモリモジュール、例えば図１に示すようなモジュールは、シングルランクメモリである。しかし、２ランクメモリのダブルサイド（double sided）メモリモジュールを採用することもできる。
【０００５】
複数のデータ信号ライン４０１ａ〜４０１ｄにより、メモリデバイス１０１〜１０８がメモリコントローラ４００に結合されている。リードデータは、複数のリードクロック信号ライン４０５ａ〜４０５ｄを駆動するリードクロック信号ＲＣＬＫに同期してシリアルに出力される。リードクロック信号ＲＣＬＫは、リードクロックジェネレータ４０１によって生成され、メモリモジュール３０１、３０２のメモリデバイス１０１〜１０８を介して、メモリコントローラ４００に供給される。コマンドおよびアドレスは、コマンドクロック信号ＣＣＬＫを用いて、クロック同期出力され、コマンドクロック信号ＣＣＬＫは、メモリコントローラによって、メモリモジュール３０１、３０２のレジスタ２０１、２０２を介して、ターミネータ４０２に供給される。コマンド、アドレス、およびコマンドクロック信号ライン４０２〜４０４は、メモリモジュール３０１、３０２のレジスタ２０１、２０２に、直接、結合されている。レジスタ２０１、２０２は、これらコマンド、アドレス、およびコマンドクロック信号が、メモリモジュール３０１、３０２のメモリデバイス１０１〜１０８に分配される前に、これらの信号をバッファリングする。したがって、メモリサブシステム１００は、リードクロックＲＣＬＫによって支配される少なくともリードクロックドメインと、コマンドクロックＣＣＬＫによって支配されるコマンドクロックドメインとにおいて、オペレートする。メモリサブシステム１００は、追加のクロックドメイン、例えば、図示しないライト（write）クロックによって支配されるクロックドメインを有することができる。
【０００６】
メモリデバイス１０１〜１０８がリードコマンドを受け取ると、そのリードコマンドと関連付けされたデータは、ある長さの時間が経過するまで、メモリバス１５０に出力されない。この時間はデバイスリードレイテンシーとして知られている。メモリデバイス１０１〜１０８は、（デバイスによって変わる）最小デバイスリードレイテンシーから、最大レイテンシー期間まで、の範囲にある複数のデバイスリードレイテンシーのうちの任意の１つで、オペレートするようにプログラムすることができる。
【０００７】
しかし、デバイスリードレイテンシーは、メモリコントローラ４００が見るリードレイテンシーの一部に過ぎない。メモリコントローラが見るこのリードレイテンシーは、システムリードレイテンシーとして知られているものであるが、デバイスリードレイテンシーと、メモリデバイス１０１〜１０８とメモリコントローラ４００と間の信号伝搬時間に起因して生じるレイテンシーと、を合計したものである。仮に各メモリデバイス１０１〜１０８とメモリコントローラ４００と間の信号伝搬が明らかである場合には、この信号伝搬時間によるレイテンシーは、一定になり、しかも各メモリデバイス１０１〜１０８に均等に影響を与えることになる。しかし、図１に示すように、コマンドＣＭＤと、アドレスＡＤＤＲと、コマンドクロックＣＣＬＫとは、まず、メモリデバイス１０１〜１０８に分配される前にレジスタ２０１、２０２に送られる。メモリモジュール３０１、３０２上の各メモリデバイス１０１〜１０４、１０５〜１０８は、レジスタ２０１、２０２からは、異なる距離に位置している。そうすると、各メモリデバイス１０１〜１０４は、メモリコントローラ４００により発行されたリードコマンドを、異なる時点で受け取ることになる。加えて、メモリコントローラ４００と、２つのメモリモジュール３０１、３０２のレジスタ２０１、２０２との距離は異なる。（メモリモジュール３０１上にある）レジスタ２０１の方がメモリコントローラ４００に近いので、（メモリモジュール３０２上にある）レジスタ２０２より前に、コマンド、アドレス、およびコマンドクロックを受け取ることになる。したがって、当該コマンドＣＭＤ、アドレスＡＤＤＲ、及びコマンドクロックＣＣＬＫ信号については、メモリサブシステム１００の全てのメモリデバイス１０１〜１０８からメモリコントローラ４００への信号パスの長さが異なるので、全てのメモリデバイス１０１〜１０８は、メモリコントローラ４００により発行されたリードコマンドを、種々の時点で受け取ることになる。高いクロック周波数（例えば、３００ＭＨｚから少なくとも５３３ＭＨｚ）においては、コマンドＣＭＤ、アドレスＡＤＤＲ、及びコマンドクロックＣＣＬＫ信号がクロックサイクル境界に重なる可能性があるから、これら信号のタイミングの差が重要になる。
【０００８】
各メモリデバイス１０１〜１０８の最小デバイスリードレイテンシーの差と、それらのコマンドＣＭＤ、アドレスＡＤＤＲ、およびコマンドクロックＣＣＬＫの信号伝搬時間の差とにより、各メモリデバイス１０１〜１０８は異なるシステムリードレイテンシーを有することができる。各メモリデバイスはメモリワードの一部のみをストアするから、メモリコントローラ４００は、通常、複数のメモリデバイスをパラレルにリードする。メモリサブシステム１００のメモリデバイス１０１〜１０８においてシステムリードレイテンシーが異なるため、複数のメモリデバイスのパラレルにリードすることが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、メモリコントローラ４００が、多数のメモリデバイスに対するリードトランザクションを効率的に処理できるように、各メモリデバイスのシステムリードレイテンシーを均一化する装置および方法が必要である。
【課題を解決するための手段】
【００１０】
本発明は、高速メモリシステムにおいて各メモリデバイスのシステムリードレイテンシーを均一化する方法および装置に関する。この均一化処理によって、各メモリデバイスが、各デバイスの最小デバイスリードレイテンシーと、メモリバス上でのメモリデバイスの物理的な場所の違いに起因する信号伝搬時間の差とにかかわらず、同一のシステムリードレイテンシーでメモリコントローラに応答することを確実にする。各メモリデバイスは複数のコンフィギュレーションラインを有し、コンフィギュレーションラインをメモリコントローラが使用して、デバイスの最小デバイスリードレイテンシーより長い、複数のデバイスリードレイテンシーのうちの任意の１つでオペレートするようにメモリデバイスを設定することができる。均一化処理中に、各メモリデバイスは、まず、その最小デバイスリードレイテンシーでオペレートする。メモリコントローラは、キャリブレーションパターンをリードして、各メモリデバイスのシステムリードレイテンシーを決定するようにする。メモリコントローラはオフセットを計算し、オフセットは、各メモリデバイスのデバイスリードレイテンシーに付加されて、各メモリデバイスが、その最小デバイスリードレイテンシーでオペレートする時に、最も遅い観察されたシステムリードレイテンシーに等しいシステムリードレイテンシーでオペレートするようにさせることができる。したがって、各メモリデバイスは、増加したデバイスレイテンシーでオペレートし、その時の増加した長さはメモリデバイスに関連するオフセットに等しい。こうして、メモリシステムの全てのメモリデバイスは、同一のシステムリードレイテンシーでオペレートするように均一化される。
【００１１】
本発明の前述および他の利点と特徴は、添付図面を参照して以下で示される本発明の好ましい実施形態の詳細な説明からより明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
各図において、同一の参照番号は同一の要素を示す。図２は、メモリコントローラ４００が各メモリデバイス１０１〜１０８に対して発行するリードオペレーションのタイミング図を示しており、各メモリデバイスは、その最小デバイスリードレイテンシーでオペレートするように設定されている。メモリデバイスの最小デバイスリードレイテンシーはれ、そのメモリデバイスの構成に基づいており、デバイスによって変化する可能性がある。図２の例において、メモリコントローラ４００に最も近いメモリモジュール３０１のメモリデバイスＤＲＡＭ−１ １０１と、ＤＲＡＭ−２ １０２と、ＤＲＡＭ−３ １０３と、ＤＲＡＭ−４ １０４とは、各最小デバイスリードレイテンシーが、それぞれ、７クロックサイクルと、８クロックサイクルと、５クロックサイクルと、６クロックサイクルである。メモリコントローラ４００から最も遠いメモリモジュール３０２のメモリデバイスＤＲＡＭ−５ １０５と、ＤＲＡＭ−６ １０６と、ＤＲＡＭ−７ １０７と、ＤＲＡＭ−８ １０８とは、各最小デバイスリードレイテンシーが、それぞれ、８クロックサイクルと、６クロックサイクルと、８クロックサイクルと、７クロックサイクルである。最小デバイスレイテンシーとは、リードコマンドＲＤのイニシエーションから、リードデータがメモリバス１５０上で利用可能になるまでのクロックサイクルの数を測定したものである。
【００１３】
コマンドＣＭＤおよびコマンドクロックＣＣＬＫ信号について信号伝搬パスの長さに差があるため、メモリコントローラ４００により発行されたリードコマンドＲＤを、メモリサブシステム１００のメモリデバイス１０１〜１０８はそれぞれ異なる時点で受け取っている。図２は、メモリコントローラが、クロックサイクルＴ０の中心でリードコマンドを発行するのを示す。メモリコントローラ４００の最も近くに位置するメモリモジュール３０１上のメモリデバイス１０１〜１０４は、クロックサイクルＴ１とＴ２の間で、リードコマンドを受け取るが、メモリコントローラから最も遠くに位置するメモリモジュール３０２上のメモリデバイス１０５〜１０８は、クロックサイクルＴ１とＴ３の間で、リードコマンドを受け取る。メモリデバイス１０１〜１０８のそれぞれに対するシステムリードレイテンシーは、デバイスリードレイテンシーと、メモリコントローラ４００とメモリデバイスの間の信号伝搬時間との両方の関数である。例えば、メモリコントローラ４００の最も近くに位置するメモリモジュール３０１上のメモリデバイス１０１〜１０４は、９クロックサイクル、１０クロックサイクル、６クロックサイクル、および７クロックサイクルのシステムリードレイテンシーをそれぞれ有する。メモリコントローラ４００から最も遠くに位置するメモリモジュール３０２上のメモリデバイス１０５〜１０８は、１０クロックサイクル、８クロックサイクル、９クロックサイクル、および８クロックサイクルのシステムリードレイテンシーをそれぞれ有する。これらシステムリードレイテンシーの差は、メモリモジュール１０２がデータ出力を開始するまでに、メモリモジュール１０３がそのデータ出力を正常終了できる大きさである、ことに留意されたい。
【００１４】
図３Ａを説明する。図３Ａは、本発明に係るメモリモジュール３０１のうちの１つをより詳細に示す図である。各メモリデバイス１０１〜１０４には、リードクロック信号ライン４０５ａ〜４０５ｄと、データ信号ライン４０１ａ〜４０１ｄと、コマンドクロック信号ライン４０４と、複数のコマンド信号ライン４０２と、複数のアドレス信号ライン４０３とが接続されており、各メモリデバイス１０１〜１０４は、複数のコンフィギュレーションライン４１０を介して、レジスタ２０１に接続されている。図が複雑にならないように、図１には、これら複数のコンフィギュレーションライン４１０は、図示していない。例示的な実施形態において、それぞれの複数のコンフィギュレーションライン４１０には、コンフィギュレーション信号ＣＦＧ０、ＣＦＧ１、およびＣＦＧ２をそれぞれ搬送する少なくとも３本のコンフィギュレーション信号ライン４１１〜４１３が含まれている。各メモリデバイスに対して、メモリコントローラ４００は、コマンドＣＭＤおよびアドレスＡＤＤＲを、レジスタ２０１に送り、これにより、コンフィギュレーションライン４１１〜４１３の状態を設定することができる。
【００１５】
図３Ｂは、図３Ａに示すメモリデバイス１０１のうちの１つをより詳細に示す図である。適正なメモリデバイスには、それぞれ任意のタイプの高速ＤＲＡＭが含まれる。したがって、本発明の原理を、任意のタイプのシングルまたはダブルデータレート同期メモリデバイスか、またはＡＤＴ（Advance DRAM Technology）メモリデバイスに導入することができる。メモリデバイス１０１には、コントロール回路（アドレスデコーダを含む）２０００が含まれ、このコントロール回路２０００は、コマンドクロック信号ライン４０４と、複数のコメンド信号ライン４０２と、複数のアドレス信号ライン４０３と、複数のコンフィギュレーションライン４１０とが含まれる複数の信号ラインに結合されている。メモリデバイス１０１には、ライトデータパス２００２およびリードデータパス２００３が含まれ、ライトデータパス２００２およびリードデータパス２００３の両方は、データ信号ライン４０１ａに結合されており、（Ｉ／Ｏゲート回路２００６を介して）複数のメモリアレイ２００１に結合されている。このリードデータパスは、リードクロックＤＬＬ（delay lock loop）を介して、リードクロック信号ライン４０５ａに結合され、リードクロックＤＬＬを使用して、リードデータ出力をリードクロックと同期させる。このリードデータパスには、シリアライザ（serializer）２００４が含まれている。このシリアライザ２００４は、複数のメモリアレイ２００１からリードされたパラレルデータを、リードクロック信号ＲＣＬＫに同期して、シリアルデータに変換して、データ信号ライン４０１ａに出力する。
【００１６】
メモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−４ １０４は、コンフィギュレーションライン４１１〜４１３の異なる状態に応答することにより、異なる選択可能なデバイスリードレイテンシーでオペレートするように配線されている。図４は、デバイスリードレイテンシーが８クロック変化しても、すなわち、最小デバイスリードレイテンシーから、最小デバイスリードレイテンシーと７クロックサイクルとの和までの範囲において、メモリデバイス１０１〜１０４をオペレートさせることができる方法を示す。代替の実施形態においては、数多くの許容されるデバイスレイテンシーの変化に応じて、コンフィギュレーションラインの数を増減させることができる。あるいはまた、デバイスリードレイテンシーに関係しないメモリ機能を対象とするコンフィギュレーションラインを追加することができる。例えば、追加のコンフィギュレーションラインを使用して、リードクロックＤＬＬ２００５をイネーブルまたはディセーブルにすることができる。
【００１７】
複数のコンフィギュレーションライン４１０のそれぞれの状態は、メモリコントローラ４００によって設定することができる。例えば、メモリコントローラは、メモリモジュール３０１、３０２のレジスタ２０１、２０２に、複数のコンフィギュレーションライン４１０上の状態であって、複数のアドレス信号ライン４０３上でアサートされたアドレスに対応する状態をアサートさせるコマンドを含むことができる。そうすると、メモリコントローラ４００は、メモリデバイスの１０１〜１０８のデバイスリードレイテンシーを変化させることができ、したがって、メモリデバイスのシステムリードレイテンシーを、コンフィギュレーションライン４１１〜４１３の状態を変えることによって変えることができる。
【００１８】
メモリコントローラ４００は、複数のコンフィギュレーションライン４１０を使用して、メモリサブシステム１００の全てのメモリデバイス１０１〜１０８のシステムリードレイテンシーを均一化する。図５を説明する。ステップ１００１から処理が開始され、メモリコントローラ４００は、全てのメモリデバイス１０１〜１０８がそれらの最小デバイスリードレイテンシーでオペレートするように指示する。メモリコントローラ４００は、当該メモリデバイスに指示して、当該メモリデバイスを最小デバイスリードレイテンシーでオペレートさせ、これには、複数のコマンド信号ライン４０２上の適正なコマンドＣＭＤと、複数のアドレス信号ライン４０３上の適正なアドレスＡＤＤＲとをそれぞれアサートしてオペレートさせ、これにより、コンフィギュレーションラインＣＦＧ０、ＣＦＧ１、ＣＦＧ２の特定の状態を設定させる。図４に示すように、コンフィギュレーションラインＣＦＧ０、ＣＦＧ１、ＣＦＧ２の状態により、メモリデバイス１０１〜１０８は特定のレイテンシーでオペレートする。そこで、本発明の一態様においては、各メモリデバイスのデバイスリードレイテンシーは、相対的なクロックサイクル数を用いて指定される。この点は、従来のメモリシステムにおいて、レイテンシーを実際のクロックサイクル数として指定し、これにより、メモリコントローラが各メモリデバイスについて最小デバイスリードレイテンシーを知る必要があることと、相違する点である。例えば、仮に、メモリデバイスが、２クロックサイクルの最小デバイスリードレイテンシーを有する場合には、従来のメモリコントローラであれば、２クロックサイクルが最小デバイスリードレイテンシーに対応することを知る必要があった。というのは、当該メモリデバイスをその最小デバイスリードレイテンシーでオペレートするようにプログラムするためには、当該メモリコントローラが、実際のクロックサイクル数（この場合、２クロックサイクル）を用いることによって、そのレイテンシーの値をプログラムする必要があるためである。しかしながら、本発明にあっては、メモリコントローラ４００は、各メモリデバイス１０１〜１０８について最小デバイスリードレイテンシーを知る必要がない。それは、リードレイテンシーは最小リードレイテンシーからのオフセットとして指定されるからである。
【００１９】
ステップ１００２において、当該メモリコントローラは、各メモリデバイス１０１〜１０８からキャリブレーションパターンをリードし、各メモリデバイス１０１〜１０８に対して最小オペレートシステムリードレイテンシーを通知する。当該キャリブレーションパターンは、何時データが初めて当該メモリコントローラに到着したかを、当該メモリコントローラが容易に特定できるように、フォーマットされている。例示的な実施形態において、各メモリデバイス１０１〜１０８は、リードコマンドごとに、８ビットのデータを、データ信号ライン４０１ａ〜４０１ｄを介して、メモリコントローラ４００にシリアルに返す。良好なキャリブレーションパターンであれば、当該メモリコントローラは、最初のデータビットが当該メモリコントローラにいつ到着するかを容易に認識することができる。例示的な実施形態において、好ましいキャリブレーションパターンは、バイトであって、当該メモリコントローラに到着する第１ビットが、ある状態に設定され、残りのビットが、異なる状態に設定される。したがって、０１１１１１１１（２進数）または１０００００００（２進数）は、好ましいキャリブレーションパターンということになる。
【００２０】
ステップ１００３において、メモリコントローラ４００は、最小オペレートシステムリードレイテンシーのセットのうちの最大のレイテンシーを決定する。ステップ１００４において、メモリコントローラ４００は、各メモリデバイス１０１〜１０８について、そのメモリデバイスのシステムリードレイテンシーと、前記最小オペレートシステムリードレイテンシーのセットのうちの最大レイテンシーとの差に等しいオフセットを計算する。ステップ１００５において、メモリコントローラ４００は、増加したデバイスリードレイテンシーでオペレートするように、当該メモリデバイスに指示する。増加したレイテンシーの長さは、オフセットに等しく、メモリデバイスの複数のコンフィギュレーションライン４１０上でアサートされた信号の状態によって制御される。
【００２１】
例えば、図２は、８つのメモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−８ １０８を有するメモリシステムであって、９クロックサイクル、１０クロックサイクル、６クロックサイクル、７クロックサイクル、１０クロックサイクル、８クロックサイクル、９クロックサイクル、および８クロックサイクルをそれぞれ有するメモリシステムを示す。観察されたシステムリードレイテンシーのうちの最大システムリードレイテンシーは、１０クロックサイクルである。メモリデバイス１０１〜１０８についてのオフセットは、観察されたシステムリードレイテンシーのうちの最大システムリードレイテンシー（この例では、１０クロックサイクル）と、各メモリデバイスのシステムリードレイテンシーとの差に等しい。この例において、メモリデバイス１０１〜１０８に対するオフセットは、それぞれ、１、０、４、３、０、２、１、および２に等しい。そこで、メモリコントローラ４００は、メモリデバイス１０１を、１クロックサイクルの増加デバイスリードレイテンシーでオペレートさせるが、メモリデバイス１０２は、０クロックサイクル（すなわち、最小デバイスリードレイテンシー）の増加デバイスリードレイテンシーでオペレートさせることになる。図３は、この処理の最終の結果が、各メモリデバイス１０１〜１０８が同一のシステムリードレイテンシーを有するメモリシステムであることを示す。その結果として、リードコマンドがメモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−８ １０８に対して発行されると、当該メモリコントローラは、ほぼ同時に、全てのメモリモジュールの全てのメモリデバイスからのリードデータを見ることになる。
【００２２】
以上、本発明の実施形態を説明したが、本発明は、本発明の精神および範囲から逸脱することなく、等価の幾つかの要素を修正し、変更し、代替することができ、これら実施形態に限定されるものではない。したがって、本発明の範囲は、上述しかつ図示した特別の構造の細目に限定されるものではなく、特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００２３】
【図１】高速メモリシステムを有するコンピュータシステムを示すブロック図である。
【図２】図１の高速メモリシステムを備える複数のメモリデバイスのリードレイテンシーを示す均一化前のタイミングチャートである。
【図３Ａ】本発明によるメモリモジュール３０１を示すより詳細なブロック図である。
【図３Ｂ】図３Ａに示すメモリモジュールのメモリデバイスのうちの１つを示すより詳細な図である。
【図４】メモリデバイスのデバイスリードレイテンシーとコンフィギュレーションラインの状態との間を示す図である。
【図５】メモリコントローラがメモリシステムのメモリデバイスのシステムリードレイテンシーを均一化する手順を示すフローチャートである。
【図６】図１の高速メモリシステムを備える複数のメモリデバイスのリードレイテンシーを示す均一化後のタイミングチャートである。
Claims (45)
- メモリアレイと、
前記メモリアレイに結合したコントロール回路と、
前記コントロール回路に結合した複数のコンフィギュレーションラインのうちの少なくとも１本のコンフィギュレーションラインと
を備え、
前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態に基づいて、前記メモリデバイスを、選択された１本のデバイスリードレイテンシーでオペレートさせる
ことを特徴とするメモリデバイス。 - 請求項１において、複数のデバイスリードレイテンシーのセットは、前記メモリデバイスの最小デバイスリードレイテンシーを含むことを特徴とするメモリデバイス。
- 請求項１において、前記コントロール回路は、前記複数のコンフィギュレーションラインでアサートされた信号の状態を、クロックサイクル数として解釈し、前記最小デバイスリードレイテンシーに前記クロックサイクルの数を加算したものに等しいデバイスリードレイテンシーで、前記メモリデバイスをオペレートさせることを特徴とするメモリデバイス。
- 請求項１において、前記コントロール回路は、外部メモリコントローラにより発行された命令に応答して、前記メモリコントローラに対して、キャリブレーションパターンをリードデータとして出力することを特徴とするメモリデバイス。
- 請求項４において、前記キャリブレーションパターンは、異なる論理状態を有する少なくとも２つの連続するビットを含むことを特徴とするメモリデバイス。
- 請求項５において、前記キャリブレーションパターンは、第１ビットが２進数の０に設定され、残りの全てのビットが２進数の１に設定されていることを特徴とするメモリデバイス。
- 請求項５において、前記キャリブレーションパターンは、第１ビットが２進数の１に設定され、残りの全てのビットが２進数の０に設定されていることを特徴とするメモリデバイス。
- 請求項１において、前記少なくとも１本のコンフィギュレーションラインは、複数のコンフィギュレーションラインを含むことを特徴とするメモリデバイス。
- 請求項１において、複数のデバイスリードレイテンシーのセットは、最小デバイスリードレイテンシーから、前記最小デバイスリードレイテンシーに（Ｎ−１）クロックサイクルを加算して得られた加算結果に等しいクロックサイクル数まで、の範囲にあるＮ個のデバイスレイテンシーを含むことを特徴とするメモリデバイス。
- 請求項９において、前記Ｎは、８に等しいことを特徴とするメモリデバイス。
- 請求項１において、前記メモリデバイスのリードクロックＤＬＬをイネーブルにするか、またはディスエーブルにする信号状態を有する追加のコンフィギュレーションラインをさらに含むことを特徴とするメモリデバイス。
- 複数のメモリデバイスと、
前記複数のメモリデバイスにコンフィギュレーション情報を供給するレジスタと
を備え、
前記メモリデバイスは、それぞれ、さらに、
メモリアレイと、
前記メモリアレイに結合したコントロール回路と、
前記レジスタと前記コントロール回路とに結合した少なくとも１本のコンフィギュレーションラインと
を備え、
前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態に基づいて、前記メモリデバイスを、選択されたデバイスリードレイテンシーでオペレートさせる
ことを特徴とするメモリモジュール。 - 請求項１２において、複数のデバイスリードレイテンシーのセットは、前記メモリデバイスの最小デバイスリードレイテンシーを含むことを特徴とするメモリモジュール。
- 請求項１２において、前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態を、クロックサイクル数として解釈し、前記最小デバイスリードレイテンシーに前記クロックサイクルの数を加算して得られた加算結果に等しいデバイスリードレイテンシーで、前記メモリデバイスをオペレートさせることを特徴とするメモリモジュール。
- 請求項１２において、前記コントロール回路は、外部メモリコントローラにより発行された命令に応答して、前記メモリコントローラに、キャリブレーションパターンをリードデータとして出力することを特徴とするメモリモジュール。
- 請求項１５において、前記キャリブレーションパターンは、異なる論理状態を有する少なくとも２つの連続するビットを含むことを特徴とするメモリモジュール。
- 請求項１６において、前記キャリブレーションパターンは、第１ビットが２進数の０に設定され、残りの全てのビットが２進数の１に設定されていることを特徴とするメモリモジュール。
- 請求項１６において、前記キャリブレーションパターンは、第１ビットが２進数の１に設定され、残りの全てのビットが２進数の０に設定されていることを特徴とするメモリモジュール。
- 請求項１２において、前記少なくとも１本のコンフィギュレーションラインは、複数のコンフィギュレーションラインを含むことを特徴とするメモリモジュール。
- 請求項１２において、前記デバイスリードレイテンシーのセットは、最小デバイスリードレイテンシーから、前記最小デバイスリードレイテンシーに（Ｎ−１）クロックサイクルを加算して得られた加算結果に等しいクロックサイクル数まで、の範囲にあるＮ個のデバイスレイテンシーを含むことを特徴とするメモリモジュール。
- 請求項２０において、前記Ｎは、８に等しいことを特徴とするメモリモジュール。
- 請求項１２において、前記メモリデバイスのリードクロックＤＬＬをイネーブルにするか、またはディスエーブルにする信号状態を有する追加のコンフィギュレーションラインをさらに含むことを特徴とするメモリモジュール。
- 少なくとも１本のコンフィギュレーションラインを有するメモリデバイスをオペレートする方法において、
前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態に基づいて、選択されたデバイスリードレイテンシーで前記メモリデバイスをオペレートさせる
ことを特徴とする方法。 - 請求項２３において、複数のデバイスリードレイテンシーのセットは、前記メモリデバイスの最小デバイスリードレイテンシーを含むことを特徴とするメモリデバイス。
- 請求項２３において、前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態を、クロックサイクル数として解釈し、前記最小デバイスリードレイテンシーに前記クロックサイクルの数を加算して得られた加算結果に等しいデバイスリードレイテンシーで、前記メモリデバイスをオペレートさせることを特徴とする方法。
- 請求項２３において、外部メモリコントローラにより発行された命令に応答して、キャリブレーションパターンを出力するステップをさらに含むことを特徴とする方法。
- 請求項２６において、前記キャリブレーションパターンは、異なる論理状態を有する少なくとも２つの連続するビットを含むことを特徴とする方法。
- 請求項２７において、前記キャリブレーションパターンは、第１ビットが２進数の０に設定され、残りの全てのビットが２進数の１に設定されていることを特徴とする方法。
- 請求項２７において、前記キャリブレーションパターンは、第１ビットが２進数の１に設定され、残りの全てのビットが２進数の０に設定されていることを特徴とする方法。
- 請求項２３において、前記少なくとも１本のコンフィギュレーションラインは、複数のコンフィギュレーションラインを含むことを特徴とする方法。
- プロセッサと、
前記プロセッサに結合したメモリコントローラと、
複数のメモリデバイスをそれぞれ備えた複数のメモリモジュールのうちの、前記メモリコントローラに結合した少なくとも１つのメモリモジュールと
を備え、
前記複数のメモリデバイスは、それぞれ、
メモリアレイと、
前記メモリアレイに結合したコントロール回路と、
前記コントロール回路に結合した少なくとも１本のコンフィギュレーションラインと
を備え、
前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態に基づいて、選択されたデバイスリードレイテンシーで、前記メモリデバイスをオペレートさせる
ことを特徴とするコンピュータシステム。 - 請求項３１において、複数のデバイスリードレイテンシーのセットは、前記メモリデバイスの最小デバイスリードレイテンシーを含むことを特徴とするコンピュータシステム。
- 請求項３１において、前記コントロール回路は、前記少なくとも１本のコンフィギュレーションラインでアサートされた信号の状態を、クロックサイクル数として解釈し、最小デバイスリードレイテンシーに前記クロックサイクルの数を加算して得られた加算結果に等しいデバイスリードレイテンシーで、前記メモリデバイスをオペレートさせることを特徴とするコンピュータシステム。
- 請求項３１において、前記コントロール回路は、外部メモリコントローラにより発行された命令に応答して、キャリブレーションパターンを出力することを特徴とするコンピュータシステム。
- 請求項３４において、前記キャリブレーションパターンは、異なる論理状態を有する少なくとも２つの連続するビットを含むことを特徴とするコンピュータシステム。
- 請求項３５において、前記キャリブレーションパターンは、第１ビットが２進数の０に設定され、残りの全てのビットが２進数の１に設定されていることを特徴とするコンピュータシステム。
- 請求項３５において、前記キャリブレーションパターンは、第１ビットが２進数の１に設定され、残りの全てのビットが２進数の０に設定されていることを特徴とするコンピュータシステム。
- 請求項３１において、前記少なくとも１本のコンフィギュレーションラインは、複数のコンフィギュレーションラインを含むことを特徴とするコンピュータシステム。
- 請求項３１において、複数のデバイスリードレイテンシーのセットは、最小デバイスリードレイテンシーから、前記最小デバイスリードレイテンシーに（Ｎ−１）クロックサイクルを加算して得られた加算結果に等しいクロックサイクル数まで、の範囲にあるＮ個のデバイスレイテンシーを含むことを特徴とするコンピュータシステム。
- 請求項３９において、前記Ｎは、８に等しいことを特徴とするコンピュータシステム。
- 複数のメモリデバイスおよびメモリコントローラを有するメモリシステムをオペレートする方法であって、
前記メモリコントローラにより発行された命令に応答して、前記複数のメモリデバイスのそれぞれをその最小デバイスリードレイテンシーでオペレートさせるように設定するステップと、
前記メモリコントローラにおいて、前記複数のメモリデバイスのシステムリードレイテンシーを測定するステップと、
前記メモリコントローラにおいて、前記複数のシステムリードレイテンシーの最大値に等しい最大システムリードレイテンシーを決定するステップと、
前記メモリコントローラにおいて、前記最大システムリードレイテンシーと、前記複数のメモリデバイスにそれぞれ対応するシステムリードレイテンシーとの差に等しいオフセットを、前記複数のメモリデバイスごとに計算するステップと、
前記複数のメモリデバイスに関連付けをしたオフセットに等しい増加したデバイスリードレイテンシーでオペレートさせるため、前記メモリコントローラによって、前記複数のメモリデバイスをそれぞれ設定するステップと
を備えたことを特徴とする方法。 - 請求項４１において、前記測定するステップは、さらに、前記メモリコントローラからの命令に応答して、各メモリデバイスからキャリブレーションパターンを送ることを含むことを特徴とする方法。
- 請求項４２において、前記キャリブレーションパターンは、異なる論理状態を有する少なくとも２つの連続するビットを含むことを特徴とする方法。
- 請求項４３において、前記キャリブレーションパターンは、第１ビットが２進数の０に設定され、残りの全てのビットが２進数の１に設定されていることを特徴とする方法。
- 請求項４４において、前記キャリブレーションパターンは、第１ビットが２進数の１に設定され、残りの全てのビットが２進数の０に設定されていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/804,221 US6658523B2 (en) | 2001-03-13 | 2001-03-13 | System latency levelization for read data |
| PCT/US2002/007226 WO2002073619A2 (en) | 2001-03-13 | 2002-03-12 | System latency levelization for read data |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007182589A Division JP2007272929A (ja) | 2001-03-13 | 2007-07-11 | リードデータ用のシステムレイテンシーレベライゼーション |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004524641A true JP2004524641A (ja) | 2004-08-12 |
Family
ID=25188462
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002572579A Pending JP2004524641A (ja) | 2001-03-13 | 2002-03-12 | リードデータ用のシステムレイテンシーレベライゼーション |
| JP2007182589A Pending JP2007272929A (ja) | 2001-03-13 | 2007-07-11 | リードデータ用のシステムレイテンシーレベライゼーション |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007182589A Pending JP2007272929A (ja) | 2001-03-13 | 2007-07-11 | リードデータ用のシステムレイテンシーレベライゼーション |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6658523B2 (ja) |
| EP (1) | EP1374245A2 (ja) |
| JP (2) | JP2004524641A (ja) |
| KR (1) | KR100607740B1 (ja) |
| CN (2) | CN1507629A (ja) |
| AU (1) | AU2002255686A1 (ja) |
| WO (1) | WO2002073619A2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004529453A (ja) * | 2001-06-06 | 2004-09-24 | マイクロン テクノロジー インコーポレイテッド | 実ライトレイテンシーを測定しデータキャプチャの開始をデータのメモリ装置への到着に正確にアライメントする方法および装置 |
| KR100732194B1 (ko) | 2005-10-17 | 2007-06-27 | 삼성전자주식회사 | 메모리 모듈과 메모리 시스템 및 그 제어방법 |
| JP2010165422A (ja) * | 2009-01-16 | 2010-07-29 | Elpida Memory Inc | 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置 |
| JP2011081731A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びその調整方法並びにデータ処理システム |
| JP2012008881A (ja) * | 2010-06-25 | 2012-01-12 | Elpida Memory Inc | メモリシステム及びその制御方法 |
| JP2017097908A (ja) * | 2013-09-27 | 2017-06-01 | インテル・コーポレーション | 集積回路装置およびシステム |
| JP2017162492A (ja) * | 2017-04-26 | 2017-09-14 | インテル・コーポレーション | デバイス |
| US9990246B2 (en) | 2013-03-15 | 2018-06-05 | Intel Corporation | Memory system |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6675272B2 (en) * | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| DE10123769C1 (de) * | 2001-05-16 | 2002-12-12 | Infineon Technologies Ag | Verfahren zur Anpassung unterschiedlicher Signallaufzeiten zwischen einer Steuerung und wenigstens zweier Verarbeitungseinheiten sowie Rechnersystem |
| US7058799B2 (en) * | 2001-06-19 | 2006-06-06 | Micron Technology, Inc. | Apparatus and method for clock domain crossing with integrated decode |
| US6775759B2 (en) | 2001-12-07 | 2004-08-10 | Micron Technology, Inc. | Sequential nibble burst ordering for data |
| US7142461B2 (en) * | 2002-11-20 | 2006-11-28 | Micron Technology, Inc. | Active termination control though on module register |
| US7039822B2 (en) * | 2003-02-27 | 2006-05-02 | Promos Technologies Inc. | Integrated circuit memory architecture with selectively offset data and address delays to minimize skew and provide synchronization of signals at the input/output section |
| US20040194500A1 (en) * | 2003-04-03 | 2004-10-07 | Broadway Entertainment, Inc. | Article of jewelry |
| US7107424B1 (en) * | 2004-03-25 | 2006-09-12 | Emc Corporation | Memory read strobe pulse optimization training system |
| US7222224B2 (en) * | 2004-05-21 | 2007-05-22 | Rambus Inc. | System and method for improving performance in computer memory systems supporting multiple memory access latencies |
| US7519877B2 (en) * | 2004-08-10 | 2009-04-14 | Micron Technology, Inc. | Memory with test mode output |
| US7669027B2 (en) * | 2004-08-19 | 2010-02-23 | Micron Technology, Inc. | Memory command delay balancing in a daisy-chained memory topology |
| US7346817B2 (en) * | 2004-08-23 | 2008-03-18 | Micron Technology, Inc. | Method and apparatus for generating and detecting initialization patterns for high speed DRAM systems |
| US7512762B2 (en) * | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
| US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| JP4491587B2 (ja) * | 2004-11-26 | 2010-06-30 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | データ発生装置 |
| KR100588599B1 (ko) * | 2005-05-03 | 2006-06-14 | 삼성전자주식회사 | 메모리 모듈 및 메모리 시스템 |
| US7526704B2 (en) * | 2005-08-23 | 2009-04-28 | Micron Technology, Inc. | Testing system and method allowing adjustment of signal transmit timing |
| US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
| US7546410B2 (en) * | 2006-07-26 | 2009-06-09 | International Business Machines Corporation | Self timed memory chip having an apportionable data bus |
| US7660940B2 (en) * | 2006-07-26 | 2010-02-09 | International Business Machines Corporation | Carrier having daisy chain of self timed memory chips |
| US7577811B2 (en) * | 2006-07-26 | 2009-08-18 | International Business Machines Corporation | Memory controller for daisy chained self timed memory chips |
| US7545664B2 (en) * | 2006-07-26 | 2009-06-09 | International Business Machines Corporation | Memory system having self timed daisy chained memory chips |
| US7660942B2 (en) * | 2006-07-26 | 2010-02-09 | International Business Machines Corporation | Daisy chainable self timed memory chip |
| JP2010506285A (ja) * | 2006-10-04 | 2010-02-25 | マーベル ワールド トレード リミテッド | フラッシュメモリ制御インターフェース |
| EP2158544B1 (en) * | 2007-06-12 | 2012-08-08 | Rambus Inc. | In-dram cycle-based levelization |
| ATE550718T1 (de) * | 2007-10-11 | 2012-04-15 | Nxp Bv | Verfahren und system zur steuerung der zulassung eines speichermediums für einen peripheren bus eines datenreproduktionssystems |
| US7830734B2 (en) | 2008-03-14 | 2010-11-09 | Promos Technologies Pte. Ltd. | Asymetric data path position and delays technique enabling high speed access in integrated circuit memory devices |
| US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
| US7979757B2 (en) | 2008-06-03 | 2011-07-12 | Micron Technology, Inc. | Method and apparatus for testing high capacity/high bandwidth memory devices |
| US8756486B2 (en) | 2008-07-02 | 2014-06-17 | Micron Technology, Inc. | Method and apparatus for repairing high capacity/high bandwidth memory devices |
| US7855931B2 (en) | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
| US8289760B2 (en) | 2008-07-02 | 2012-10-16 | Micron Technology, Inc. | Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes |
| US8127204B2 (en) | 2008-08-15 | 2012-02-28 | Micron Technology, Inc. | Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system |
| KR101625635B1 (ko) | 2009-03-30 | 2016-05-31 | 삼성전자주식회사 | 전류 소모를 줄일 수 있는 클럭 신호 발생 회로, 및 이를 포함하는 반도체 장치 |
| US20130076425A1 (en) * | 2010-06-08 | 2013-03-28 | Kyung Suk Oh | Integrated circuit device timing calibration |
| US8400808B2 (en) | 2010-12-16 | 2013-03-19 | Micron Technology, Inc. | Phase interpolators and push-pull buffers |
| WO2012154507A1 (en) * | 2011-05-06 | 2012-11-15 | Rambus Inc. | Supporting calibration for sub-rate operation in clocked memory systems |
| US9542343B2 (en) | 2012-11-29 | 2017-01-10 | Samsung Electronics Co., Ltd. | Memory modules with reduced rank loading and memory systems including same |
| KR102120823B1 (ko) | 2013-08-14 | 2020-06-09 | 삼성전자주식회사 | 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템 |
| US9171597B2 (en) | 2013-08-30 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods for providing strobe signals to memories |
| JP6459820B2 (ja) * | 2015-07-23 | 2019-01-30 | 富士通株式会社 | 記憶制御装置、情報処理装置、および制御方法 |
| US11527510B2 (en) * | 2017-06-16 | 2022-12-13 | Micron Technology, Inc. | Finer grain dynamic random access memory |
| US11790964B1 (en) | 2022-03-28 | 2023-10-17 | Changxin Memory Technologies, Inc. | Data reading/writing circuit, method, and device |
| CN116863979A (zh) * | 2022-03-28 | 2023-10-10 | 长鑫存储技术有限公司 | 数据读写电路、方法及设备 |
| CN115080469A (zh) * | 2022-05-13 | 2022-09-20 | 珠海全志科技股份有限公司 | 一种存储器传输时延校准方法及装置 |
| US20230386534A1 (en) * | 2022-05-25 | 2023-11-30 | Samsung Electronics Co., Ltd. | Methods of operating a near memory processing-dual in-line memory module (nmp-dimm) for performing a read operation and an adaptive latency module and a system thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08278916A (ja) * | 1994-11-30 | 1996-10-22 | Hitachi Ltd | マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路 |
| US5729720A (en) * | 1994-12-22 | 1998-03-17 | Texas Instruments Incorporated | Power management masked clock circuitry, systems and methods |
| AU5368696A (en) * | 1995-03-22 | 1996-10-08 | Ast Research, Inc. | Rule-based dram controller |
| JP2924797B2 (ja) * | 1996-06-14 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
| JPH1020974A (ja) * | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
| US5917760A (en) | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
| US5892981A (en) * | 1996-10-10 | 1999-04-06 | Hewlett-Packard Company | Memory system and device |
| JPH10154395A (ja) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | 半導体集積回路、半導体記憶装置及びデータ処理システム |
| US5966343A (en) | 1997-01-02 | 1999-10-12 | Texas Instruments Incorporated | Variable latency memory circuit |
| US5835932A (en) * | 1997-03-13 | 1998-11-10 | Silicon Aquarius, Inc. | Methods and systems for maintaining data locality in a multiple memory bank system having DRAM with integral SRAM |
| US6442644B1 (en) * | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
| US6226754B1 (en) | 1997-10-10 | 2001-05-01 | Rambus Incorporated | Apparatus and method for device timing compensation |
| US6226757B1 (en) * | 1997-10-10 | 2001-05-01 | Rambus Inc | Apparatus and method for bus timing compensation |
| US6154821A (en) | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| US6182112B1 (en) * | 1998-06-12 | 2001-01-30 | Unisys Corporation | Method of and apparatus for bandwidth control of transfers via a bi-directional interface |
| JP2000112816A (ja) * | 1998-09-30 | 2000-04-21 | Nec Corp | 半導体記憶装置 |
| US6445624B1 (en) * | 2001-02-23 | 2002-09-03 | Micron Technology, Inc. | Method of synchronizing read timing in a high speed memory system |
-
2001
- 2001-03-13 US US09/804,221 patent/US6658523B2/en not_active Expired - Lifetime
-
2002
- 2002-03-12 KR KR1020037011967A patent/KR100607740B1/ko not_active IP Right Cessation
- 2002-03-12 AU AU2002255686A patent/AU2002255686A1/en not_active Abandoned
- 2002-03-12 WO PCT/US2002/007226 patent/WO2002073619A2/en active Application Filing
- 2002-03-12 EP EP02725101A patent/EP1374245A2/en not_active Ceased
- 2002-03-12 CN CNA028096487A patent/CN1507629A/zh active Pending
- 2002-03-12 JP JP2002572579A patent/JP2004524641A/ja active Pending
- 2002-03-12 CN CNA2007101667597A patent/CN101159163A/zh active Pending
-
2003
- 2003-11-25 US US10/720,183 patent/US6851016B2/en not_active Expired - Fee Related
-
2007
- 2007-07-11 JP JP2007182589A patent/JP2007272929A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004529453A (ja) * | 2001-06-06 | 2004-09-24 | マイクロン テクノロジー インコーポレイテッド | 実ライトレイテンシーを測定しデータキャプチャの開始をデータのメモリ装置への到着に正確にアライメントする方法および装置 |
| JP4672978B2 (ja) * | 2001-06-06 | 2011-04-20 | マイクロン テクノロジー， インク． | 実ライトレイテンシーを測定しデータキャプチャの開始をデータのメモリ装置への到着に正確にアライメントする方法および装置 |
| KR100732194B1 (ko) | 2005-10-17 | 2007-06-27 | 삼성전자주식회사 | 메모리 모듈과 메모리 시스템 및 그 제어방법 |
| JP2010165422A (ja) * | 2009-01-16 | 2010-07-29 | Elpida Memory Inc | 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置 |
| US8804442B2 (en) | 2009-01-16 | 2014-08-12 | Ps4 Luxco S.A.R.L. | Semiconductor memory device and read wait time adjustment method thereof, memory system, and semiconductor device |
| JP2011081731A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びその調整方法並びにデータ処理システム |
| US9087571B2 (en) | 2009-10-09 | 2015-07-21 | Ps4 Luxco S.A.R.L. | Semiconductor memory device, method of adjusting the same and information processing system including the same |
| JP2012008881A (ja) * | 2010-06-25 | 2012-01-12 | Elpida Memory Inc | メモリシステム及びその制御方法 |
| US8780643B2 (en) | 2010-06-25 | 2014-07-15 | Elpida Memory, Inc. | Memory system and control method therefor |
| US8947943B2 (en) | 2010-06-25 | 2015-02-03 | Ps4 Luxco S.A.R.L. | Memory system and control method therefor |
| US10152370B2 (en) | 2013-03-15 | 2018-12-11 | Intel Corporation | Method and apparatus for determining a timing adjustment of output to a host memory controller |
| US9990246B2 (en) | 2013-03-15 | 2018-06-05 | Intel Corporation | Memory system |
| US10579462B2 (en) | 2013-03-15 | 2020-03-03 | Intel Corporation | Method and apparatus for using an error signal to indicate a write request error and write request acceptance |
| US10747605B2 (en) | 2013-03-15 | 2020-08-18 | Intel Corporation | Method and apparatus for providing a host memory controller write credits for write commands |
| US10795755B2 (en) | 2013-03-15 | 2020-10-06 | Intel Corporation | Method and apparatus for performing error handling operations using error signals |
| JP2017097907A (ja) * | 2013-09-27 | 2017-06-01 | インテル・コーポレーション | 集積回路装置およびシステム |
| JP2017107584A (ja) * | 2013-09-27 | 2017-06-15 | インテル・コーポレーション | 集積回路装置およびシステム |
| JP2017097908A (ja) * | 2013-09-27 | 2017-06-01 | インテル・コーポレーション | 集積回路装置およびシステム |
| US10331585B2 (en) | 2013-09-27 | 2019-06-25 | Intel Corporation | Read training a memory controller |
| US10482041B2 (en) | 2013-09-27 | 2019-11-19 | Intel Corporation | Read training a memory controller |
| JP2017162492A (ja) * | 2017-04-26 | 2017-09-14 | インテル・コーポレーション | デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007272929A (ja) | 2007-10-18 |
| CN1507629A (zh) | 2004-06-23 |
| US6658523B2 (en) | 2003-12-02 |
| US6851016B2 (en) | 2005-02-01 |
| AU2002255686A1 (en) | 2002-09-24 |
| US20040107326A1 (en) | 2004-06-03 |
| WO2002073619A9 (en) | 2003-12-18 |
| EP1374245A2 (en) | 2004-01-02 |
| WO2002073619A3 (en) | 2003-10-23 |
| WO2002073619A2 (en) | 2002-09-19 |
| CN101159163A (zh) | 2008-04-09 |
| US20020133666A1 (en) | 2002-09-19 |
| KR100607740B1 (ko) | 2006-08-01 |
| KR20040005888A (ko) | 2004-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004524641A (ja) | リードデータ用のシステムレイテンシーレベライゼーション | |
| US6724666B2 (en) | Method of synchronizing read timing in a high speed memory system | |
| JP5044805B2 (ja) | 実ライトレイテンシーを測定しデータキャプチャの開始をデータのメモリ装置への到着に正確にアライメントする方法および装置 | |
| KR100706563B1 (ko) | 비트 대 비트 타이밍 보정을 사용한 고속 데이터 포착을위한 방법 및 장치와, 이를 사용하는 메모리 디바이스 | |
| US5909701A (en) | Interface for high speed memory | |
| KR100633828B1 (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
| US7178001B2 (en) | Semiconductor memory asynchronous pipeline | |
| KR100491459B1 (ko) | 반도체 기억 장치 | |
| KR100443607B1 (ko) | 메모리 장치의 국부 제어신호 발생 방법 및 장치 | |
| JP3832947B2 (ja) | データ転送メモリ装置 | |
| JPH1021684A (ja) | 同期型半導体記憶装置 | |
| US8482995B2 (en) | Circuit for transmitting and receiving data and control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060526 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060828 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070801 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070831 |
|
| RD16 | Notification of change of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7431 Effective date: 20091202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091202 |
|
| RD16 | Notification of change of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7431 Effective date: 20091202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100305 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100329 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100402 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100427 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100507 |