JP2004523783A - ウエハスケール光ファイバターミネーション - Google Patents

ウエハスケール光ファイバターミネーション Download PDF

Info

Publication number
JP2004523783A
JP2004523783A JP2002556930A JP2002556930A JP2004523783A JP 2004523783 A JP2004523783 A JP 2004523783A JP 2002556930 A JP2002556930 A JP 2002556930A JP 2002556930 A JP2002556930 A JP 2002556930A JP 2004523783 A JP2004523783 A JP 2004523783A
Authority
JP
Japan
Prior art keywords
wafer
cap
package
electromagnetic radiation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002556930A
Other languages
English (en)
Other versions
JP4004957B2 (ja
Inventor
カイア シルバーブルック，
Original Assignee
シルバーブルック リサーチ ピーティワイ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シルバーブルック リサーチ ピーティワイ リミテッド filed Critical シルバーブルック リサーチ ピーティワイ リミテッド
Publication of JP2004523783A publication Critical patent/JP2004523783A/ja
Application granted granted Critical
Publication of JP4004957B2 publication Critical patent/JP4004957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/32—Optical coupling means having lens focusing means positioned between opposed fibre ends
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

光ファイバターミネータパッケージ（３００）は、１つの表面を有するチップを備えている。前記表面上または前記表面内には、１または複数の光放射デバイス（３１４）と、少なくとも１つの光受容体（３１２）とが設けられている。チップの前記表面には、デバイス（３１２，３１４）を包み込むキャップ（３０２）が接着されている。キャップ（３０２）は、デバイス（３１２，３１４）に向かうあるいはデバイス（３１２，３１４）から来る光を透過する１または複数の領域（３１６，３１８）を有している。キャップ（３０２）は、ウエハを各パッケージに分離する前のウエハの段階で、半導体チップに接着される。

Description

【技術分野】
【０００１】
本発明は、保護キャップを成形して、マイクロ電子半導体チップに対して各チップ毎を基本にウエハスケールで保護キャップを適用することに関する。特に、本発明は、保護キャップを成形するとともに、光放射デバイスまたは受光体あるいはこれらの両方を組み込んだ半導体チップに対して保護キャップを適用して、一体型光ファイバコネクタを提供することに関する。
【背景技術】
【０００２】
半導体チップは、通常、チップおよびその配線を外気および機械的なダメージから保護するために、保護層内にパッケージされている。既存のパッケージシステムは、一般に、エポキシ樹脂成形体および熱硬化剤を使用して、チップの周囲に固定保護層を形成する。これは、通常、リードフレームに接着されたダイスカットされたチップにおいて個別に行なわれるため、各ウエハ毎に多数回行なわなければならない。他のパッケージング方法は、密封シールされた金属パッケージまたはセラミックパッケージと、ボールグリッドアレイ（ＢＧＡ）パッケージおよびピングリッドアレイ（ＰＧＡ）パッケージ等のアレイパッケージとを有している。最近では、ウエハスケールパッケージング（ＷＳＰ）が使用され始めてきている。成形・硬化技術を使用すると、ウエハは、機械的な応力および熱的な応力の両方を受ける。また、そのように形成される保護キャップは、固体の材料片であるため、ＭＥＭＳデバイスに使用することができない。これは、ＭＥＭＳデバイスが高分子材料によって動作不能となるためである。ＭＥＭＳデバイスのための既存のパッケージシステムは、熱的にシールされたパッケージを各デバイス毎に有しており、あるいは、シリコンまたはガラスウエハスケールパッケージングを使用する。これらの両者は、比較的高いコストを伴う作業である。
【０００３】
また、発光素子や光受容体等の光学活性デバイスを組み込んだデバイスは、キャップを必要とする。この場合、キャップの少なくとも一部は、相対光を透過する。また、キャップは、多くの場合、キャップを透過する光を合焦させるレンズを必要とするため、エポキシ樹脂成形技術を使用することができない。デバイスは、一般に、個別にパッケージされ、あるいは、シリコンまたはガラスウエハスケールパッケージングを使用する。
【発明の開示内容】
【０００４】
１つの広い形態において、本発明は、
ａ）上面および下面を有するとともに、１または複数の波長の電磁放射線を前記上面から放射しあるいは受ける少なくとも１つの光学デバイスを有する半導体チップと、
ｂ）中央部と、中央部の周端から延びる第１の周壁とを有し、第１のキャビティを形成するために第１の周壁の自由端が前記上面に接着され、平面視で第１のキャビティが少なくとも１つの光放射デバイスの少なくとも一部または全てを覆い、１または複数の波長の前記電磁放射線を少なくとも実質的に透過するあるいは半透過する少なくとも１つの領域を前記中央部が有している第１の中空キャップと、
を有し、
第１の中空キャップは、ウエハを各パッケージに分離する前のウエハの段階で、半導体チップに接着される、光ファイバターミネータパッケージを提供する。
【０００５】
パッケージは、通過する電磁放射線を屈折させる少なくとも１つの領域を有していても良い。
【０００６】
また、パッケージは、電磁放射線伝送ケーブルまたはファイバをキャップに取り付けるための少なくとも１つの第１の取付手段を有し、これにより、少なくとも１つの第１の光学デバイスとケーブルまたはファイバとの間に伝送される少なくとも幾つかの電磁放射線が、前記少なくとも１つの領域を通過するようになっていても良い。
【０００７】
また、パッケージは、１または複数の波長の電磁放射線を前記上面から放射しあるいは受ける少なくとも１つの第２の光学デバイスを有していても良い。
【０００８】
また、パッケージは、電磁放射線伝送ケーブルまたはファイバをキャップに取り付けるための少なくとも１つの第２の取付手段を有し、これにより、少なくとも１つの第２の光学デバイスとケーブルまたはファイバとの間に伝送される少なくとも幾つかの電磁放射線は、前記少なくとも１つの領域を通過するようになっていても良い。
【０００９】
第１の光学デバイスが光放射デバイスであり、第２の光学デバイスが光受容体であっても良い。
【００１０】
また、パッケージは、第１の周壁から離れた中央部の周端から延びる第２の周壁を有していても良い。
【００１１】
また、パッケージは、少なくとも１つの凹部を中央部に有していても良い。
【００１２】
また、パッケージは、チップの下面に接着される第２のキャップを有していても良い。
【００１３】
チップの下面に接着される第２のキャップは、平面視で、少なくとも１つの第１の光学デバイス、存在する場合には少なくとも１つの第２の光学デバイスの少なくとも一部または全てを覆っても良い。
【００１４】
パッケージは、１つの光放射デバイスおよび１つの光受容体を有していても良い。２つのデバイスは、独立して、例えば光ネットワーク接続のための送信器および受信器として機能しても良い。
【発明を実施するための最良の形態】
【００１５】
図１および図２には、ウエハスケールで半導体ウエハ上に保護キャップを形成する従来の方法が示されている。半導体ウエハ１０は、内部にキャビティ１４が形成されたモールド（型）１２に対して押し付けられている。また、キャビティ１４内には液状高分子材料１６が注入されている。高分子材料は、固体の保護キャップ１８を形成するようになっている。その後、ウエハは、ウエハ鋸（ｗａｆｅｒ ｓａｗ）を使用して単離（ｓｉｎｇｕｌａｔｅ）される。この技術は、その上にＭＥＭＳデバイスが形成されたウエハには適用できない。なぜなら、液状高分子材料がＭＥＭＳデバイスを取り囲んでその駆動を妨げるからである。
【００１６】
図３は、ＭＥＭＳデバイスを保護するための従来技術を示している。象徴的に示されたＭＥＭＳデバイス２４を有するＭＥＭＳチップ２０がシリコンウエハ２６に接着される。これは、各チップステージまたはウエハステージで行なわれても良い。一般に、ウエハ２６は、ＫＯＨ等のエッチング剤を用いた結晶異方性エッチングによりエッチングされ、これにより、ＭＥＭＳデバイスの位置に対応する一連の凹部２８が形成される。ウエハ２６は、ＭＥＭＳウエハ２０と注意深く位置合わせされ、ＭＥＭＳウエハ２０に対して接着される。このような手段は、ＭＥＭＳデバイスをパッケージする有効な手段であるが、余分なシリコンウエハ（あるいは、時として、ガラス）を必要とし、また、このシリコンウエハをエッチングしてキャビティを形成しなければならないため、費用がかかる。
【００１７】
図４は、その上に表面ＭＥＭＳ３２が形成されたＭＥＭＳウエハ３０を示している。このウエハ３０には、本発明にしたがって、熱可塑性材料から成る中空の保護キャップ３４が接着して設けられており、これにより、ＭＥＭＳデバイスのための機械的で且つ大気から成る保護バリアが形成されている。ＭＥＭＳデバイスが動作できるように、キャップ３４は、ウエハとともにキャビティを形成する。
【００１８】
成形された熱可塑性の中空キャップを使用すると、安価なパッケージングを行なうことができる。しかしながら、従来の技術は、必要な精度および微細加工されたデバイスに必要な熱的安定性を与えない。
【００１９】
図５〜図７は、微細加工されたデバイス４４から成る多数の群４２を有する半導体ウエハ４０をパッケージングできる技術を示している。この場合、デバイス群４４は、象徴的に示されており、上面４６上または上面４６内に形成されている。
【００２０】
従来の射出成形法およびスチール金型５０，５２を使用して、キャップ４８の配列が形成される。これらのキャップは、デバイス群４２と同じ公称間隔で、スプルール（ｓｐｒｕｌｅ）５４上に支持されている。この方法を使用すると、ほとんどと言っていいほど、図２０に示されるように、結果的にＭＥＭＳデバイスの破壊を伴うアライメント不良が生じる。図２０において、キャップ４８ａは、そのＭＥＭＳデバイス群４２ａと正確に位置合わせされている。しかしながら、キャップ同士の間隔がデバイス群同士の間隔よりも大きいため、キャップ４８ｂが正確に位置合わせされていない。しかし、キャップ４８ｂは、そのデバイス群４２ｂのいずれのＭＥＭＳデバイスも破壊していない。これに対し、キャップ４４ｃ，４４ｄは、大きなアライメント不良を起こしており、キャップの周壁が１または複数のＭＥＭＳデバイス４４上にのしかかっており、ＭＥＭＳデバイスの機能を損ねている。
【００２１】
このようなアライメント不良は、スプルール材料とシリコンウエハとの熱膨張の差、成形部品の剛性不足、これらの技術を使用して正確に位置合わせしてウエハに高分子を接着できるように設計された機械部品の不足、を含む多くの要因によって生じ得る。
【００２２】
これに対する解決策は、シリコン等のウエハと同じ熱膨張係数を有するツール（道具）を使用することである。図８および図９は、シリコンツール６０を使用して熱可塑性キャップ６０の列を保持することによりキャップをシリコンウエハ４０に接着する技術を象徴的に示している。ツール６０は、ウエハ４０と同じ材料によって形成されているため、温度の変化によってアライメントが変化しない。すなわち、キャップ６０同士の間隔は、ＭＥＭＳデバイス４４から成る群４２同士の間隔と同じ大きさだけ変化する。そのため、接着時に、図９に示されるように全てのキャップが正確に位置合わせされる。また、シリコンを必要な精度で加工する多くの経験がある。
【００２３】
図１０〜図１６は、中空の保護キャップを形成して、この保護キャップをウエハ、好ましくは半導体ウエハに適用する第１のシステムを概略的に示している。
【００２４】
図１０は、図４に示される中空の保護キャップを形成するための成形システム１００を示している。この保護キャップは、ＭＥＭＳデバイスまたは任意の他の微細加工デバイスと共に使用されても良い。成形システム１００は、２つのシリコンウエハ１０２，１０４を有している。上側のウエハ１０２は、従来のリソグラフィおよびディープシリコンエッチング技術を使用して処理されることにより、その下面１０８に一連の凹部１０６を有している。下側のウエハ１０４は、同様に処理されることにより、凹部１０６の端と位置合わせされる一連の溝１１２をその上面１１０に有している。凹部１０６および溝１１２は、処理されるウエハのチップサイズに合わせて、また、ウエハ上での間隔の繰り返しに対応する中心での繰り返しに合わせて、寸法付けられる。図示の実施形態において、保護キャップは、ＭＥＭＳインクジェット印字ヘッド用に設計されているため、平面視において、その幅に対して長さが非常に長くなっている。凹部は、その端部が図示されていないが、矩形である。溝１１２の端部は図示されていないが、各凹部の両側の溝１１２は、実際には、平面視で矩形状を成す１つの溝である。
【００２５】
隣り合うキャップにおける溝１１２は、エッチングされなかった材料部分１１４を形成する。同様に、隣り合う凹部１０６は、エッチングされなかった材料部分１１６を形成する。これらの材料部分１１４，１１６は、互いに位置合わせされ、２つのウエハ同士が押し付けられる際にこれらの材料部分１１４，１１６で２つのウエハが互いに接触する。
【００２６】
キャップの周囲のための溝１１２が全て下側ウエハ１０４内にあり、中央部のための凹部１０４が全て上側ウエハ１０２内にあるように、２つの表面をエッチングした。
【００２７】
エッチングされなかった表面上でのみ成形ウエハ同士が接触しなければならないというものではない。また、たった１つのモールド内で１つの凹部により中央部が形成されなければならないというものでもなく、たった１つのモールド内で１つの溝または１つの凹部によって周壁が形成されなければならないというものでもない。モールド間の有効な分割ライン（割れ目）は、望ましい任意の位置に配置されても良く、平面である必要はない。しかしながら、分割ラインの平面性は、一般に、モールドの製造（組立）を容易にする。
【００２８】
また、アセンブリ１００は、上側リリースウエハ（解放ウエハ）またはイジェクトウエハ（射出ウエハ）１１８と、下側リリースウエハまたはイジェクトウエハ１２０とを有している。これらの上側および下側のリリースウエハは、従来のリソグラフィおよびディープシリコンエッチング技術を使用して処理されることにより、一連のリリースピン（解放ピン）１２２，１２４をそれぞれ有するシリコンウエハである。上側および下側の成形ウエハ１０２，１０４は、ピン１２２，１２４を受ける対応する穴１２６，１２８を有して形成されている。上側の穴１２６は、各凹部１０６の中心または軸にほぼ向けて位置されており、一方、下側の穴１２８は溝１１２内に位置されている。しかしながら、穴１２６，１２８は、その位置が特に重要ではなく、成形されたキャップを射出できるように配置されていれば良い。
【００２９】
リリースピン１２２，１２４は、対応する穴の深さよりも長い。ピン１２２の自由端が穴１２６の内端と位置合わせされると、上側成形ウエハ１０２と上側リリースウエハ１１８との間に隙間１３０が形成される。この実施形態において、下側ピン１２４の長さは、下側成形ウエハ１０４の厚さと同じである。しかしながら、ピン１２４の長さは、ウエハの厚さよりも長くても良く、あるいは、短くても良い。ピン１２４の長さが下側ウエハ１０４の最大厚よりも短い場合、穴１２８の深さ、すなわち、少なくとも溝１１２で減ったウエハ１０４の厚さよりもピン１２４を長くする必要がある。下側のウエハ１０４，１２０は、ピン１２４が穴１２８内に部分的に挿入されるが穴１２８を越えて溝１１２内へと延びず、２つのウエハ間に隙間１３２が形成されるように、位置決めされる。ピン１２４は、穴の端部と面一になるように延びて、溝１１２に略平坦なベースを形成することが好ましい。
【００３０】
成形ウエハおよびリリースウエハの厚さは約８００ミクロンであり、隙間１３０，１３２の厚さは１０〜１００ミクロンのオーダーである。しかしながら、これは重要ではない。
【００３１】
成形ツール（成形の型）は、滑らかなエッチングを形成するため、ボッシュエッチングではなく、低温ディープシリコンエッチングを使用してエッチングされることが好ましい。ボッシュエッチングは、ピンやキャップ凹部の側壁等のエッチングされた側壁にスキャロッピング（ｓｃａｌｌｏｐｉｎｇ）を形成する。このスキャロッピングにより、成形材料からモールド（型）を解放することが非常に難しくなる。これに対し、低温エッチングを使用すると、エッチングされた壁が非常に滑らかとなり、モールドの解放が容易になる。
【００３２】
２つのウエハ１０２，１０４間には、厚さが約２００〜５００ミクロンの熱可塑性材料から成るシート１３４が配置される。また、アセンブリは、オーストラリアのシャーディングのエレクトロニック・ビジョンズ・グループから市販されているＥＶ５０１等の従来のウエハ接着マシン内に配置される。
【００３３】
アセンブリは、マシン内で機械的に一括して押圧されるが、成形ウエハ同士を互いに押し付けて、大気圧を越える圧力を隙間１３０，１３２に作用させることにより、熱可塑性シートを変形させても良いことは言うまでもない。あるいは、他の手段を使用しても良い。
【００３４】
シート１３４は、熱伝導によって加熱されても良いが、図１２に矢印１３６で示されるように、放射線、好ましくは赤外線を使用して加熱されることが望ましい。熱伝導による加熱と放射線加熱とを組み合わせて使用しても良い。成形ウエハ１０２，１０４およびリリースウエハ１１８，１２０はそれぞれ、シリコンによって形成され、約１０００ｎｍ〜約５０００ｎｍの範囲の波長の赤外光をほぼ透過する。選択された材料１３４は、本質的にこの波長範囲内の光を吸収し、あるいは、この波長範囲内の光を吸収するように添加される。材料１３４がこの範囲内の光を本質的に吸収しない場合、適した添加剤は、これらの波長の光を吸収する“カーボンブラック”（無定形炭素粒子）である。他の適した添加剤を使用しても良い。
【００３５】
シート１３４は、２つの成形ウエハ間に配置され、矢印１３６で示されるように、適当な波長の赤外光に晒される。赤外線は、対称に加熱できるようにウエハおよびシート１３４の両側から供給されることが好ましいが、これは必須要件ではない。赤外線が片側のみから供給されても良い。シリコンウエハが赤外線を透過するため、赤外線は、ウエハを通り過ぎてシート１３４によって吸収される。適した温度まで加熱した後、成形ウエハ同士を互いに押し付けて、シート１３４を変形させても良い。特に熱伝導を使用する場合には、シート１３４が十分に加熱されるのを待つことなく、シート１３４が加熱されている間にウエハ同士を押し付けても良い。シリコン以外の材料が使用される場合、その使用される材料を透過する他の波長の電磁放射線によってシート１３４が加熱されても良い。
【００３６】
シート１３４は、ウエハ接着マシン内で処理されると、凹部１０６および溝１１２によって規定されるキャビティの形状に成形される。また、材料は、図１３ａに矢印１４２で示されるように、２つの部分１１４，１１６間の隙間から実質的に押し出され（圧搾され）、これにより、一連のキャップ１３８が形成される。
【００３７】
前述したように、成形ウエハ１０２，１０２は、従来のリソグラフィおよびディープシリコンエッチング技術を使用して形成される。このプロセスの精度は、使用されるリソグラフィおよびレジストによって決まる。シリコン対レジストのエッチング選択度は、一般に、約４０：１〜約１５０：１である。この場合、５００μｍの厚さのエッチングでは、約１５μｍ〜４μｍのレジスト厚が必要である。接触マスクまたは近接マスクを使用すると、約２μｍの臨界寸法を達成することができる。ステッパー、電子ビーム、あるいは、Ｘ線リソグラフィを使用すると、１ミクロン未満まで臨界寸法を小さくすることができる。したがって、部分１１４と部分１１６との間から材料１３４を完全に押出して、隣り合うキャップ１３６を完全に分離することができる。また、製造公差に起因する相対表面の位置の変化により、最大で約２ミクロンの厚さの薄い層１４０を、隣り合うキャップ１３６同士の間の部分１１４，１１６間に残しても良い。
【００３８】
成形ウエハまたはリリースウエハが半導体材料から成ることは必須の要件ではなく、また、これらのウエハが従来のリソグラフィおよびディープシリコンエッチング法を使用して処理されることも必須の要件ではない。必要に応じて、他の材料および方法を使用しても良い。しかしながら、半導体ウエハと同様の材料を使用すると、温度変化があまり影響しないため、精度が良くなる。また、リソグラフィおよびディープシリコンエッチング法は、良く理解されており、必要な度合いの精度を与える。また、１つの製造プラントを使用して、半導体デバイスおよび成形装置の両方を製造しても良い。
【００３９】
２つの成形ウエハ１０２，１０４間から材料を押し出す際に材料が移動できる空間が存在するように、２つの成形ウエハ１０２，１０４を形成する必要があることは言うまでもない。
【００４０】
保護キャップ１３８を形成した後、材料１３４を上側成形ウエハ１０２に付着させたまま、下側の成形ウエハ１０４およびリリースウエハ１２０を取り除くことが好ましい。下側の成形ウエハとリリースウエハとの間の隙間１３２に負圧を作用させる。リリースウエハ１１８，１２０は、アセンブリ内に装着固定されている。一方、成形ウエハ１０２，１０４は、ウエハの基準面に対して垂直に移動できる。したがって、下側成形ウエハ１０４は、リリースウエハ１２０に向けて下方に引き下げられる。リリースウエハ１２０のピン１２４は、材料１３４に対して強固に押し付けられているため、材料１３４を所定の位置に保持するとともに、材料が下側成形ウエハ１２４と共に下方に移動することを防止する。この段階後のアセンブリ１００の配置構成が図１５に示されている。
【００４１】
この時、下側リリースウエハ１２０は、ピン１２４によってのみ材料１３４と接触するため、材料１３４を上側成形ウエハ１０２から引き離すことなく、下側リリースウエハ１２０と材料１３４との接触状態を解除することは比較的容易である。これが行なわれた後、アセンブリは図１６に示される配置構成となり、材料１３４は、更なる処理に晒されて、ウエハに対して取り付けられる。
【００４２】
シート１３４は、上側成形ウエハに取り付けられたまま、図１７に示されるように、下側から、エッチング、好ましくは酸素プラズマエッチングに晒され、これにより、材料から成る薄い層１４０が除去される。残りの材料の厚さが十分に大きいため、エッチングは、残りの材料に影響を殆ど及ぼさない。エッチングされたアセンブリが図１８に示されている。
【００４３】
その後、アセンブリは、その上に多くのチップが形成されたウエハ１４４上に配置される。各チップは、複数のＭＥＭＳデバイス１４６を有している。構成部品は、位置合わせされた後、キャップ１３８をウエハに接着させるためにＥＶ５０１等の従来のウエハ接着マシン内に配置される。各キャップがチップの全て又は一部の上を覆うように、チップの列が位置決めされる。デバイスは、象徴的に図示されており、ＭＥＭＳデバイス、ＭＯＥＭＳデバイス、他の微細加工デバイス、受動電子素子、または、従来の半導体デバイスであっても良い。
【００４４】
ウエハ接着マシンからアセンブリを除去した後、上側の隙間１３０に負圧を作用させて、上側成形ウエハ１０２を上側リリースウエハ１１８に向けて上方に引き上げる。下側成形ウエハ１０２の解放と同様に、キャップ１３８は、上側リリースウエハのピン１２２によって所定の位置に保持される。したがって、上側成形ウエハの移動作用に起因してキャップがウエハから誤って外れてしまう可能性を、完全に防止できないとしても、低減することができる。
【００４５】
この時、ウエハ１４４は、各チップが別個のキャップ１３８によって保護された状態となっている。この状態で、ウエハを個々のダイに単離することができる。チップが規則的な配列で配置される場合、従来のウエハ単離方法−ソーイング（鋸切り）またはスクライビング（刻み付け）を使用しても良い。しかしながら、チップ間の分割ラインが規則的でない場合、あるいは、チップが非常に脆弱でソーイングやスクライビングを行なうことができない場合には、ディープ・リアクティブ・イオン・エッチング（ＤＲＩＥ）を使用してウエハを単離しても良い。ＤＲＩＥは、ウエハのソーイングよりも非常に高価であるが、ウエハが既にウエハディープエッチングによって要求されている場合には、ＭＥＭＳデバイスの数の増加と同様に、実際的価値がない。エッチングが使用される場合、次に、ウエハ１４４は、アルカテル６０１Ｅまたは表面技術システム高性能シリコンエッチングマシン等のエッチングシステム内で、ディープシリコンエッチングに晒され、これにより、ウエハ１４４が各パッケージに分離される。このエッチングは、１分間に約２〜５ミクロンの速度で行なわれ、ウエハのキャップ側またはウエハの下側から施されても良い。エッチングは、異方性が高く（方向性があり）、エッチング方向の横からシリコンをエッチングすることは殆どない。エッチングがキャップ側から施される場合には、キャップ１３８がマスクとして作用し、キャップ間のシリコン材料だけがエッチングされる。各チップ間の全てのシリコン材料が除去されるまでエッチングが続けられることにより、その後のプロセスのためにチップ１４８が分離される。エッチングが下側から施される場合には、ウエハの下面に別個のマスクを加える必要がある。
【００４６】
分離段階でディープエッチングの方向に晒される（露出される）任意のシリコンは、エッチングによって除去される。したがって、エッチングが上端（キャップ）側から施される場合、チップの上面上に保持する必要がある電気接着パッド等の任意の露出シリコンは、レジスト等によって保護されなければならない。レジストは、ワイヤボンディング前に除去されなければならない。あるいは、ウエハの下面にマスクを加えて、後側からディープシリコンエッチングを行なう。また、ウエハの下面に第２のキャップを設けても良い。この場合、上側のキャップと同じ形成方法を利用するとともに、下側のキャップをエッチング用のマスクとして使用する。ウエハの段階で上側のキャップおよび下側のキャップの両方を設けることにより、各チップは、単離前にほぼ完全にパッケージされる。
【００４７】
図２２は、上面および下面の両方に保護キャップを設ける技術を示している。この図は、その上面１５４に一連のＭＥＭＳデバイスチップ１５３が形成されたウエハ１５０を示している。各チップ１５３は、１または複数のＭＥＭＳデバイス１５２を有するとともに、他の微細加工素子を選択的に有している。前述した本発明の技術により、上面１５４には、保護キャップ１５６の第１のセットが形成されている。各チップ１５３の接着パッド１５８は、上面１５４上にあり、保護キャップ１５６によって覆われていない。前述した本発明の技術により、ウエハの下面１６２には、保護キャップ１６０の第２のセットが形成されている。保護キャップの第１および第２のセットは、連続的にウエハに設けられても良く、あるいは、同時にウエハに設けられても良い。設ける順番は重要ではない。キャップ１６０の第２のセットは、各チップ１５３の下側に配置されるが、第１のセット１５６よりも大きく、接着パッド１５８の下側でこれを越えて延びている。
【００４８】
その後、ウエハ１５０は、各チップを分離するため、矢印１６４によって示されるように、ウエハの上面からではなく、ウエハの下面からディープシリコンエッチングに晒される。したがって、下側のキャップ１６０は、接着パッド１５８に対してマスクとして作用するとともに、エッチングプロセスが非常に方向性を有しているため、各チップの下側キャップ１６０間のシリコンだけがエッチングによって除去される。下側キャップの輪郭の内側にある上面上の接着パッド１５８および他の露出する部分は、実質的にエッチングによって影響を受けないため、チップ１５２がエッチングによって損傷することはない。
【００４９】
中空の空間が必要な場合には、第２のセットのキャップを設けるだけで済むことは言うまでもない。しかし、第２のセットのキャップが不必要で望ましくない場合、下面上にレジストをグリッドパターンでコーティングして、露出するチップ間の領域をディープエッチングのために残しても良い。
【００５０】
図２８は、本発明に係るキャップを組み込んだ半導体レーザチップパッケージ２５０を示している。パッケージは半導体チップ２５２を有している。半導体チップ２５２上には、一連の半導体レーザデバイス２５４が形成されている。例えば、これらは、バーチカル・キャビティ・サーフェイス・エミッティング・レーザ（ＶＣＳＥＬ）であっても良い。ＶＣＳＥＬは、チップの面に対してほぼ垂直にレーザ光を放射する。前述した本発明の技術を使用してキャップ２５６が形成されてチップに取り付けられる。しかしながら、キャップは、ＶＣＳＥＬによって放射された光の波長をほぼ透過する材料によって形成されている。また、キャップは、カバー部２６０内に屈折レンズ２５８を有するように形成されている。これを達成することは、適切な形状の凹部を有する成形ウエハを形成することにより、比較的容易となる。
【００５１】
キャップの製造に含まれるステップが図２３〜図２６に示されている。キャップは、前述した成形技術を使用して製造されるが、以下のように修正される。
【００５２】
キャップを形成するために使用される下側成形ウエハ２００の成形面内には、一連のレンズ形成凹部が形成されている必要がある。レジストマスク２０１は、マスク２０１内に一連の小さな穴２０３を有して上面に加えられる（図２３ａ）。その後、ウエハは、等方性エッチングに晒される。穴のサイズは比較的小さいため、エッチング剤は、エッチング穴の裏側の半球状の凹部２０２をエッチングする（図２３ｂ）。エッチング後、マスクが除去される。
【００５３】
図２３ｃに示されるように、キャップの側壁のための凹部２０４は、壁形成凹部に対応する開口２１０を有する第２のレジスト２０６を上面２０８に塗布することにより形成される。図２３に示されるように、異方性ディープシリコンエッチングが上面に施されて、壁形成凹部２０４が形成される。図２４に示されるように、イジェクタピン穴（射出ピン穴）２１４を形成するための開口を有する第２のレジスト２１２が下面に塗布される。異方性ディープシリコンエッチングが下面に施されて、図２４に示されるように、イジェクタピン穴が形成される。図２５は、完成した下側ウエハの側面図を示している。
【００５４】
その後、図２６に示されるように、前述した成形技術を使用してプラスチックシート２２２が成形される。上側キャップ２２０、上側および下側リリースウエハ２２４，２２６はそれぞれ、前述したと同様である。標準的な技術と同様に、圧力を加えながら、矢印２２８で示されるように、赤外線を使用してプラスチックシートを加熱する。この成形によりキャップ２５６が形成される。この場合、キャップ２５６は、その下面に、一連の細長いレンズを有している。その後、図示のように、前述した方法を用いてキャップがウエハに接着される。ウエハは、単離されるとともに、必要な電気的接続が成されて、図２８に示されるような完成したパッケージが形成される。
【００５５】
光ファイバ・ターミネータ・チップパッケージが図３１に示されている。パッケージは、半導体チップ３００と、保護体として作用する光学活性なキャップ３０２とを有している。キャップは２つの円筒状の凹部３０４，３０６を有しており、これらの凹部内には２つの光ファイバ３０８，３１０がそれぞれ取り付けられている。
【００５６】
チップは、光ファイバ３０８に沿って伝送された光を受ける光センサ３１２と、第２の光ファイバ３１０内へと伝送する光を放射するためのレーザ３１４とを有している。キャップは、第１の光ファイバからの光を光センサに合焦し且つレーザからの光を集めてこれらを第２の光ファイバへと方向付ける２つのレンズ３１６，３１８を有している。チップパッケージは、キャップの外側に電気接着パッド３２０を有している。これらの接着パッドには、適当な制御装置および電力回路に接続するための配線３２２が取り付けられている。
【００５７】
図３１は、キャップを形成するための成形装置３５０を示している。下側モールド３５２は、レジスト層内のピン穴を通じてエッチングして半球状の凹部を形成することにより、形成される。上側モールド３５４は、２つの円筒状のポスト２５６を有して形成されている。これらのポストは、光ファイバ３０８，３１０のための凹部３０４，３０６を形成する。下側モールド３５２は下側周壁形成凹部３５８を有しており、また、上側モールドも上側周壁形成凹部３６０を輸している。図面では、下側周壁形成凹部３５８が上側周壁形成凹部３６０よりも狭くなっているが、これは任意である。２つの周壁形成凹部が同じ厚さを有していても良く、あるいは、下側周壁形成凹部が上側周壁形成凹部よりも厚くても良い。使用時、光ファイバは、曲げ側装填をキャップに適用しても良いため、厚い方の上側周壁形成凹部は、ファイバがファイバ受け凹部を曲げず且つ緩んで抜け出ないようにすることが好ましい。図３２に示されるように、上側および下側のモールドはそれぞれ、周壁の角部に配置された４つのイジェクションピン３６２，３６４を有している。
【００５８】
また、成形アセンブリは、上側成形ウエハ３５４と下側成形ウエハ３５２との間に配置されたスペーサウエハ３６６を有している。
【００５９】
キャップの配列を形成した後、この配列は、前述したように、下側ウエハ３５２から取り外されるとともに、図３４に示されるように複数の光学デバイスを有する半導体ウエハ３７０に取り付けられる。キャップがウエハに接着されるとともに、成形部品が除去され、図３０および図３１に示されるようにウエハの各光学デバイスセットがキャップによって保護される。
【００６０】
ウエハ３７０が単離され、各チップの接着パッドに電気的な接続が成される。その後、光ファイバが２つの凹部内に挿入されて接着される。これにより、パッケージが使用可能状態になる。
【００６１】
前述したパッケージは光放射デバイスと受光デバイスとを有しているが、パッケージは、光放射デバイスだけを有していても良く、あるいは、受光デバイスだけを有していても良いことは言うまでもない。したがって、図２８のパッケージと同様のパッケージには、１または複数の光ファイバを直接に接続することができる上側キャップが設けられても良い。デバイスが発光体および受光体の両方を有している場合、発光体および受光体は、例えば光ネットワークケーブルのためのコネクタにおいては、互いに無関係に作動される。また、デバイスは、パッケージが中継器（ｒｅｐｅａｔｅｒ）として機能するように連結されても良い。
【００６２】
明細書の全体にわたって、半導体、特にシリコン半導体について言及してきたが、本発明は、半導体やシリコン系の半導体に限定されず、半導体以外のデバイスおよびガリウムヒ素半導体等のシリコン系以外の半導体にも適用できることは言うまでもない。
【００６３】
特にＭＥＭＳデバイスに関して本発明を説明してきたが、本発明は、ＭＥＭＳデバイスまたはＭＯＥＭＳデバイスに限定されず、ウエハ上に一括形成されるあるいは一括形成されても良い任意のデバイスに適用できることは言うまでもない。
【００６４】
当業者であれば分かるように、本発明の思想および範囲から逸脱することなく、ここで説明した実施形態に多くの自明な変更および変形を成すことができる。
【図面の簡単な説明】
【００６５】
【図１】半導体チップ上に保護キャップを形成する従来の方法を示している。
【図２】図１の方法にしたがって形成された従来のパッケージングの断面を示している。
【図３】ＭＥＭＳデバイスの従来のパッケージングの断面を示している。
【図４】本発明にしたがってパッケージされたＭＥＭＳデバイスの断面を示している。
【図５】成形キャップを形成することができる装置を示している。
【図６】図５の装置を使用して形成されたキャップをシリコンウエハに取り付ける方法を示している。
【図７】互いに接着された図６のウエハおよびキャップを示している。
【図８】成形されたキャップを本発明にしたがってシリコンウエハに取り付ける方法を象徴的に示している。
【図９】互いに接着された図８のウエハおよびキャップを示している。
【図１０】保護キャップを形成するための装置の分解断面図を示している。
【図１１】図１０の装置の分解斜視図を示している。
【図１２】成形開始時における図１０の装置の断面図を示している。
【図１３】成形の終了後であってモールドの一方側が他方側から解放される直前における図１０の装置を示している。
【図１３ａ】図１３の拡大図を示している。
【図１４】図１３に対応する図１０の装置の斜視図を示している。
【図１５】一方のモールドが部分的に除去された後における装置の側断面図を示している。
【図１６】一方のモールドが完全に除去された後における装置の側断面図を示している。
【図１７】エッチングを受ける装置の側断面図を示している。
【図１８】エッチングを受けた後における装置の側断面図を示している。
【図１９】ウエハへの適用および第２のモールド除去開始時における装置の側断面図を示している。
【図２０】キャップ付設後におけるウエハの側断面図を示している。
【図２１】ウエハの単離後における一連のチップの側断面図を示している。
【図２２】ウエハの単離前に両側にキャップが設けられたウエハの側断面図を示している。
【図２３】成形ウエハを形成する段階の側断面図を示している。
【図２４】次の形成段階における図２３のウエハの側断面図を示している。
【図２５】完成した図示のウエハの側断面図である。
【図２６】図２５のウエハを使用する成形プロセスの側断面図を示している。
【図２７】ウエハを別個のパッケージに分離する前に取り付けられ且つ図２６のプロセスによって形成されるキャップによって光学デバイスがパケージングされた半導体ウエハの断面図を示している。
【図２８】パッケージされた完成状態における光半導体チップの断面図を示している。
【図２９】本発明にしたがってパッケージされた第１の完成パッケージ光ファイバターミネータデバイスの斜視図を示している。
【図３０】図２９の光ファイバターミネータデバイスの側断面図を示している。
【図３１】図２９のパッケージのキャップを形成するための成形装置の側断面図を示している。
【図３２】キャップ形成後における図３１の装置の分解斜視断面図を示している。
【図３３】キャップの形成後における図３１の装置の一部の斜視図を示している。
【図３４】光学レンズ成形体が取り付けられた光学デバイスを有するウエハの側断面図を示している。
【図３５】成形装置の除去後における図のウエハの側断面図を示している。
【図３６】単離前に光学レンズ成形体が取り付けられた図３１のウエハの斜視断面図を示している。
【符号の説明】
【００６６】
３００ 半導体チップ
３０２ キャップ
３０４，３０６ 凹部
３０８，３１０ 光ファイバ
３１２ 光センサ
３１４ レーザ
３１６，３１８ レンズ
３２０ 電気接着パッド
３２２ 配線

Claims (12)

  1. ａ）上面および下面を有するとともに、１または複数の波長の電磁放射線を前記上面から放射しあるいは受ける少なくとも１つの光学デバイスを有する半導体チップと、
    ｂ）中央部と、中央部の周端から延びる第１の周壁とを有し、第１のキャビティを形成するために第１の周壁の自由端が前記上面に接着され、平面視で第１のキャビティが少なくとも１つの光放射デバイスの少なくとも一部または全てを覆い、１または複数の波長の前記電磁放射線を少なくとも実質的に透過するあるいは半透過する少なくとも１つの領域を前記中央部が有している第１の中空キャップと、を有し、
    第１の中空キャップは、ウエハを各パッケージに分離する前のウエハの段階で、半導体チップに接着される、光ファイバターミネータパッケージ。
  2. 前記キャップは、電磁放射線伝送ケーブルまたはファイバをキャップに取り付けるための少なくとも１つの第１の取付手段を更に有し、これにより、少なくとも１つの第１の光学デバイスとケーブルまたはファイバとの間に伝送される少なくとも幾つかの電磁放射線は、前記少なくとも１つの領域を通過する、請求項１に記載のパッケージ。
  3. 前記半導体チップは、１または複数の波長の電磁放射線を前記上面から放射しあるいは受ける少なくとも１つの第２の光学デバイスを有している、請求項１に記載のパッケージ。
  4. 前記キャップは、電磁放射線伝送ケーブルまたはファイバをキャップに取り付けるための少なくとも１つの第２の取付手段を更に有し、これにより、少なくとも１つの第２の光学デバイスとケーブルまたはファイバとの間に伝送される少なくとも幾つかの電磁放射線は、前記少なくとも１つの領域を通過する、請求項４に記載のパッケージ。
  5. 第１の周壁から離れた中央部の周端から延びる第２の周壁を更に有している、請求項１に記載のパッケージ。
  6. 少なくとも１つの凹部を中央部に更に有している、請求項１に記載のパッケージ。
  7. チップの下面に接着される第２のキャップを更に有している、請求項１に記載のパッケージ。
  8. 第１の光学デバイスが光放射デバイスである、請求項１に記載のパッケージ。
  9. 第１の光学デバイスが光受容体である、請求項１に記載のパッケージ。
  10. チップの下面に接着される第２のキャップを更に有し、第２のキャップは、平面視で、少なくとも１つの第１の光学デバイスの少なくとも一部または全てを覆う、請求項１に記載のパッケージ。
  11. 少なくとも１つの前記領域は、この領域を通過する前記電磁放射線を屈折させる、請求項１に記載のパッケージ。
  12. 少なくとも第２の前記領域は、この領域を通過する前記電磁放射線を屈折させる、請求項１に記載のパッケージ。
JP2002556930A 2001-01-10 2002-01-08 ウエハスケール光ファイバターミネーション Expired - Fee Related JP4004957B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPR2457A AUPR245701A0 (en) 2001-01-10 2001-01-10 An apparatus (WSM10)
PCT/AU2002/000017 WO2002056362A1 (en) 2001-01-10 2002-01-08 Wafer scale fiber optic termination

Publications (2)

Publication Number Publication Date
JP2004523783A true JP2004523783A (ja) 2004-08-05
JP4004957B2 JP4004957B2 (ja) 2007-11-07

Family

ID=3826492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002556930A Expired - Fee Related JP4004957B2 (ja) 2001-01-10 2002-01-08 ウエハスケール光ファイバターミネーション

Country Status (5)

Country Link
US (3) US6870259B2 (ja)
EP (1) EP1360714A4 (ja)
JP (1) JP4004957B2 (ja)
AU (1) AUPR245701A0 (ja)
WO (1) WO2002056362A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359309A (zh) * 2021-06-04 2021-09-07 滨州学院 一种用于光纤激光器的功率合束器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPR245701A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM10)
US6940636B2 (en) 2001-09-20 2005-09-06 Analog Devices, Inc. Optical switching apparatus and method of assembling same
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
US6964882B2 (en) 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US20040063237A1 (en) * 2002-09-27 2004-04-01 Chang-Han Yun Fabricating complex micro-electromechanical systems using a dummy handling substrate
US6933163B2 (en) 2002-09-27 2005-08-23 Analog Devices, Inc. Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
US20040076383A1 (en) * 2002-10-17 2004-04-22 Huei Peng Self-aligned metal base/window cap and methods of aligning a laser diode chip to a window cap for high speed semiconductor laser package
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7396704B2 (en) * 2005-02-15 2008-07-08 Sumitomo Chemical Company, Limited Lid made of resin for case for accommodating solid-state imaging device and solid-state imaging apparatus
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2007310083A (ja) * 2006-05-17 2007-11-29 Fuji Xerox Co Ltd 光伝送モジュールおよびその製造方法
WO2008085437A2 (en) * 2006-12-27 2008-07-17 Analog Devices, Inc. Control aperture for an ir sensor
TWM315485U (en) * 2007-01-04 2007-07-11 Lingsen Precision Ind Ltd Micro-electromechanical shielding structure capable of reducing noise interference
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7565053B2 (en) * 2007-06-05 2009-07-21 Adc Telecommunications, Inc. Fiber optic dust cap and dust plug with high power protection
JP4503064B2 (ja) * 2007-11-20 2010-07-14 日東電工株式会社 光導波路デバイスの製法およびそれによって得られる光導波路デバイス、並びにそれに用いられる光導波路接続構造
GB2454813B (en) * 2007-11-21 2010-06-09 Intel Corp High-volume on-wafer heterogeneous packaging of optical interconnects
EP2329315A4 (en) * 2008-09-01 2012-01-18 Lensvector Inc PREPARATION OF OPTOELECTRONIC LIQUID CRYSTAL COMPONENTS AT WAF LEVEL
WO2014009812A2 (en) 2012-07-11 2014-01-16 Tyco Electronics Uk Ltd. Indicating communications components via illumination
US9435969B2 (en) 2012-07-11 2016-09-06 Commscope Connectivity Uk Limited Indicating communications components via illumination
CN106033140B (zh) 2015-03-18 2018-04-27 泰科电子(上海)有限公司 光纤适配器的防尘帽和光纤连接组件
GB201701355D0 (en) * 2017-01-27 2017-03-15 Renishaw Plc Direct laser writing and chemical etching
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11137581B2 (en) * 2018-09-27 2021-10-05 Himax Technologies Limited Wafer-level homogeneous bonding optical structure and method to form the same
CN111323878B (zh) * 2020-04-01 2021-10-15 联合微电子中心有限责任公司 一种激光器芯片与硅基光电子芯片的耦合对准装置及方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540214A (ja) * 1990-06-22 1993-02-19 Internatl Business Mach Corp <Ibm> 電気光学式コネクタ
JPH0688924A (ja) * 1992-09-09 1994-03-29 Hokuyo Automatic Co 光電変換素子と光ファイバの結合構造
US5434939A (en) * 1993-02-09 1995-07-18 Matsushita Electric Industrial Co., Ltd. Optical fiber module with surface emitting laser
JPH0990162A (ja) * 1995-09-27 1997-04-04 Hoya Corp 光ファイバ接続孔付マイクロレンズアレイ及びその製造方法
JPH09102650A (ja) * 1995-10-05 1997-04-15 Matsushita Electron Corp 半導体レーザ装置及び光ピックアップ装置
JPH1098121A (ja) * 1996-08-29 1998-04-14 Harris Corp 集積回路及びパッケージング方法
US5790730A (en) * 1994-11-10 1998-08-04 Kravitz; Stanley H. Package for integrated optic circuit and method
JPH11211942A (ja) * 1998-01-29 1999-08-06 Furukawa Electric Co Ltd:The 面型光デバイス及び光ファイバとの光結合方法
EP0975072A2 (en) * 1998-07-22 2000-01-26 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP2001051162A (ja) * 1999-06-04 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> 光結合部品
JP2001507813A (ja) * 1996-12-31 2001-06-12 ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー 可撓性のある光回路アップリケ
US6374004B1 (en) * 1999-10-14 2002-04-16 Digital Optics Corporation Optical subassembly

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2574616B1 (fr) * 1984-12-07 1987-01-23 Radiotechnique Compelec Matrice d'element electro-luminescents et son procede de fabrication
JP2846636B2 (ja) * 1987-12-02 1999-01-13 キヤノン株式会社 インクジェット記録ヘッド用基板の作製方法
US5230759A (en) * 1989-10-20 1993-07-27 Fujitsu Limited Process for sealing a semiconductor device
JP3212110B2 (ja) * 1991-07-15 2001-09-25 沖電気工業株式会社 半導体素子の製造方法
US5604830A (en) * 1994-12-22 1997-02-18 Hoechst Celanese Corp. Multiple fiber connector for injection molded multiple fiberoptic coupler unit and cladding for same
JPH08316354A (ja) * 1995-05-12 1996-11-29 Mitsubishi Electric Corp 半導体式センサ
JP3496347B2 (ja) 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5692083A (en) * 1996-03-13 1997-11-25 The Whitaker Corporation In-line unitary optical device mount and package therefor
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
JPH1117043A (ja) * 1997-06-23 1999-01-22 Fujitsu Ten Ltd キャップ接着構造並びに基板分割方法及び基板分割構造
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6328482B1 (en) * 1998-06-08 2001-12-11 Benjamin Bin Jian Multilayer optical fiber coupler
US6473966B1 (en) * 1999-02-01 2002-11-05 Casio Computer Co., Ltd. Method of manufacturing ink-jet printer head
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP3533984B2 (ja) 1999-03-26 2004-06-07 松下電工株式会社 半導体加速度センサおよびその製造方法
JP2000340527A (ja) * 1999-05-28 2000-12-08 Horiba Ltd 半導体素子の分離方法
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
JP2003531475A (ja) * 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
KR100370398B1 (ko) * 2000-06-22 2003-01-30 삼성전자 주식회사 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
AUPR245701A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM10)

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540214A (ja) * 1990-06-22 1993-02-19 Internatl Business Mach Corp <Ibm> 電気光学式コネクタ
JPH0688924A (ja) * 1992-09-09 1994-03-29 Hokuyo Automatic Co 光電変換素子と光ファイバの結合構造
US5434939A (en) * 1993-02-09 1995-07-18 Matsushita Electric Industrial Co., Ltd. Optical fiber module with surface emitting laser
US5790730A (en) * 1994-11-10 1998-08-04 Kravitz; Stanley H. Package for integrated optic circuit and method
JPH0990162A (ja) * 1995-09-27 1997-04-04 Hoya Corp 光ファイバ接続孔付マイクロレンズアレイ及びその製造方法
JPH09102650A (ja) * 1995-10-05 1997-04-15 Matsushita Electron Corp 半導体レーザ装置及び光ピックアップ装置
JPH1098121A (ja) * 1996-08-29 1998-04-14 Harris Corp 集積回路及びパッケージング方法
JP2001507813A (ja) * 1996-12-31 2001-06-12 ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー 可撓性のある光回路アップリケ
JPH11211942A (ja) * 1998-01-29 1999-08-06 Furukawa Electric Co Ltd:The 面型光デバイス及び光ファイバとの光結合方法
EP0975072A2 (en) * 1998-07-22 2000-01-26 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP2001051162A (ja) * 1999-06-04 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> 光結合部品
US6374004B1 (en) * 1999-10-14 2002-04-16 Digital Optics Corporation Optical subassembly

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. L. JIM、G. E. FAULKNER、D. C. O'BRIEN、D. J. EDWARDS: "Fabrication of wafer level chip scale packaging for optoelectronic devices", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, 1999. 1999 PROCEEDINGS. 49TH, JPN4006016983, 1999, pages 1145 - 1147, ISSN: 0000770012 *
K. L. JIM、G. E. FAULKNER、D. C. O'BRIEN、D. J. EDWARDS: "Fabrication of wafer level chip scale packaging for optoelectronic devices", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, 1999. 1999 PROCEEDINGS. 49TH, JPNX007039499, 1999, pages 1145 - 1147, ISSN: 0000877225 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359309A (zh) * 2021-06-04 2021-09-07 滨州学院 一种用于光纤激光器的功率合束器
CN113359309B (zh) * 2021-06-04 2023-02-28 深圳市建麟光能科技有限公司 一种用于光纤激光器的功率合束器

Also Published As

Publication number Publication date
WO2002056362A1 (en) 2002-07-18
US7095109B2 (en) 2006-08-22
EP1360714A1 (en) 2003-11-12
US6870259B2 (en) 2005-03-22
JP4004957B2 (ja) 2007-11-07
EP1360714A4 (en) 2005-11-30
US20040077139A1 (en) 2004-04-22
US20050094944A1 (en) 2005-05-05
AUPR245701A0 (en) 2001-02-01
US20020090180A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
JP4004957B2 (ja) ウエハスケール光ファイバターミネーション
JP2004524679A (ja) 発光半導体パッケージ
JP3962688B2 (ja) 微細加工デバイスのパッケージ方法及び微細加工デバイス用成形中空キャップの保持構造
JP2004525357A (ja) ウエハスケールで設けられるキャップによって保護される加速度計
JP3963837B2 (ja) インクジェット印字ヘッドパッケージ
JP3962687B2 (ja) 複数の中空キャップを使用する方法
JP4197947B2 (ja) 保護キャップの成形
JP4018541B2 (ja) 成形アセンブリ及びそれを使用して熱可塑性材料から成るシートを扱う方法
JP3986966B2 (ja) 赤外線を使用した成形方法
JP4259866B2 (ja) 熱可塑性材料から成るシートから微小構造体を成形するための装置
AU2002218872B2 (en) Wafer scale fiber optic termination
AU2004202260B2 (en) Encapsulated fiber optic terminations
AU2002218871B2 (en) Light emitting semiconductor package
AU2004214605B2 (en) Encapsulated optical integrated circuit assembly
AU2004202257B2 (en) Encapsulated light emitting semiconductor packages
AU2002218872A1 (en) Wafer scale fiber optic termination
AU2004214606B2 (en) Encapsulated light-emitting integrated circuit assembly
AU2002218871A1 (en) Light emitting semiconductor package

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350