JP2004520716A - 垂直アクセス・トランジスタを有する２トランジスタ・フラッシュ・セル - Google Patents
垂直アクセス・トランジスタを有する２トランジスタ・フラッシュ・セル Download PDFInfo
- Publication number
- JP2004520716A JP2004520716A JP2002584384A JP2002584384A JP2004520716A JP 2004520716 A JP2004520716 A JP 2004520716A JP 2002584384 A JP2002584384 A JP 2002584384A JP 2002584384 A JP2002584384 A JP 2002584384A JP 2004520716 A JP2004520716 A JP 2004520716A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- gate
- nonvolatile memory
- volatile memory
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 114
- 238000000034 method Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
第１のドーパント・タイプを有する半導体基板（２１）に配置された、１ビットを記憶するための不揮発性メモリ・セル（２０；２００）を含む半導体装置であって、前記メモリ・セルは、前記基板（２１）内に、ドレイン領域（２４）、フローティング・ゲート（２９）、制御ゲート（３０）、薄膜ゲート分離層（２７）および絶縁層（３２）を含んでおり、前記絶縁層（３２）は前記フローティング・ゲート（２９）の上に配置され、前記制御ゲート（３０）は前記絶縁層（３２）の上に配置され、前記フローティング・ゲート（２９）は前記薄膜ゲート分離層（２７）の上に配置され、前記セルは前記不揮発性メモリ・セル（２０；２００）へのアクセスを制御するためのアクセス・トランジスタ（３４）をさらに含んでおり、また前記セル（２０；２００）は第２のドーパント・タイプを有する埋め込み基板層（２２）とソース（２６）とを含んでおり、前記アクセス・トランジスタ（３４）は前記基板（２１）内で前記フローティング・ゲート（２９）に隣接するトレンチ内に形成され、前記トレンチは実質的に前記ソース（２６）から前記基板の表面に延びていることを特徴とする半導体装置。
Description
【０００１】
本発明は、請求項１の前提部による、少なくとも１ビットを記憶するための不揮発性メモリ・セルを含む半導体装置に関する。
【０００２】
このような不揮発性メモリ・セルは、従来技術から複数の変種でよく知られている。図１は、例示的な従来技術のプレーナ型２Ｔ（２トランジスタ）不揮発性メモリ・セルの断面を模式的に示している。
【０００３】
フラッシュ・セルとしても知られている図示の２Ｔ不揮発性メモリ・セル１は、プレーナ型であって２個の個別トランジスタ、すなわちフローティング・ゲート・トランジスタＦＴとアクセス・トランジスタＡＴとを含んでいる。ｐ型基板２上に、ｎ型ドレイン領域３、ｎ型ソース領域４およびｎ型ドープ領域５が形成される。表面には、ドレイン領域３とドープ領域５との間の、薄膜ゲート酸化物７上にフローティング・ゲート６が形成される。フローティング・ゲート６の上に、制御ゲート８が形成される。この制御ゲート８は、分離層１４たとえば酸化物層または酸化窒化酸化物層によって分離されている。フローティング・ゲート６および制御ゲート８のスタックの側面には、絶縁性のサイド・スペーサ９が形成される。このスタックに隣接するドープ領域５とソース領域４との間の、基板２の表面上の薄膜ゲート酸化物７上にアクセス・ゲート１０が形成される。ここに示すように、このアクセス・トランジスタは、フローティング・ゲート６、分離層１４および制御ゲート８を含むスタックと同様のスタックを含むこともできるが、アクセス・ゲートはまた、単に単一層からなる構造を含むこともある。またアクセス・ゲート１０の側壁は、絶縁スペーサ１１によってカバーされる。ドレイン領域３およびソース領域４は、それぞれのドレイン・コンタクト１２とソース・コンタクト１３とによって、それぞれドレイン・ラインとソース・ラインとに接続される。
【０００４】
上述のようにプレーナ構造として構成された、このような従来技術の２Ｔ不揮発性メモリ・セル・タイプでは、セレクト・ゲートは、通常、フローティング・ゲート上に配置された制御ゲートに隣接して配置される。このプレーナ構成は、このタイプの不揮発性メモリ・セルが半導体表面上で比較的大きな面積を占めるという欠点を持っている。これらのプレーナ２Ｔセルのセル・サイズが小型化できるように、プロセス技術の進歩は、より小さな機能要素サイズを有する構造体の製造を可能にする。しかしながら、この小型化は、多くの構造上の制約によって、たとえば最小コンタクトサイズ、最小スペーサ厚などによって制限される。図１に示すような構造の縮小は、その設計によって制限される。すなわち、その構造内のある一定のサイズは維持されなくてはならない。０．１８μｍデザインルールを使用すると、このようなメモリ・セルは、典型的には０．６から０．８μｍ２のサイズを持つであろう。
【０００５】
米国特許第５，３８６，１３２号は、図９Ａ，９Ｂのフラッシュ・メモリ・セルの、よりコンパクトな構成を開示している。この不揮発性メモリ・セルは、半導体基板上の２トランジスタ（２Ｔ）縦型スプリット・チャネルＥＥＰＲＯＭとして構成されており、ソース領域、ドレイン領域、制御ゲート、フローティング・ゲートおよびセレクト・ゲートを含んでおり、この制御ゲートは、トレンチ内にピラーとして構成される。フローティング・ゲートは、このピラー状の制御ゲートを囲むチューブとして配置される。セレクト・ゲートは、制御ゲートの上部領域に制御ゲートを囲む環状構造として配置される。ドレイン領域もまた、セレクト・ゲートの真下で制御ゲートを囲む環状構造として構成される。ソース・ゲートは、制御ゲート・ピラーの下方に配置される。
【０００６】
米国特許第５，３８６，１３２号の不揮発性メモリ・セルは、好都合なことに、基板上で必要とされる面積を削減して、ＥＥＰＲＯＭおよびＦＬＡＳＨメモリ装置の更なる小型化および／または高密度化を可能にしている。
【０００７】
しかしながら、米国特許第５，３８６，１３２号に開示された、このような不揮発性メモリ・セルの製造は、二重の環状トレンチ構造を適用しているために非常に複雑である。特に薄膜酸化物によるそれぞれのゲートの分離が困難であり、不都合なことに不揮発性メモリ・セルのプロセス歩留まりと信頼度とを低下させる可能性がある。
【０００８】
さらに米国特許第５，３８６，１３２号の不揮発性メモリ・セルでは、セレクト・ゲートと制御ゲートとが相互接続されている。このようなメモリ・セルのプログラミング・ステップ（書込みおよび消去）と読み取りステップのときに、セレクト・ゲートと制御ゲートの両者は同じ電位を持つ。それぞれのゲート電位の個別制御は、不可能である。
【０００９】
本発明の目的は、従来技術で知られたプレーナ型２Ｔ（２トランジスタ）不揮発性メモリ・セルよりもコンパクトであって、少なくとも１ビットを記憶する２Ｔ不揮発性メモリ・セルを含む半導体装置を提供することである。本発明は、第１のドーパント・タイプを有する半導体基板内に、第１のドレイン領域、第１のフローティング・ゲート、第１の制御ゲート、第１の薄膜ゲート分離層および絶縁層を含む、１ビットを記憶するための第１の不揮発性メモリ・セルを含む半導体装置であって、前記絶縁層は前記第１のフローティング・ゲートの上に配置され、前記第１の制御ゲートは前記絶縁層の上に配置され、前記第１のフローティング・ゲートは前記第１の薄膜ゲート分離層の上に配置され、前記装置は前記第１の不揮発性メモリ・セルへのアクセスを制御するための第１のアクセス・トランジスタをさらに含んでおり、また前記第１の不揮発性メモリ・セルは第２のドーパント・タイプを有する前記基板内に第１のソース領域と埋め込み層とを含んでおり、前記第１のアクセス・トランジスタは前記基板上の第１のトレンチ内に形成され、前記第１のトレンチは実質的に前記第１のソース領域から前記基板の表面に延びており、前記第１のトレンチは前記第１のフローティング・ゲートに隣接して前記基板の表面に平行な第１の方向に向いていることを特徴とする半導体装置に関する。
【００１０】
従来技術の不揮発性メモリ・セルと比較して、本発明は、より小さなセル・サイズを有する不揮発性メモリ・セルを提供する。
【００１１】
さらに第１の実施形態で、本発明は、前記半導体基板内に、第２のドレイン領域、第２のフローティング・ゲート、第２の制御ゲート、第２の薄膜ゲート分離層および第２の絶縁層を含む、１ビットを記憶するための第２の不揮発性メモリ・セルを含む半導体装置であって、前記第２の絶縁層は前記第２のフローティング・ゲートの上に配置され、前記第２の制御ゲートは前記第２の絶縁層の上に配置され、前記第２のフローティング・ゲートは前記第２の薄膜ゲート分離層の上に配置され、前記埋め込み層は第２のソース領域を包含したものであり、前記半導体装置は前記第２の不揮発性メモリ・セルへのアクセスを制御するための第２のアクセス・トランジスタをさらに含んでおり、前記第２の不揮発性メモリ・セルは第２の方向において前記第１の不揮発性メモリ・セルに隣接しており、前記第２の方向は前記基板の表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタは前記基板上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域から前記基板の表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲートに隣接して前記第２の方向を向いており、
また前記第１の不揮発性メモリ・セルにおける前記第１のアクセス・トランジスタは、ダミー・フローティング・ゲート、ダミー絶縁層およびダミー制御ゲートを含む分離ゲートによって前記第２の不揮発性メモリ・セルにおける前記第２のアクセス・トランジスタから分離されており、前記ダミー絶縁層は前記ダミー・フローティング・ゲートの上に配置され、前記ダミー制御ゲートは前記ダミー絶縁層の上に配置されていることを特徴とする、上述のような半導体装置に関する。二つの不揮発性メモリ・セルのこの構成は、二つの個別の不揮発性メモリ・セルに必要とされる面積よりも小さい総面積となるという結果をもたらす。
【００１２】
さらに、２Ｔ不揮発性メモリ・セルに関する更なる小型化は、隣接する２個の２Ｔ不揮発性メモリ・セルのセレクト・ゲートを単一のセレクト・ゲートに結合することによって達成される。第２の実施形態で、本発明は、前記半導体基板内に、第２のドレイン領域、第２のフローティング・ゲート、第２の制御ゲート、前記第２の薄膜ゲート分離層および第２の絶縁層を含む、１ビットを記憶するための第２の不揮発性メモリ・セルを含む半導体装置であって、前記第２の絶縁層は前記第２のフローティング・ゲートの上に配置され、前記第２の制御ゲートは前記第２の絶縁層の上に配置され、前記第２のフローティング・ゲートは前記第２の薄膜ゲート分離層の上に配置され、前記埋め込み層は第２のソース領域を包含しており、前記装置は前記第２の不揮発性メモリ・セルへのアクセスを制御するための第２のアクセス・トランジスタをさらに含んでおり、前記第２の不揮発性メモリ・セルは第２の方向において前記第１の不揮発性メモリ・セルに隣接しており、前記第２の方向は前記基板の表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタは前記基板上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域から前記基板の表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲートに隣接して前記第２の方向を向いており、また前記第１の不揮発性メモリ・セルにおける前記第１のアクセス・トランジスタは前記第２の不揮発性メモリ・セルにおける前記第２のアクセス・トランジスタと一致していることを特徴とする、上述のような半導体装置に関する。
【００１３】
本発明はまた、前記複数の不揮発性メモリ・セルが前記第１の方向と前記第２の方向とに配列されることを特徴とする、前述のような複数の不揮発性メモリ・セルを含む不揮発性メモリ・セル・マトリックスに関する。
【００１４】
さらに本発明はまた、前述のような不揮発性メモリ・セル・マトリックスを含むことを特徴とする半導体装置に関する。
【００１５】
また、本発明は、第１のドーパント・タイプを有する半導体基板内に、第１のドレイン領域、第１のフローティング・ゲート、第１の制御ゲート、第２のドーパントと第１のソース領域とを包含する埋め込み層、第１の薄膜ゲート分離層および絶縁層を含む、１ビットを記憶するための第１の不揮発性メモリ・セルを含む半導体装置を製造する方法であって、前記絶縁層は前記第１のフローティング・ゲートの上に配置され、前記第１の制御ゲートは前記絶縁層の上に配置され、前記第１のフローティング・ゲートは前記第１の薄膜ゲート分離層の上に配置され、前記構成は第１のアクセス・トランジスタをさらに含んだものであり、
前記方法は、前記基板内に前記埋め込み層をイオン注入によって形成するステップと、
第１の方向に延びる分離ラインを形成することによって前記不揮発性メモリ・セルの活性領域を分離するステップと、
前記基板の表面上に前記第１の薄膜ゲート分離層を形成するステップと、
前記第１の薄膜ゲート分離層の上に前記第１のフローティング・ゲートと前記制御ゲートと前記絶縁層とを含むスタックト・ゲート構造を形成するステップと、
前記基板内に実質的に前記基板表面から前記埋め込み層までのトレンチをエッチングするステップ、このトレンチ壁に第２の薄膜酸化物を形成するステップ、このスタックト・ゲート構造に隣接する前記トレンチ内にドープされた多結晶シリコンを堆積するステップ、を含む、前記第１のアクセス・トランジスタを形成するステップと、
前記不揮発性メモリ・セルにパッシベーション（最終保護層成膜）と電極配線とを施すステップと、
を含むことを特徴とする、半導体装置を製造する方法に関する。
【００１６】
さらに、第２の実施形態に開示された２Ｔ不揮発性メモリ・セルのプログラミングと読み取りは、どの２Ｔ不揮発性メモリ・セルが実際にプログラムされているかを検出する検出方法を必要とする。したがって、本発明はまた、第２の実施形態による不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法であって、ビットを読み取る前記方法は、前記第１、第２の不揮発性メモリ・セルのソース・ドレイン電流を測定するステップを含んでおり、前記ソース・ドレイン電流を測定する前記ステップは第１の電圧パルスを前記第１の制御ゲートに印加することと第２の電圧パルスを前記第２の制御ゲートに印加することとを含んでおり、前記第１の不揮発性メモリ・セルと前記第２の不揮発性メモリ・セルがそれぞれプログラムされているかどうかを前記第１、第２の電圧パルスの印加後のソース・ドレイン電流の変化が決定することを特徴とする、不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法に関する。
【００１７】
以下、本発明につき図面を参照して説明するが、これらの図面は単に例示目的を意図したものであって、請求項に記載された保護の範囲を限定するものではない。
【００１８】
前述のように単一トランジスタ不揮発性メモリ・セルと比較して、２トランジスタ不揮発性メモリ・セルは、過剰消去と過剰プログラミングとに高度に鈍感なメモリ・セルを提供する。本技術に精通する人々に知られているように、このようなセルの読み取りは、低い制御ゲート電位ですでに実施可能である。しかしながら、２Ｔ不揮発性メモリ・セルの領域サイズは、単一トランジスタ不揮発性メモリ・セルのサイズよりはるかに大きい。
【００１９】
前述のように、図１は、従来技術で知られたプレーナ型２Ｔ不揮発性メモリ・セルの断面を模式的に示す。
【００２０】
本発明の第１の実施形態では、２Ｔ不揮発性メモリ・セルの更なるサイズ削減は、図１に示すような水平アクセス・ゲートを垂直アクセス・ゲートで置き換えることによって達成される。
【００２１】
図２は、本発明の第１の実施形態による幾つかの２Ｔ不揮発性メモリ・セル２０、２０’、２０”の断面を模式的に示している。基板２１は、ｐ型層２３によって覆われた埋め込みｎ型ドープ層２２を含んでいる。このｐ型層２３には、ｎ型ドレイン領域２４、２４’とｎ型ドープ領域２５、２５’とが存在する。埋め込みｎ型ドープ層２２にはソース領域２６、２６’が画定されている。基板２１の表面上では、薄膜ゲート酸化物２７の上で、２Ｔ不揮発性メモリ・セル２０は、フローティング・ゲート２９と制御ゲート３０とサイド・スペーサ３１とからなり、フローティング・ゲート・トランジスタとして働くスタック構造２８を含んでいる。制御ゲート３０は、絶縁層３２、好ましくはＯＮＯ（酸化窒化酸化物）層によってフローティング・ゲート２９から分離される。制御ゲート３０の最上部は、酸化物層３３によって覆われている。スタック構造２８に隣接してアクセス・トランジスタ３４が設けられている。このアクセス・トランジスタ３４は、基板表面から埋め込みｎ型ドープ層２２内のソース領域２６に延びている。アクセス・トランジスタ３４は、トレンチ内に形成され、このトレンチ本体をソース領域２６から絶縁するトレンチ壁３５によって輪郭形成されている。トレンチ壁３５は、薄い酸化膜から構成されることが好ましい。
【００２２】
スタック構造２８の反対側では、ビット・ライン・コンタクト３６がドレイン領域２４に接続している。第１の実施形態では、共通ソース構成が使用されている。不揮発性メモリ・セル２０と隣接セル２０’との間の分離帯として、分離ゲート３８がアクセス・トランジスタ３４とセル２０’のアクセス・トランジスタ３４’との間に配置されている。この分離ゲート３８は、スタックト・ゲート２８と同じであって、絶縁層３２’”に覆われたダミー・フローティング・ゲート２９’”と絶縁層３２’”の上の制御ゲート３０’”とスタック３８の側壁を覆うサイド・スペーサ３１’”とからなる。ダミー制御ゲート３０’”は、分離層３３’”によって覆われている。
【００２３】
不揮発性メモリ・セル２０’は、アクセス・トランジスタ３４’と薄膜ゲート酸化物２７上のフローティング・ゲート２９’とフローティング・ゲート２９’上に設けられた制御ゲート３０’とビット・ライン・コンタクト３６’とドレイン領域２４’とを含んでいる。制御ゲート３０’とフローティング・ゲート２９’との間に、絶縁層３２’が設けられている。不揮発性メモリ・セル２０’の側壁は、サイド・スペーサ３１によって覆われる。制御ゲート３０’の上に、酸化物層３３’が存在する。
【００２４】
スタック構造２８’に隣接して、アクセス・トランジスタ３４’が設けられている。このアクセス・トランジスタ３４’は、基板表面から埋め込みｎ型ドープ層２２内のソース領域２６’にまで延びている。アクセス・トランジスタ３４’は、このアクセス・ゲート３４’をもソース領域２６’から絶縁しているトレンチ壁３５によって輪郭形成されたトレンチ内に形成される。トレンチ壁３５は、薄い酸化膜から構成されることが好ましい。
【００２５】
不揮発性メモリ・セル２０”は、ドレイン領域２４とビット・ライン・コンタクト３６とによってセル２０から分離されている。再び、このセル２０”は、そのアクセス・トランジスタ４４のみが示されている更なる不揮発性メモリ・セルから分離ゲート３８”によって分離されている。
【００２６】
分離層４５は、スタックト・ゲート構造２８，２８’，３８を覆って２Ｔ不揮発性目メモリ・セル２０，２０’，２０”を電気的に絶縁している。
【００２７】
図２に示すように、不揮発性メモリ・セルのアレイは、２個のセルを中間のビット・ライン・コンタクトに交互に接続し、２個のセルのアクセス・トランジスタを分離ゲートによって分離することによって形成できる。
【００２８】
第１の実施形態による、隣接する２個の不揮発性メモリ・セルを含む電気回路を、図７を参照して説明する。
【００２９】
図３は、本発明の第１の実施形態による複数の２Ｔ不揮発性メモリ・セルからなるアレイの上面図を模式的に示す。図２と比較すると、分かり易くするために図示の要素の間に幾らかのスペースを入れている。
【００３０】
このアレイでは、本発明の第１の実施形態による４個の不揮発性メモリ・セルが示されている。このような不揮発性メモリ・セル１個の領域サイズ６０は、図３の破線によって示されている。
【００３１】
ランダムアクセス機能を有するメモリ・アレイを得るために、第１の実施形態による構成では、各々がビット・ライン・コンタクト３６を介してドレイン領域２４に接続しているビット・ライン６２は、第２の方向に垂直な第１の方向に走っており、それぞれアクセス・トランジスタ・ライン３４，３４’を形成するようにアクセス・トランジスタ３４，３４’が延びている。制御ゲート３０，３０’は、制御ゲート・ライン３０，３０’を形成するように延びており、アクセス・トランジスタ３４，３４’と平行に走っている。分離ゲート３８，３８”は、アクセス・トランジスタ・ライン３４、制御ゲート・ライン３０と同じ方向に走る分離ゲート・ラインを形成するように延びている。
【００３２】
このメモリ・アレイ内の不揮発性メモリ・セルは、ｎ型領域２２内に共通ソースを備えて構成されている。
【００３３】
アクセス・トランジスタ・ライン３４は、各々が埋め込みｎ型ドープ層２２内の共通ソースに接続されたトレンチに配置されたトレンチ・ラインとして構成されている。
【００３４】
制御ゲート・ライン３０は、アクセス・トランジスタ・ライン３４と平行に走っている。個別セルを画定するために、ｐ型層２３の不揮発性メモリ・セル間にＬＯＣＯＳ分離またはＳＴＩが配置されている。さらに、２本の分離ラインＳＴＩ間には、非晶質または多結晶のＳｉからなるフローティング・ゲート２９，２９’だけが画定されている。このようにしてこの第１実施形態による不揮発性メモリ・セル内に１ビットを格納するための領域は、フローティング・ゲート２９，２９’によって占められる領域に限定される。
【００３５】
さらに詳細にメモリ・アレイ構成を説明するために、図３に示す構成にしたがって制御ゲート・ライン３０に沿った断面ＩＶａ、発生期の不揮発性メモリ・セルに沿ったＩＶｂ、分離ゲート・ライン３８に沿ったＩＶｃ、アクセス・トランジスタ・ライン３４に沿ったＩＶｄがそれぞれ図４ａ，４ｂ，４ｃ，４ｄに示されている。
【００３６】
図４ａは、制御ゲート・ライン３０に沿った概略断面ＩＶａを示し、これは分離注入ＳＴＩによる不揮発性メモリ・セルの分離と絶縁層３２による制御ゲート（材料）３０からのそれぞれのフローティング・ゲート２９の分離とを明確に示している。薄膜ゲート酸化物２７は、ｐ型層２３と分離ラインＳＴＩとからフローティング・ゲート２９を分離している。
【００３７】
図４ｂは、ビット・ラインが形成されるラインに沿った不揮発性メモリ・セルの概略断面ＩＶｂを示す。この断面ＩＶｂでは、各々が絶縁層３２に包まれ、制御ゲート３０と保護層３３とに覆われたフローティング・ゲート２９からなる多数のピラーが示されている。ピラーＡ”は、この断面図と垂直である図４ａの断面ＩＶａで示されている。ピラーＣ”は、この断面図と垂直である図４ｃの断面ＩＶｃで示されている。トレンチ内に形成されたアクセス・トランジスタ・ライン３４は、Ｄ”によって示されており、図４ｄの断面ＩＶｄ（この断面図とも垂直である）で示されている。図示のピラーは、薄膜ゲート酸化物２７によってｐ型層２３から分離されている。アクセス・トランジスタ３４は、ｐ型層２３内のトレンチ内に配置される。トレンチ壁は、薄膜酸化物３５によって覆われている。アクセス・トランジスタ３４の下方には、局所注入箇所２６が埋め込みｎ型層２２内に配置されている。
【００３８】
図４ｃは、図２と比較して、分離ゲート・ライン３８に沿った概略断面ＩＶｃを示す。この分離ゲート・ラインは、各層のスタック、すなわちｐ型層２３上の薄膜ゲート酸化物２７、フローティング・ゲート２９、絶縁層３２、制御ゲート３０および酸化物層３３のスタックからなる。
【００３９】
最後に、図４ｄは、ｐ型層２３内のトレンチ内のアクセス・トランジスタ３４に沿った概略断面ＩＶｄを示し、このゲート・ラインは、下から上に見て埋め込み層２２、ソース層２６、薄膜酸化物３５およびアクセス・トランジスタ材料、たとえばポリシリコンを含む。
【００４０】
図４ａ，４ｂ，４ｃ，４ｄには、局所的相互接続および電極配線のレベルは示されていない。図３で、ビット・ライン電極配線は、ＩＶｂで示される方向と平行に走っている。
【００４１】
以下に、図２，３，４ａ，４ｂ，４ｃ，４ｄに示す実施形態のフラッシュ・セルを製造する例示的方法が説明される。
【００４２】
イオン注入プロセスによって、ｐ型基板２１内に埋め込みｎ型ドープ層２２（埋め込みｎウェル）が形成される。続いて、ｐ型層２３に形成すべき２Ｔ不揮発性メモリ・セルの水平、垂直両部分の特性を定義するために必要なドーパント・プロファイルが与えられる。隣接セルの活性領域は、ＬＯＣＯＳまたはＳＴＩ技術によって形成される酸化物（ＳｉＯ２）分離ライン（図２に図示せず）によって第１の方向に分離される。
【００４３】
薄膜ゲート酸化物２７の上にスタックト・ゲート構造が形成され、これが第１の方向に垂直な第２の方向に各不揮発性メモリ・セルを限定する。薄膜ゲート酸化物２７の厚さは、典型的には５から１０ｎｍである。ポリシリコンの第１の層は、１０ないし２００ｎｍの厚さに堆積される。この層は、原位置であるいは後のイオン注入ステップによってドープされる。この第１のポリシリコン層には、トレンチがエッチングされてフローティング・ゲートを形成する。これらのトレンチの各々は、酸化物分離ラインＳＴＩに平行である。各トレンチは、酸化物分離ラインＳＴＩの一つの上に配置される。次に、絶縁層３２、たとえばＯＮＯ（酸化窒化酸化物）層が典型的には１５ｎｍの厚さに堆積される。
【００４４】
それから、第２のポリシリコン層が１００ないし３００ｎｍの厚さに堆積されて制御ゲートを形成する。この層は、原位置でまたは後のイオン注入ステップによってドープされる。最後に、酸化物または窒化物の保護層３３が堆積される。
【００４５】
次のステップでは、スタックされた層がエッチングされて酸化物分離ラインＳＴＩに垂直に向けられた複数のラインを画定する。これらのラインは、後に制御ゲート・ライン３０になるであろう。本技術に精通する人々に知られているように、この仕方で、スタックされたゲート・フラッシュ・セルが形成される。同時に、同じ処理ステップで分離ゲート・ライン３８が製造される。
【００４６】
続いて、酸化ステップおよび／またはアニール・ステップが実施されて、次にソース２６とドレイン２４のドーパント・プロファイルが形成される。ソース２６のドーパント・プロファイルは、この実施形態では任意選択である。第２の酸化ステップおよび／またはアニール・ステップが行われることもある。
【００４７】
次のステップで、サイド・スペーサ３１が形成される。代替の実施形態では、サイド・スペーサ３１の形成は省略される。
【００４８】
次のステップで、ソース領域内にトレンチがエッチングされる。これらのトレンチは、埋め込みｎウェル層２２（または、の内）まで延びている。トレンチの壁は、酸化物層３５によって覆われる。続いて、ポリシリコンが各トレンチ内に堆積され、好ましくは原位置でドープされてアクセス・トランジスタ３４，３４’，３４”を形成する。トレンチの外側の過剰なポリシリコンは、除去される。
【００４９】
最後に、分離層４５が堆積されて、スタックト・ゲート構造２８，２８’，２８”をカバーする。続いて、ドレイン２４，２４’と埋め込みｎウェル層２２とアクセス・トランジスタ３４，３４’，３４”とにコンタクトが設けられ、次にＦＬＡＳＨセルと他の構造体との間の接続を行う電極配線ステップが実施される。
【００５０】
図５は、本発明の第２の実施形態による２Ｔ不揮発性メモリ・セル２００の断面を模式的に示す。
【００５１】
図５において図２と同じ参照番号を有する要素は、図２と同じ要素を指す。
【００５２】
スタックト・ゲート構造２８に隣接してアクセス・トランジスタ３４’が設けられ、これは基板表面から埋め込みｎ型ドープ層２２内のソース領域２６まで延びている。
【００５３】
この第２の実施形態ではまた、共通ソース構成が使用される。２Ｔ不揮発性メモリ・セル２００と、それに隣接する同様の２Ｔ不揮発性メモリ・セル２００’との間に、分離帯は設けられない。
【００５４】
また、セル２００，２００’は、ビット・ライン・コンタクト３６，３６’の上方に配置された同一ビット・ライン（図示せず）を共有する。セル２００，２００’の各々の読み取りを制御するために、図８を参照して更に詳細に説明する読み取り手順が実行される。
【００５５】
更なる隣接不揮発性メモリ・セル２００”は、ドレイン領域２４によってセル２００から分離されている。
【００５６】
図６は、本発明の第２の実施形態による複数の２Ｔ不揮発性メモリ・セルからなるアレイの上面図を模式的に示す。図５と比較して、分かり易くするために図示の要素の間に幾らかのスペースを入れている。
【００５７】
このメモリ・アレイでは、本発明の第２の実施形態による４個の不揮発性メモリ・セルが示されている。このような不揮発性メモリ・セル１個の領域サイズ８０は、図６の破線によって示されている。
【００５８】
ランダムアクセス機能を有するメモリ・アレイを得るために、第２の実施形態による構成では、ビット・ライン・コンタクト３６を介してドレイン領域２４に接続するためのビット・ライン８２は、アクセス・トランジスタ３４’のための第２の方向に垂直な第１の方向に走っている。制御ゲート３０を接続するための制御ゲート・ライン３０は、アクセス・トランジスタ・ライン３４’と平行に走っている。
【００５９】
このメモリ・アレイ内の不揮発性メモリ・セルは、ｎ型領域２２内に共通ソースを備えて構成されている。
【００６０】
アクセス・トランジスタ・ライン３４’は、埋め込みｎ型ドープ層２２内の共通ソースの上のトレンチに配置されたトレンチ・ラインとして構成されている。
【００６１】
制御ゲート・ライン３０は、アクセス・トランジスタ３４’と平行に走っている。個別セルを画定するために、ｐ型層２３における不揮発性メモリ・セル間にＬＯＣＯＳ分離またはＳＴＩ分離ラインが配置されている。さらに、２本の分離ラインＳＴＩ間には、非晶質または多結晶のＳｉからなるフローティング・ゲート２９だけが画定されている。このようにして、この第２実施形態による不揮発性メモリ・セル内に１ビットを格納するための領域は、フローティング・ゲート２９によって占められる領域に限定される。
【００６２】
図７は、第１の実施形態による２個の２Ｔ不揮発性メモリ・セルの電気回路図を示し、これら２個の２Ｔ不揮発性メモリ・セル２０，２０’は、分離ゲート３８によって分離されている。図７において図２で使われたものと同じ参照番号を有する要素は、図２と同じ要素を指す。
【００６３】
２Ｔ不揮発性メモリ・セル２０の回路では、制御ゲート３０の電位は、アクセス・トランジスタ３４の電位とは独立に制御できる。同様に、２Ｔ不揮発性メモリ・セル２０’では、制御ゲート４８の電位は、アクセス・トランジスタ３４’の電位とは独立に制御できる。
【００６４】
次いで、各２Ｔ不揮発性メモリ・セル２０、２０’のプログラミングは、当該技術分野において知られた方法で、ファウラー・ノルドハイム・トンネリング（ＦＮ）またはソース・サイド注入（ＳＳＩ）によって行うことができる。各セル２０，２０’の読み取りと消去は、当該技術分野において知られたメカニズムによって行うこともできる。
【００６５】
図８は、本発明の第２の実施形態による２Ｔ不揮発性メモリ・セル２００，２００’の電気回路図を示す。
【００６６】
この第２の実施形態では、これら２個の２Ｔ不揮発性メモリ・セル２００，２００’は、分離帯によって分離されていない。図８では図５で使われたものと同じ参照番号を有する要素は、図５で示されたものと同じ要素を指す。
【００６７】
２Ｔ不揮発性メモリ・セル２００の回路では、制御ゲート３０の電位は、アクセス・トランジスタ３４’の電位と独立に制御できる。同様に、２Ｔ不揮発性メモリ・セル２００’では、制御ゲートの電位は、アクセス・トランジスタ３４’の電位と独立に制御できる。
【００６８】
次いで、各２Ｔ不揮発性メモリ・セル２００，２００’のプログラミングは、当該技術分野において知られた方法で、ファウラー・ノルドハイム・トンネリング（ＦＮ）またはソース・サイド注入（ＳＳＩ）によって行うことができる。
【００６９】
これら２個の不揮発性メモリ・セル２００，２００’のうちの一つの選択的読み取りは、直ちに明らかではないかも知れない。アクセス・トランジスタ３４’に１．２Ｖの電位を設定し、ビット・ライン・コンタクト３６，３６’に０．５Ｖの電位を設定することによって、セル２００，２００’を読み取ることができる。もしセル２００，２００’のどちらもプログラムされていなければ（すなわち電荷を持っていなければ）、電流は存在しないであろう。しかしながら、一つまたは二つのセルがプログラムされていれば、回路に電流が流れるであろう。各セルの制御ゲートにパルス（１．２Ｖ）を順次に印加することに応じて、読出し電流を実質的に測定することによって、電流の変調は、どちらのセルがプログラムされた状態にあるかを明らかにする。もし、セルの制御ゲート上の正のパルスが測定された読出し電流に作用すれば、そのセルは非プログラム（消去された）状態にある。もし、例えば第１のセル２００上のパルスが読み出し電流に作用すれば、変調が見出されるであろうし、これはその第１のセルが非プログラム状態にあることを示す。もしそうでなければ、第１のセル２００と第２のセル２００’の両者ともプログラムされている可能性がある。第２のセル２００’上の第２のパルスが読み出し電流に作用する可能性があり、これは、その第２のセル２００’の状態を示す。これら二つのパルスに関する結果を比較することは、セル２００，２００’のどちらが実際にプログラムされた状態にあるかを示す。
【００７０】
プログラムされたセルでは、制御ゲート上のパルスは、このパルスがプログラミング電圧および／または消去電圧と比較して比較的低い電位を持つときに、このプログラムされたセルには実質的に作用しないということは注目される。
【００７１】
図１に示す従来技術のフラッシュ・セルと比較して、２Ｔ不揮発性メモリ・セルの領域サイズは、かなり削減できる。０．１８μｍデザインルールを使うと、図１に示す従来技術の２Ｔ不揮発性メモリ・セルでは、ソース・コンタクトとドレイン・コンタクトは、典型的には０．２４μｍ幅である。各々がサイド・スペーサ９，１１によって分離されたスタックト・ゲート６，７，８，９，１４とアクセス・トランジスタ１０は、それぞれ０．４８μｍの幅（ゲート：０．２４μｍ、スペーサ：０．０６μｍ）を占める。制御／フローティング・ゲートとアクセス・トランジスタのゲート・スペーサ間の０．１４μｍという格子間スペースを考慮すると、セルのトータル幅は１．１μｍである（ソースとドレインの半幅を取る）。０．５６μｍという各セルの長さを使用すれば、１セルの領域サイズは、０．６２μｍ２となる。
【００７２】
図２に示すような本発明の第１の実施形態では、セルの幅は、単に０．７８μｍである（ドレイン・コンタクト幅：０．２４μｍ、スペーサ：０．０６μｍ、アクセス・トランジスタ：０．１４μｍ、分離ゲート：０．２４μｍを使用し、ドレインおよび分離ゲートの半幅を取る）。０．１４μｍのアクセス・トランジスタ・トレンチ幅は、従来技術で知られた適当なプロセス技術を使用して得ることができる。０．５６μｍという等しいセル長では、本発明の第１の実施形態における不揮発性メモリ・セルの領域サイズ６０は、０．４４μｍ２である。
【００７３】
第２の実施形態におけるフラッシュ・セルのセル幅は、第１の実施形態と同じ制御ゲート／フローティング・ゲート・スタックのサイズ（およびドレインの半幅とアクセス・トランジスタの半幅）を使用して、たった０．５５μｍである。この不揮発性メモリ・セルの領域サイズは、０．３１μｍ２である。
【００７４】
それぞれ第１、第２実施形態による２Ｔ不揮発性メモリ・セルのレイアウトを使用することによって、図１に示すような従来技術の２Ｔ不揮発性メモリ・セルと比較して、ほぼ３０％および５０％のサイズ削減を得ることができる。
【００７５】
前述の各サイズは、単に本発明による不揮発性メモリ・セルを使用して得ることができるサイズ削減を説明するために使用されていることを理解すべきである。
【図面の簡単な説明】
【図１】
従来技術で知られる２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図２】
本発明の第１の実施形態による幾つかの２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図３】
本発明の第１の実施形態による複数の２Ｔ不揮発性メモリ・セルを含むアレイの上面図を模式的に示す図である。
【図４ａ】
本発明の第１の実施形態による制御ゲート・ラインに沿った概略断面を示す図である。
【図４ｂ】
ビット・ラインが形成されるラインに沿った不揮発性メモリ・セルの概略断面を示す図である。
【図４ｃ】
本発明の第１の実施形態による分離ゲート・ラインに沿った概略断面を示す図である。
【図４ｄ】
本発明の第１の実施形態によるアクセス・ゲート・ラインに沿った概略断面を示す図である。
【図５】
本発明の第２の実施形態による幾つかの２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図６】
本発明の第２の実施形態による複数の２Ｔ不揮発性メモリ・セルを含むアレイの上面図を模式的に示す図である。
【図７】
第１の実施形態による２Ｔ不揮発性メモリ・セルの構成の電気回路図である。
【図８】
第２の実施形態による２Ｔ不揮発性メモリ・セルの構成の電気回路図である。
本発明は、請求項１の前提部による、少なくとも１ビットを記憶するための不揮発性メモリ・セルを含む半導体装置に関する。
【０００２】
このような不揮発性メモリ・セルは、従来技術から複数の変種でよく知られている。図１は、例示的な従来技術のプレーナ型２Ｔ（２トランジスタ）不揮発性メモリ・セルの断面を模式的に示している。
【０００３】
フラッシュ・セルとしても知られている図示の２Ｔ不揮発性メモリ・セル１は、プレーナ型であって２個の個別トランジスタ、すなわちフローティング・ゲート・トランジスタＦＴとアクセス・トランジスタＡＴとを含んでいる。ｐ型基板２上に、ｎ型ドレイン領域３、ｎ型ソース領域４およびｎ型ドープ領域５が形成される。表面には、ドレイン領域３とドープ領域５との間の、薄膜ゲート酸化物７上にフローティング・ゲート６が形成される。フローティング・ゲート６の上に、制御ゲート８が形成される。この制御ゲート８は、分離層１４たとえば酸化物層または酸化窒化酸化物層によって分離されている。フローティング・ゲート６および制御ゲート８のスタックの側面には、絶縁性のサイド・スペーサ９が形成される。このスタックに隣接するドープ領域５とソース領域４との間の、基板２の表面上の薄膜ゲート酸化物７上にアクセス・ゲート１０が形成される。ここに示すように、このアクセス・トランジスタは、フローティング・ゲート６、分離層１４および制御ゲート８を含むスタックと同様のスタックを含むこともできるが、アクセス・ゲートはまた、単に単一層からなる構造を含むこともある。またアクセス・ゲート１０の側壁は、絶縁スペーサ１１によってカバーされる。ドレイン領域３およびソース領域４は、それぞれのドレイン・コンタクト１２とソース・コンタクト１３とによって、それぞれドレイン・ラインとソース・ラインとに接続される。
【０００４】
上述のようにプレーナ構造として構成された、このような従来技術の２Ｔ不揮発性メモリ・セル・タイプでは、セレクト・ゲートは、通常、フローティング・ゲート上に配置された制御ゲートに隣接して配置される。このプレーナ構成は、このタイプの不揮発性メモリ・セルが半導体表面上で比較的大きな面積を占めるという欠点を持っている。これらのプレーナ２Ｔセルのセル・サイズが小型化できるように、プロセス技術の進歩は、より小さな機能要素サイズを有する構造体の製造を可能にする。しかしながら、この小型化は、多くの構造上の制約によって、たとえば最小コンタクトサイズ、最小スペーサ厚などによって制限される。図１に示すような構造の縮小は、その設計によって制限される。すなわち、その構造内のある一定のサイズは維持されなくてはならない。０．１８μｍデザインルールを使用すると、このようなメモリ・セルは、典型的には０．６から０．８μｍ２のサイズを持つであろう。
【０００５】
米国特許第５，３８６，１３２号は、図９Ａ，９Ｂのフラッシュ・メモリ・セルの、よりコンパクトな構成を開示している。この不揮発性メモリ・セルは、半導体基板上の２トランジスタ（２Ｔ）縦型スプリット・チャネルＥＥＰＲＯＭとして構成されており、ソース領域、ドレイン領域、制御ゲート、フローティング・ゲートおよびセレクト・ゲートを含んでおり、この制御ゲートは、トレンチ内にピラーとして構成される。フローティング・ゲートは、このピラー状の制御ゲートを囲むチューブとして配置される。セレクト・ゲートは、制御ゲートの上部領域に制御ゲートを囲む環状構造として配置される。ドレイン領域もまた、セレクト・ゲートの真下で制御ゲートを囲む環状構造として構成される。ソース・ゲートは、制御ゲート・ピラーの下方に配置される。
【０００６】
米国特許第５，３８６，１３２号の不揮発性メモリ・セルは、好都合なことに、基板上で必要とされる面積を削減して、ＥＥＰＲＯＭおよびＦＬＡＳＨメモリ装置の更なる小型化および／または高密度化を可能にしている。
【０００７】
しかしながら、米国特許第５，３８６，１３２号に開示された、このような不揮発性メモリ・セルの製造は、二重の環状トレンチ構造を適用しているために非常に複雑である。特に薄膜酸化物によるそれぞれのゲートの分離が困難であり、不都合なことに不揮発性メモリ・セルのプロセス歩留まりと信頼度とを低下させる可能性がある。
【０００８】
さらに米国特許第５，３８６，１３２号の不揮発性メモリ・セルでは、セレクト・ゲートと制御ゲートとが相互接続されている。このようなメモリ・セルのプログラミング・ステップ（書込みおよび消去）と読み取りステップのときに、セレクト・ゲートと制御ゲートの両者は同じ電位を持つ。それぞれのゲート電位の個別制御は、不可能である。
【０００９】
本発明の目的は、従来技術で知られたプレーナ型２Ｔ（２トランジスタ）不揮発性メモリ・セルよりもコンパクトであって、少なくとも１ビットを記憶する２Ｔ不揮発性メモリ・セルを含む半導体装置を提供することである。本発明は、第１のドーパント・タイプを有する半導体基板内に、第１のドレイン領域、第１のフローティング・ゲート、第１の制御ゲート、第１の薄膜ゲート分離層および絶縁層を含む、１ビットを記憶するための第１の不揮発性メモリ・セルを含む半導体装置であって、前記絶縁層は前記第１のフローティング・ゲートの上に配置され、前記第１の制御ゲートは前記絶縁層の上に配置され、前記第１のフローティング・ゲートは前記第１の薄膜ゲート分離層の上に配置され、前記装置は前記第１の不揮発性メモリ・セルへのアクセスを制御するための第１のアクセス・トランジスタをさらに含んでおり、また前記第１の不揮発性メモリ・セルは第２のドーパント・タイプを有する前記基板内に第１のソース領域と埋め込み層とを含んでおり、前記第１のアクセス・トランジスタは前記基板上の第１のトレンチ内に形成され、前記第１のトレンチは実質的に前記第１のソース領域から前記基板の表面に延びており、前記第１のトレンチは前記第１のフローティング・ゲートに隣接して前記基板の表面に平行な第１の方向に向いていることを特徴とする半導体装置に関する。
【００１０】
従来技術の不揮発性メモリ・セルと比較して、本発明は、より小さなセル・サイズを有する不揮発性メモリ・セルを提供する。
【００１１】
さらに第１の実施形態で、本発明は、前記半導体基板内に、第２のドレイン領域、第２のフローティング・ゲート、第２の制御ゲート、第２の薄膜ゲート分離層および第２の絶縁層を含む、１ビットを記憶するための第２の不揮発性メモリ・セルを含む半導体装置であって、前記第２の絶縁層は前記第２のフローティング・ゲートの上に配置され、前記第２の制御ゲートは前記第２の絶縁層の上に配置され、前記第２のフローティング・ゲートは前記第２の薄膜ゲート分離層の上に配置され、前記埋め込み層は第２のソース領域を包含したものであり、前記半導体装置は前記第２の不揮発性メモリ・セルへのアクセスを制御するための第２のアクセス・トランジスタをさらに含んでおり、前記第２の不揮発性メモリ・セルは第２の方向において前記第１の不揮発性メモリ・セルに隣接しており、前記第２の方向は前記基板の表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタは前記基板上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域から前記基板の表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲートに隣接して前記第２の方向を向いており、
また前記第１の不揮発性メモリ・セルにおける前記第１のアクセス・トランジスタは、ダミー・フローティング・ゲート、ダミー絶縁層およびダミー制御ゲートを含む分離ゲートによって前記第２の不揮発性メモリ・セルにおける前記第２のアクセス・トランジスタから分離されており、前記ダミー絶縁層は前記ダミー・フローティング・ゲートの上に配置され、前記ダミー制御ゲートは前記ダミー絶縁層の上に配置されていることを特徴とする、上述のような半導体装置に関する。二つの不揮発性メモリ・セルのこの構成は、二つの個別の不揮発性メモリ・セルに必要とされる面積よりも小さい総面積となるという結果をもたらす。
【００１２】
さらに、２Ｔ不揮発性メモリ・セルに関する更なる小型化は、隣接する２個の２Ｔ不揮発性メモリ・セルのセレクト・ゲートを単一のセレクト・ゲートに結合することによって達成される。第２の実施形態で、本発明は、前記半導体基板内に、第２のドレイン領域、第２のフローティング・ゲート、第２の制御ゲート、前記第２の薄膜ゲート分離層および第２の絶縁層を含む、１ビットを記憶するための第２の不揮発性メモリ・セルを含む半導体装置であって、前記第２の絶縁層は前記第２のフローティング・ゲートの上に配置され、前記第２の制御ゲートは前記第２の絶縁層の上に配置され、前記第２のフローティング・ゲートは前記第２の薄膜ゲート分離層の上に配置され、前記埋め込み層は第２のソース領域を包含しており、前記装置は前記第２の不揮発性メモリ・セルへのアクセスを制御するための第２のアクセス・トランジスタをさらに含んでおり、前記第２の不揮発性メモリ・セルは第２の方向において前記第１の不揮発性メモリ・セルに隣接しており、前記第２の方向は前記基板の表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタは前記基板上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域から前記基板の表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲートに隣接して前記第２の方向を向いており、また前記第１の不揮発性メモリ・セルにおける前記第１のアクセス・トランジスタは前記第２の不揮発性メモリ・セルにおける前記第２のアクセス・トランジスタと一致していることを特徴とする、上述のような半導体装置に関する。
【００１３】
本発明はまた、前記複数の不揮発性メモリ・セルが前記第１の方向と前記第２の方向とに配列されることを特徴とする、前述のような複数の不揮発性メモリ・セルを含む不揮発性メモリ・セル・マトリックスに関する。
【００１４】
さらに本発明はまた、前述のような不揮発性メモリ・セル・マトリックスを含むことを特徴とする半導体装置に関する。
【００１５】
また、本発明は、第１のドーパント・タイプを有する半導体基板内に、第１のドレイン領域、第１のフローティング・ゲート、第１の制御ゲート、第２のドーパントと第１のソース領域とを包含する埋め込み層、第１の薄膜ゲート分離層および絶縁層を含む、１ビットを記憶するための第１の不揮発性メモリ・セルを含む半導体装置を製造する方法であって、前記絶縁層は前記第１のフローティング・ゲートの上に配置され、前記第１の制御ゲートは前記絶縁層の上に配置され、前記第１のフローティング・ゲートは前記第１の薄膜ゲート分離層の上に配置され、前記構成は第１のアクセス・トランジスタをさらに含んだものであり、
前記方法は、前記基板内に前記埋め込み層をイオン注入によって形成するステップと、
第１の方向に延びる分離ラインを形成することによって前記不揮発性メモリ・セルの活性領域を分離するステップと、
前記基板の表面上に前記第１の薄膜ゲート分離層を形成するステップと、
前記第１の薄膜ゲート分離層の上に前記第１のフローティング・ゲートと前記制御ゲートと前記絶縁層とを含むスタックト・ゲート構造を形成するステップと、
前記基板内に実質的に前記基板表面から前記埋め込み層までのトレンチをエッチングするステップ、このトレンチ壁に第２の薄膜酸化物を形成するステップ、このスタックト・ゲート構造に隣接する前記トレンチ内にドープされた多結晶シリコンを堆積するステップ、を含む、前記第１のアクセス・トランジスタを形成するステップと、
前記不揮発性メモリ・セルにパッシベーション（最終保護層成膜）と電極配線とを施すステップと、
を含むことを特徴とする、半導体装置を製造する方法に関する。
【００１６】
さらに、第２の実施形態に開示された２Ｔ不揮発性メモリ・セルのプログラミングと読み取りは、どの２Ｔ不揮発性メモリ・セルが実際にプログラムされているかを検出する検出方法を必要とする。したがって、本発明はまた、第２の実施形態による不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法であって、ビットを読み取る前記方法は、前記第１、第２の不揮発性メモリ・セルのソース・ドレイン電流を測定するステップを含んでおり、前記ソース・ドレイン電流を測定する前記ステップは第１の電圧パルスを前記第１の制御ゲートに印加することと第２の電圧パルスを前記第２の制御ゲートに印加することとを含んでおり、前記第１の不揮発性メモリ・セルと前記第２の不揮発性メモリ・セルがそれぞれプログラムされているかどうかを前記第１、第２の電圧パルスの印加後のソース・ドレイン電流の変化が決定することを特徴とする、不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法に関する。
【００１７】
以下、本発明につき図面を参照して説明するが、これらの図面は単に例示目的を意図したものであって、請求項に記載された保護の範囲を限定するものではない。
【００１８】
前述のように単一トランジスタ不揮発性メモリ・セルと比較して、２トランジスタ不揮発性メモリ・セルは、過剰消去と過剰プログラミングとに高度に鈍感なメモリ・セルを提供する。本技術に精通する人々に知られているように、このようなセルの読み取りは、低い制御ゲート電位ですでに実施可能である。しかしながら、２Ｔ不揮発性メモリ・セルの領域サイズは、単一トランジスタ不揮発性メモリ・セルのサイズよりはるかに大きい。
【００１９】
前述のように、図１は、従来技術で知られたプレーナ型２Ｔ不揮発性メモリ・セルの断面を模式的に示す。
【００２０】
本発明の第１の実施形態では、２Ｔ不揮発性メモリ・セルの更なるサイズ削減は、図１に示すような水平アクセス・ゲートを垂直アクセス・ゲートで置き換えることによって達成される。
【００２１】
図２は、本発明の第１の実施形態による幾つかの２Ｔ不揮発性メモリ・セル２０、２０’、２０”の断面を模式的に示している。基板２１は、ｐ型層２３によって覆われた埋め込みｎ型ドープ層２２を含んでいる。このｐ型層２３には、ｎ型ドレイン領域２４、２４’とｎ型ドープ領域２５、２５’とが存在する。埋め込みｎ型ドープ層２２にはソース領域２６、２６’が画定されている。基板２１の表面上では、薄膜ゲート酸化物２７の上で、２Ｔ不揮発性メモリ・セル２０は、フローティング・ゲート２９と制御ゲート３０とサイド・スペーサ３１とからなり、フローティング・ゲート・トランジスタとして働くスタック構造２８を含んでいる。制御ゲート３０は、絶縁層３２、好ましくはＯＮＯ（酸化窒化酸化物）層によってフローティング・ゲート２９から分離される。制御ゲート３０の最上部は、酸化物層３３によって覆われている。スタック構造２８に隣接してアクセス・トランジスタ３４が設けられている。このアクセス・トランジスタ３４は、基板表面から埋め込みｎ型ドープ層２２内のソース領域２６に延びている。アクセス・トランジスタ３４は、トレンチ内に形成され、このトレンチ本体をソース領域２６から絶縁するトレンチ壁３５によって輪郭形成されている。トレンチ壁３５は、薄い酸化膜から構成されることが好ましい。
【００２２】
スタック構造２８の反対側では、ビット・ライン・コンタクト３６がドレイン領域２４に接続している。第１の実施形態では、共通ソース構成が使用されている。不揮発性メモリ・セル２０と隣接セル２０’との間の分離帯として、分離ゲート３８がアクセス・トランジスタ３４とセル２０’のアクセス・トランジスタ３４’との間に配置されている。この分離ゲート３８は、スタックト・ゲート２８と同じであって、絶縁層３２’”に覆われたダミー・フローティング・ゲート２９’”と絶縁層３２’”の上の制御ゲート３０’”とスタック３８の側壁を覆うサイド・スペーサ３１’”とからなる。ダミー制御ゲート３０’”は、分離層３３’”によって覆われている。
【００２３】
不揮発性メモリ・セル２０’は、アクセス・トランジスタ３４’と薄膜ゲート酸化物２７上のフローティング・ゲート２９’とフローティング・ゲート２９’上に設けられた制御ゲート３０’とビット・ライン・コンタクト３６’とドレイン領域２４’とを含んでいる。制御ゲート３０’とフローティング・ゲート２９’との間に、絶縁層３２’が設けられている。不揮発性メモリ・セル２０’の側壁は、サイド・スペーサ３１によって覆われる。制御ゲート３０’の上に、酸化物層３３’が存在する。
【００２４】
スタック構造２８’に隣接して、アクセス・トランジスタ３４’が設けられている。このアクセス・トランジスタ３４’は、基板表面から埋め込みｎ型ドープ層２２内のソース領域２６’にまで延びている。アクセス・トランジスタ３４’は、このアクセス・ゲート３４’をもソース領域２６’から絶縁しているトレンチ壁３５によって輪郭形成されたトレンチ内に形成される。トレンチ壁３５は、薄い酸化膜から構成されることが好ましい。
【００２５】
不揮発性メモリ・セル２０”は、ドレイン領域２４とビット・ライン・コンタクト３６とによってセル２０から分離されている。再び、このセル２０”は、そのアクセス・トランジスタ４４のみが示されている更なる不揮発性メモリ・セルから分離ゲート３８”によって分離されている。
【００２６】
分離層４５は、スタックト・ゲート構造２８，２８’，３８を覆って２Ｔ不揮発性目メモリ・セル２０，２０’，２０”を電気的に絶縁している。
【００２７】
図２に示すように、不揮発性メモリ・セルのアレイは、２個のセルを中間のビット・ライン・コンタクトに交互に接続し、２個のセルのアクセス・トランジスタを分離ゲートによって分離することによって形成できる。
【００２８】
第１の実施形態による、隣接する２個の不揮発性メモリ・セルを含む電気回路を、図７を参照して説明する。
【００２９】
図３は、本発明の第１の実施形態による複数の２Ｔ不揮発性メモリ・セルからなるアレイの上面図を模式的に示す。図２と比較すると、分かり易くするために図示の要素の間に幾らかのスペースを入れている。
【００３０】
このアレイでは、本発明の第１の実施形態による４個の不揮発性メモリ・セルが示されている。このような不揮発性メモリ・セル１個の領域サイズ６０は、図３の破線によって示されている。
【００３１】
ランダムアクセス機能を有するメモリ・アレイを得るために、第１の実施形態による構成では、各々がビット・ライン・コンタクト３６を介してドレイン領域２４に接続しているビット・ライン６２は、第２の方向に垂直な第１の方向に走っており、それぞれアクセス・トランジスタ・ライン３４，３４’を形成するようにアクセス・トランジスタ３４，３４’が延びている。制御ゲート３０，３０’は、制御ゲート・ライン３０，３０’を形成するように延びており、アクセス・トランジスタ３４，３４’と平行に走っている。分離ゲート３８，３８”は、アクセス・トランジスタ・ライン３４、制御ゲート・ライン３０と同じ方向に走る分離ゲート・ラインを形成するように延びている。
【００３２】
このメモリ・アレイ内の不揮発性メモリ・セルは、ｎ型領域２２内に共通ソースを備えて構成されている。
【００３３】
アクセス・トランジスタ・ライン３４は、各々が埋め込みｎ型ドープ層２２内の共通ソースに接続されたトレンチに配置されたトレンチ・ラインとして構成されている。
【００３４】
制御ゲート・ライン３０は、アクセス・トランジスタ・ライン３４と平行に走っている。個別セルを画定するために、ｐ型層２３の不揮発性メモリ・セル間にＬＯＣＯＳ分離またはＳＴＩが配置されている。さらに、２本の分離ラインＳＴＩ間には、非晶質または多結晶のＳｉからなるフローティング・ゲート２９，２９’だけが画定されている。このようにしてこの第１実施形態による不揮発性メモリ・セル内に１ビットを格納するための領域は、フローティング・ゲート２９，２９’によって占められる領域に限定される。
【００３５】
さらに詳細にメモリ・アレイ構成を説明するために、図３に示す構成にしたがって制御ゲート・ライン３０に沿った断面ＩＶａ、発生期の不揮発性メモリ・セルに沿ったＩＶｂ、分離ゲート・ライン３８に沿ったＩＶｃ、アクセス・トランジスタ・ライン３４に沿ったＩＶｄがそれぞれ図４ａ，４ｂ，４ｃ，４ｄに示されている。
【００３６】
図４ａは、制御ゲート・ライン３０に沿った概略断面ＩＶａを示し、これは分離注入ＳＴＩによる不揮発性メモリ・セルの分離と絶縁層３２による制御ゲート（材料）３０からのそれぞれのフローティング・ゲート２９の分離とを明確に示している。薄膜ゲート酸化物２７は、ｐ型層２３と分離ラインＳＴＩとからフローティング・ゲート２９を分離している。
【００３７】
図４ｂは、ビット・ラインが形成されるラインに沿った不揮発性メモリ・セルの概略断面ＩＶｂを示す。この断面ＩＶｂでは、各々が絶縁層３２に包まれ、制御ゲート３０と保護層３３とに覆われたフローティング・ゲート２９からなる多数のピラーが示されている。ピラーＡ”は、この断面図と垂直である図４ａの断面ＩＶａで示されている。ピラーＣ”は、この断面図と垂直である図４ｃの断面ＩＶｃで示されている。トレンチ内に形成されたアクセス・トランジスタ・ライン３４は、Ｄ”によって示されており、図４ｄの断面ＩＶｄ（この断面図とも垂直である）で示されている。図示のピラーは、薄膜ゲート酸化物２７によってｐ型層２３から分離されている。アクセス・トランジスタ３４は、ｐ型層２３内のトレンチ内に配置される。トレンチ壁は、薄膜酸化物３５によって覆われている。アクセス・トランジスタ３４の下方には、局所注入箇所２６が埋め込みｎ型層２２内に配置されている。
【００３８】
図４ｃは、図２と比較して、分離ゲート・ライン３８に沿った概略断面ＩＶｃを示す。この分離ゲート・ラインは、各層のスタック、すなわちｐ型層２３上の薄膜ゲート酸化物２７、フローティング・ゲート２９、絶縁層３２、制御ゲート３０および酸化物層３３のスタックからなる。
【００３９】
最後に、図４ｄは、ｐ型層２３内のトレンチ内のアクセス・トランジスタ３４に沿った概略断面ＩＶｄを示し、このゲート・ラインは、下から上に見て埋め込み層２２、ソース層２６、薄膜酸化物３５およびアクセス・トランジスタ材料、たとえばポリシリコンを含む。
【００４０】
図４ａ，４ｂ，４ｃ，４ｄには、局所的相互接続および電極配線のレベルは示されていない。図３で、ビット・ライン電極配線は、ＩＶｂで示される方向と平行に走っている。
【００４１】
以下に、図２，３，４ａ，４ｂ，４ｃ，４ｄに示す実施形態のフラッシュ・セルを製造する例示的方法が説明される。
【００４２】
イオン注入プロセスによって、ｐ型基板２１内に埋め込みｎ型ドープ層２２（埋め込みｎウェル）が形成される。続いて、ｐ型層２３に形成すべき２Ｔ不揮発性メモリ・セルの水平、垂直両部分の特性を定義するために必要なドーパント・プロファイルが与えられる。隣接セルの活性領域は、ＬＯＣＯＳまたはＳＴＩ技術によって形成される酸化物（ＳｉＯ２）分離ライン（図２に図示せず）によって第１の方向に分離される。
【００４３】
薄膜ゲート酸化物２７の上にスタックト・ゲート構造が形成され、これが第１の方向に垂直な第２の方向に各不揮発性メモリ・セルを限定する。薄膜ゲート酸化物２７の厚さは、典型的には５から１０ｎｍである。ポリシリコンの第１の層は、１０ないし２００ｎｍの厚さに堆積される。この層は、原位置であるいは後のイオン注入ステップによってドープされる。この第１のポリシリコン層には、トレンチがエッチングされてフローティング・ゲートを形成する。これらのトレンチの各々は、酸化物分離ラインＳＴＩに平行である。各トレンチは、酸化物分離ラインＳＴＩの一つの上に配置される。次に、絶縁層３２、たとえばＯＮＯ（酸化窒化酸化物）層が典型的には１５ｎｍの厚さに堆積される。
【００４４】
それから、第２のポリシリコン層が１００ないし３００ｎｍの厚さに堆積されて制御ゲートを形成する。この層は、原位置でまたは後のイオン注入ステップによってドープされる。最後に、酸化物または窒化物の保護層３３が堆積される。
【００４５】
次のステップでは、スタックされた層がエッチングされて酸化物分離ラインＳＴＩに垂直に向けられた複数のラインを画定する。これらのラインは、後に制御ゲート・ライン３０になるであろう。本技術に精通する人々に知られているように、この仕方で、スタックされたゲート・フラッシュ・セルが形成される。同時に、同じ処理ステップで分離ゲート・ライン３８が製造される。
【００４６】
続いて、酸化ステップおよび／またはアニール・ステップが実施されて、次にソース２６とドレイン２４のドーパント・プロファイルが形成される。ソース２６のドーパント・プロファイルは、この実施形態では任意選択である。第２の酸化ステップおよび／またはアニール・ステップが行われることもある。
【００４７】
次のステップで、サイド・スペーサ３１が形成される。代替の実施形態では、サイド・スペーサ３１の形成は省略される。
【００４８】
次のステップで、ソース領域内にトレンチがエッチングされる。これらのトレンチは、埋め込みｎウェル層２２（または、の内）まで延びている。トレンチの壁は、酸化物層３５によって覆われる。続いて、ポリシリコンが各トレンチ内に堆積され、好ましくは原位置でドープされてアクセス・トランジスタ３４，３４’，３４”を形成する。トレンチの外側の過剰なポリシリコンは、除去される。
【００４９】
最後に、分離層４５が堆積されて、スタックト・ゲート構造２８，２８’，２８”をカバーする。続いて、ドレイン２４，２４’と埋め込みｎウェル層２２とアクセス・トランジスタ３４，３４’，３４”とにコンタクトが設けられ、次にＦＬＡＳＨセルと他の構造体との間の接続を行う電極配線ステップが実施される。
【００５０】
図５は、本発明の第２の実施形態による２Ｔ不揮発性メモリ・セル２００の断面を模式的に示す。
【００５１】
図５において図２と同じ参照番号を有する要素は、図２と同じ要素を指す。
【００５２】
スタックト・ゲート構造２８に隣接してアクセス・トランジスタ３４’が設けられ、これは基板表面から埋め込みｎ型ドープ層２２内のソース領域２６まで延びている。
【００５３】
この第２の実施形態ではまた、共通ソース構成が使用される。２Ｔ不揮発性メモリ・セル２００と、それに隣接する同様の２Ｔ不揮発性メモリ・セル２００’との間に、分離帯は設けられない。
【００５４】
また、セル２００，２００’は、ビット・ライン・コンタクト３６，３６’の上方に配置された同一ビット・ライン（図示せず）を共有する。セル２００，２００’の各々の読み取りを制御するために、図８を参照して更に詳細に説明する読み取り手順が実行される。
【００５５】
更なる隣接不揮発性メモリ・セル２００”は、ドレイン領域２４によってセル２００から分離されている。
【００５６】
図６は、本発明の第２の実施形態による複数の２Ｔ不揮発性メモリ・セルからなるアレイの上面図を模式的に示す。図５と比較して、分かり易くするために図示の要素の間に幾らかのスペースを入れている。
【００５７】
このメモリ・アレイでは、本発明の第２の実施形態による４個の不揮発性メモリ・セルが示されている。このような不揮発性メモリ・セル１個の領域サイズ８０は、図６の破線によって示されている。
【００５８】
ランダムアクセス機能を有するメモリ・アレイを得るために、第２の実施形態による構成では、ビット・ライン・コンタクト３６を介してドレイン領域２４に接続するためのビット・ライン８２は、アクセス・トランジスタ３４’のための第２の方向に垂直な第１の方向に走っている。制御ゲート３０を接続するための制御ゲート・ライン３０は、アクセス・トランジスタ・ライン３４’と平行に走っている。
【００５９】
このメモリ・アレイ内の不揮発性メモリ・セルは、ｎ型領域２２内に共通ソースを備えて構成されている。
【００６０】
アクセス・トランジスタ・ライン３４’は、埋め込みｎ型ドープ層２２内の共通ソースの上のトレンチに配置されたトレンチ・ラインとして構成されている。
【００６１】
制御ゲート・ライン３０は、アクセス・トランジスタ３４’と平行に走っている。個別セルを画定するために、ｐ型層２３における不揮発性メモリ・セル間にＬＯＣＯＳ分離またはＳＴＩ分離ラインが配置されている。さらに、２本の分離ラインＳＴＩ間には、非晶質または多結晶のＳｉからなるフローティング・ゲート２９だけが画定されている。このようにして、この第２実施形態による不揮発性メモリ・セル内に１ビットを格納するための領域は、フローティング・ゲート２９によって占められる領域に限定される。
【００６２】
図７は、第１の実施形態による２個の２Ｔ不揮発性メモリ・セルの電気回路図を示し、これら２個の２Ｔ不揮発性メモリ・セル２０，２０’は、分離ゲート３８によって分離されている。図７において図２で使われたものと同じ参照番号を有する要素は、図２と同じ要素を指す。
【００６３】
２Ｔ不揮発性メモリ・セル２０の回路では、制御ゲート３０の電位は、アクセス・トランジスタ３４の電位とは独立に制御できる。同様に、２Ｔ不揮発性メモリ・セル２０’では、制御ゲート４８の電位は、アクセス・トランジスタ３４’の電位とは独立に制御できる。
【００６４】
次いで、各２Ｔ不揮発性メモリ・セル２０、２０’のプログラミングは、当該技術分野において知られた方法で、ファウラー・ノルドハイム・トンネリング（ＦＮ）またはソース・サイド注入（ＳＳＩ）によって行うことができる。各セル２０，２０’の読み取りと消去は、当該技術分野において知られたメカニズムによって行うこともできる。
【００６５】
図８は、本発明の第２の実施形態による２Ｔ不揮発性メモリ・セル２００，２００’の電気回路図を示す。
【００６６】
この第２の実施形態では、これら２個の２Ｔ不揮発性メモリ・セル２００，２００’は、分離帯によって分離されていない。図８では図５で使われたものと同じ参照番号を有する要素は、図５で示されたものと同じ要素を指す。
【００６７】
２Ｔ不揮発性メモリ・セル２００の回路では、制御ゲート３０の電位は、アクセス・トランジスタ３４’の電位と独立に制御できる。同様に、２Ｔ不揮発性メモリ・セル２００’では、制御ゲートの電位は、アクセス・トランジスタ３４’の電位と独立に制御できる。
【００６８】
次いで、各２Ｔ不揮発性メモリ・セル２００，２００’のプログラミングは、当該技術分野において知られた方法で、ファウラー・ノルドハイム・トンネリング（ＦＮ）またはソース・サイド注入（ＳＳＩ）によって行うことができる。
【００６９】
これら２個の不揮発性メモリ・セル２００，２００’のうちの一つの選択的読み取りは、直ちに明らかではないかも知れない。アクセス・トランジスタ３４’に１．２Ｖの電位を設定し、ビット・ライン・コンタクト３６，３６’に０．５Ｖの電位を設定することによって、セル２００，２００’を読み取ることができる。もしセル２００，２００’のどちらもプログラムされていなければ（すなわち電荷を持っていなければ）、電流は存在しないであろう。しかしながら、一つまたは二つのセルがプログラムされていれば、回路に電流が流れるであろう。各セルの制御ゲートにパルス（１．２Ｖ）を順次に印加することに応じて、読出し電流を実質的に測定することによって、電流の変調は、どちらのセルがプログラムされた状態にあるかを明らかにする。もし、セルの制御ゲート上の正のパルスが測定された読出し電流に作用すれば、そのセルは非プログラム（消去された）状態にある。もし、例えば第１のセル２００上のパルスが読み出し電流に作用すれば、変調が見出されるであろうし、これはその第１のセルが非プログラム状態にあることを示す。もしそうでなければ、第１のセル２００と第２のセル２００’の両者ともプログラムされている可能性がある。第２のセル２００’上の第２のパルスが読み出し電流に作用する可能性があり、これは、その第２のセル２００’の状態を示す。これら二つのパルスに関する結果を比較することは、セル２００，２００’のどちらが実際にプログラムされた状態にあるかを示す。
【００７０】
プログラムされたセルでは、制御ゲート上のパルスは、このパルスがプログラミング電圧および／または消去電圧と比較して比較的低い電位を持つときに、このプログラムされたセルには実質的に作用しないということは注目される。
【００７１】
図１に示す従来技術のフラッシュ・セルと比較して、２Ｔ不揮発性メモリ・セルの領域サイズは、かなり削減できる。０．１８μｍデザインルールを使うと、図１に示す従来技術の２Ｔ不揮発性メモリ・セルでは、ソース・コンタクトとドレイン・コンタクトは、典型的には０．２４μｍ幅である。各々がサイド・スペーサ９，１１によって分離されたスタックト・ゲート６，７，８，９，１４とアクセス・トランジスタ１０は、それぞれ０．４８μｍの幅（ゲート：０．２４μｍ、スペーサ：０．０６μｍ）を占める。制御／フローティング・ゲートとアクセス・トランジスタのゲート・スペーサ間の０．１４μｍという格子間スペースを考慮すると、セルのトータル幅は１．１μｍである（ソースとドレインの半幅を取る）。０．５６μｍという各セルの長さを使用すれば、１セルの領域サイズは、０．６２μｍ２となる。
【００７２】
図２に示すような本発明の第１の実施形態では、セルの幅は、単に０．７８μｍである（ドレイン・コンタクト幅：０．２４μｍ、スペーサ：０．０６μｍ、アクセス・トランジスタ：０．１４μｍ、分離ゲート：０．２４μｍを使用し、ドレインおよび分離ゲートの半幅を取る）。０．１４μｍのアクセス・トランジスタ・トレンチ幅は、従来技術で知られた適当なプロセス技術を使用して得ることができる。０．５６μｍという等しいセル長では、本発明の第１の実施形態における不揮発性メモリ・セルの領域サイズ６０は、０．４４μｍ２である。
【００７３】
第２の実施形態におけるフラッシュ・セルのセル幅は、第１の実施形態と同じ制御ゲート／フローティング・ゲート・スタックのサイズ（およびドレインの半幅とアクセス・トランジスタの半幅）を使用して、たった０．５５μｍである。この不揮発性メモリ・セルの領域サイズは、０．３１μｍ２である。
【００７４】
それぞれ第１、第２実施形態による２Ｔ不揮発性メモリ・セルのレイアウトを使用することによって、図１に示すような従来技術の２Ｔ不揮発性メモリ・セルと比較して、ほぼ３０％および５０％のサイズ削減を得ることができる。
【００７５】
前述の各サイズは、単に本発明による不揮発性メモリ・セルを使用して得ることができるサイズ削減を説明するために使用されていることを理解すべきである。
【図面の簡単な説明】
【図１】
従来技術で知られる２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図２】
本発明の第１の実施形態による幾つかの２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図３】
本発明の第１の実施形態による複数の２Ｔ不揮発性メモリ・セルを含むアレイの上面図を模式的に示す図である。
【図４ａ】
本発明の第１の実施形態による制御ゲート・ラインに沿った概略断面を示す図である。
【図４ｂ】
ビット・ラインが形成されるラインに沿った不揮発性メモリ・セルの概略断面を示す図である。
【図４ｃ】
本発明の第１の実施形態による分離ゲート・ラインに沿った概略断面を示す図である。
【図４ｄ】
本発明の第１の実施形態によるアクセス・ゲート・ラインに沿った概略断面を示す図である。
【図５】
本発明の第２の実施形態による幾つかの２Ｔ不揮発性メモリ・セルの断面を模式的に示す図である。
【図６】
本発明の第２の実施形態による複数の２Ｔ不揮発性メモリ・セルを含むアレイの上面図を模式的に示す図である。
【図７】
第１の実施形態による２Ｔ不揮発性メモリ・セルの構成の電気回路図である。
【図８】
第２の実施形態による２Ｔ不揮発性メモリ・セルの構成の電気回路図である。
Claims (9)
- 第１のドーパント・タイプを有する半導体基板（２１）内に、第１のドレイン領域（２４）、第１のフローティング・ゲート（２９）、第１の制御ゲート（３０）、第１の薄膜ゲート分離層（２７）および絶縁層（３２）を含む、１ビットを記憶するための第１の不揮発性メモリ・セル（２０；２００）を含む半導体装置であって、前記絶縁層（３２）は前記第１のフローティング・ゲート（２０）の上に配置され、前記第１の制御ゲート（３０）は前記絶縁層（３２）の上に配置され、前記第１のフローティング・ゲート（２９）は前記第１の薄膜ゲート分離層（２７）の上に配置され、前記装置は前記第１の不揮発性メモリ・セル（２０；２００）へのアクセスを制御するための第１のアクセス・トランジスタ（３４）をさらに含んだものにおいて、
前記第１の不揮発性メモリ・セル（２０；２００）は、第２のドーパント・タイプを有する前記基板（２１）内に埋め込み層（２２）と第１のソース領域（２６）とを含んでおり、前記第１のアクセス・トランジスタ（３４）は前記基板（２１）上の第１のトレンチ内に形成され、前記第１のトレンチは実質的に前記第１のソース領域（２６）から前記基板の前記表面に延びており、前記第１のトレンチは前記第１のフローティング・ゲート（２９）に隣接していて前記基板（２１）の前記表面に平行な第１の方向に向いていることを特徴とする、半導体装置。 - 請求項１記載の半導体装置であって、前記半導体基板（２１）内に、第２のドレイン領域（２４’）、第２のフローティング・ゲート（２９’）、第２の制御ゲート（３０’）、第２の薄膜ゲート分離層（２７）および第２の絶縁層（３２’）を含む、１ビットを記憶するための第２の不揮発性メモリ・セル（２０’）を含む半導体装置であって、前記第２の絶縁層（３２’）は前記第２のフローティング・ゲート（２９’）の上に配置され、前記第２の制御ゲート（３０’）は前記第２の絶縁層（３２’）の上に配置され、前記第２のフローティング・ゲート（２９’）は前記第２の薄膜ゲート分離層（２７）の上に配置され、前記埋め込み層（２２）は第２のソース領域（２６’）を包含しており、前記装置は前記第２の不揮発性メモリ・セル（２０’）へのアクセスを制御するための第２のアクセス・トランジスタ（３４’）をさらに含んでおり、前記第２の不揮発性メモリ・セル（２０’）は第２の方向において前記第１の不揮発性メモリ・セル（２０）に隣接しており、前記第２の方向は前記基板（２１）の前記表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタ（３４’）は前記基板（２１）上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域（２６’）から前記基板の表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲート（２９’）に隣接して前記第２の方向を向いており、
また前記第１の不揮発性メモリ・セル（２０）の前記第１のアクセス・トランジスタ（３４）はダミー・フローティング・ゲート（２９’”）とダミー絶縁層（３２’”）とダミー制御ゲート（３０’”）とを含む分離ゲート（３８）によって前記第２の不揮発性メモリ・セル（２０’）の前記第２のアクセス・トランジスタ（３４’）から分離されており、前記ダミー絶縁層（３２’”）は前記ダミー・フローティング・ゲート（２９’”）の上に配置され、前記ダミー制御ゲートは前記ダミー絶縁層（３２’”）の上に配置されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置であり、前記半導体基板（２１）内に、第２のドレイン領域（２４’）、第２のフローティング・ゲート（２９’）、第２の制御ゲート（３０’）、前記第２の薄膜ゲート分離層（２７）および第２の絶縁層（３２’）を含む、１ビットを記憶するための第２の不揮発性メモリ・セル（２００’）を含む半導体装置であって、前記第２の絶縁層（３２’）は前記第２のフローティング・ゲート（２９’）の上に配置され、前記第２の制御ゲート（３０’）は前記第２の絶縁層（３２’）の上に配置され、前記第２のフローティング・ゲート（２９’）は前記第２の薄膜ゲート分離層（２７）の上に配置され、前記埋め込み層（２２）は第２のソース領域（２６’）を包含しており、前記装置は前記第２の不揮発性メモリ・セル（２００’）へのアクセスを制御するための第２のアクセス・トランジスタ（３４’）をさらに含んでおり、前記第２の不揮発性メモリ・セル（２００’）は第２の方向において前記第１の不揮発性メモリ・セル（２００）に隣接しており、前記第２の方向は前記基板（２１）の前記表面に平行で前記第１の方向に垂直であるものにおいて、
前記第２のアクセス・トランジスタ（３４’）は前記基板（２１）上の第２のトレンチ内に形成され、前記第２のトレンチは実質的に前記第２のソース領域（２６’）から前記基板の前記表面に延びており、前記第２のトレンチは前記第２のフローティング・ゲート（２９’）に隣接して前記第２の方向を向いており、
また前記第１の不揮発性メモリ・セル（２００）の前記第１のアクセス・トランジスタ（３４）は、前記第２の不揮発性メモリ・セル（２００’）の前記第２のアクセス・トランジスタ（３４’）と一致していることを特徴とする半導体装置。 - 請求項２または３に記載の複数の不揮発性メモリ・セル（２０，２０’；２００，２００’）を含む不揮発性メモリ・セル・マトリックスであって、
前記複数の不揮発性メモリ・セル（２０，２０’；２００，２００’）は、前記第１の方向と前記第２の方向とに配列されることを特徴とする、不揮発性メモリ・セル・マトリックス。 - 請求項２ないし４記載の半導体装置において、
前記複数の不揮発性メモリ・セル（２０，２０’；２００，２００’）は、一つの共通ソース構成に配列されることを特徴とする不揮発性メモリ・セル・マトリックス。 - 請求項４または５記載の不揮発性メモリ・セル・マトリックスにおいて、
不揮発性メモリ・セルの第１の行は、前記第１の方向に延びる分離ライン（ＳＴＩ）によって不揮発性メモリ・セルの第２の行から分離されることを特徴とする、不揮発性メモリ・セル・マトリックス。 - 請求項１から６の何れかに記載の不揮発性メモリ・セルを含むことを特徴とする、半導体装置。
- 第１のドーパント・タイプを有する半導体基板（２１）内に、第１のドレイン領域（２４）、第１のフローティング・ゲート（２９）、第１の制御ゲート（３０）、第２のドーパントおよび第１のソース領域（２６）を包含する埋め込み層（２２）、第１の薄膜ゲート分離層（２７）および絶縁層（３２）を含む、１ビットを記憶するための第１の不揮発性メモリ・セルを含む半導体装置を製造する方法であって、前記絶縁層（３２）は前記第１のフローティング・ゲート（２９）の上に配置され、前記第１の制御ゲート（３０）は前記絶縁層（３２）の上に配置され、前記第１のフローティング・ゲート（２９）は前記第１の薄膜ゲート分離層（２７）の上に配置され、前記構成は第１のアクセス・トランジスタ（３４）をさらに含んだ方法において、
前記基板（２１）内に前記埋め込み層をイオン注入によって形成するステップと、
第１の方向に延びる分離ライン（ＳＴＩ）を形成することによって前記不揮発性メモリ・セル（２０；２００）の活性領域を分離するステップと、
前記基板（２１）の前記表面上に前記第１の薄膜ゲート分離層（２７）を形成するステップと、
前記第１の薄膜ゲート分離層（２７）の上に前記第１のフローティング・ゲート（２９）と前記制御ゲート（３０）と前記絶縁層（３２）とを含むスタックト・ゲート構造（２９，３０，３２）を形成するステップと、
前記基板（２１）内に実質的に前記基板表面から前記埋め込み層（２２）までのトレンチをエッチングするステップ、このトレンチ壁に第２の薄膜酸化物（３５）を形成するステップ、および前記スタックト・ゲート構造（２９，３０，３２）に隣接する前記トレンチ内にドープされた多結晶シリコンを堆積するステップ、を含む、前記第１のアクセス・トランジスタ（３４）を形成するステップと、
前記不揮発性メモリ・セル（２０；２００）にパッシベーション（最終保護層成膜）と電極配線とを施すステップと、
を含むことを特徴とする、半導体装置を製造する方法。 - 請求項３に記載の不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法であって、ビットを読み取る前記方法は前記第１、第２の不揮発性メモリ・セル（２００；２００’）のソース・ドレイン電流を測定するステップを含んでおり、前記ソース・ドレイン電流を測定する前記ステップは第１の電圧パルスを前記第１の制御ゲート（３０）に印加することと第２の電圧パルスを前記第２の制御ゲート（３０’）に印加することとを含んでおり、前記第１の不揮発性メモリ・セル（２００）および前記第２の不揮発性メモリ・セル（２００’）がそれぞれプログラムされているかどうかを前記第１、第２の電圧パルスの印加後におけるソース・ドレイン電流の変化が決定することを特徴とする、不揮発性メモリ・セル・マトリックスに記憶されたビットを読み取る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01201434 | 2001-04-20 | ||
| PCT/IB2002/001353 WO2002086966A1 (en) | 2001-04-20 | 2002-04-16 | Two-transistor flash cell having vertical access transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004520716A true JP2004520716A (ja) | 2004-07-08 |
Family
ID=8180181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002584384A Pending JP2004520716A (ja) | 2001-04-20 | 2002-04-16 | 垂直アクセス・トランジスタを有する２トランジスタ・フラッシュ・セル |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6696724B2 (ja) |
| EP (1) | EP1384260A1 (ja) |
| JP (1) | JP2004520716A (ja) |
| KR (1) | KR20030011094A (ja) |
| TW (1) | TW546778B (ja) |
| WO (1) | WO2002086966A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536336A (ja) * | 2005-04-12 | 2008-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｓｏｃ用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスｓｏｎｏｓメモリ・セルの構造及びこれを製造する方法 |
| JP2009503856A (ja) * | 2005-07-25 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 溝に横方向第１ゲート及び縦方向第２ゲートを含むスプリットゲート記憶装置 |
| US8362545B2 (en) | 2007-11-08 | 2013-01-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of manufacturing the same |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424001B1 (en) * | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
| US6559491B2 (en) * | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
| US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| US7160577B2 (en) * | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| JP3967193B2 (ja) * | 2002-05-21 | 2007-08-29 | スパンション エルエルシー | 不揮発性半導体記憶装置及びその製造方法 |
| US6730959B1 (en) * | 2002-10-30 | 2004-05-04 | Powerchip Semiconductor Corp. | Structure of flash memory device and fabrication method thereof |
| US6888190B2 (en) * | 2002-10-31 | 2005-05-03 | Ememory Technology Inc. | EEPROM with source line voltage stabilization mechanism |
| US6894339B2 (en) * | 2003-01-02 | 2005-05-17 | Actrans System Inc. | Flash memory with trench select gate and fabrication process |
| US6962851B2 (en) * | 2003-03-19 | 2005-11-08 | Promos Technologies, Inc. | Nonvolatile memories and methods of fabrication |
| US7119393B1 (en) * | 2003-07-28 | 2006-10-10 | Actel Corporation | Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit |
| KR100562318B1 (ko) * | 2003-12-26 | 2006-03-22 | 동부아남반도체 주식회사 | 비휘발성 반도체 메모리 소자 및 그 제조 방법 |
| KR20050070861A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 소자의 더미층 및 그 제조방법 |
| US7148104B2 (en) * | 2004-03-10 | 2006-12-12 | Promos Technologies Inc. | Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures |
| KR100564629B1 (ko) * | 2004-07-06 | 2006-03-28 | 삼성전자주식회사 | 이이피롬 소자 및 그 제조 방법 |
| TWI257150B (en) * | 2005-02-03 | 2006-06-21 | Powerchip Semiconductor Corp | Non-volatile memory and fabricating method and operating method thereof |
| TWI246748B (en) * | 2005-02-03 | 2006-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and fabricating method and operating method thereof |
| US8148770B1 (en) * | 2005-06-24 | 2012-04-03 | Spansion Llc | Memory device with buried bit line structure |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP4241856B2 (ja) * | 2006-06-29 | 2009-03-18 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR20080069866A (ko) * | 2007-01-24 | 2008-07-29 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
| DE102007041206B4 (de) * | 2007-08-31 | 2015-12-17 | Advanced Micro Devices, Inc. | Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet |
| US8120095B2 (en) * | 2007-12-13 | 2012-02-21 | International Business Machines Corporation | High-density, trench-based non-volatile random access SONOS memory SOC applications |
| US8017997B2 (en) * | 2008-12-29 | 2011-09-13 | International Business Machines Corporation | Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via |
| EP2393115A1 (en) * | 2010-06-03 | 2011-12-07 | Nxp B.V. | Memory cell |
| US8999828B2 (en) * | 2011-08-03 | 2015-04-07 | Globalfoundries Singapore Pte. Ltd. | Method and device for a split-gate flash memory with an extended word gate below a channel region |
| US8951864B2 (en) * | 2012-02-13 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Split-gate device and method of fabricating the same |
| US9048137B2 (en) * | 2012-02-17 | 2015-06-02 | Flashsilicon Incorporation | Scalable gate logic non-volatile memory cells and arrays |
| FR2987697A1 (fr) * | 2012-03-05 | 2013-09-06 | St Microelectronics Rousset | Procede de fabrication d'une memoire non volatile |
| FR2987696B1 (fr) * | 2012-03-05 | 2014-11-21 | St Microelectronics Rousset | Procede de lecture ecriture de cellules memoire non volatiles |
| US8901634B2 (en) * | 2012-03-05 | 2014-12-02 | Stmicroelectronics (Rousset) Sas | Nonvolatile memory cells with a vertical selection gate of variable depth |
| US8940604B2 (en) | 2012-03-05 | 2015-01-27 | Stmicroelectronics (Rousset) Sas | Nonvolatile memory comprising mini wells at a floating potential |
| FR2996680A1 (fr) | 2012-10-10 | 2014-04-11 | St Microelectronics Rousset | Memoire non volatile comportant des transistors de selection verticaux |
| CN102945832B (zh) * | 2012-11-20 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| US8879323B2 (en) | 2012-11-21 | 2014-11-04 | Flashsilicon Incorporation | Interconnection matrix using semiconductor non-volatile memory |
| TWI479600B (zh) * | 2012-11-29 | 2015-04-01 | Winbond Electronics Corp | 半導體裝置之製造方法 |
| FR3000838B1 (fr) * | 2013-01-07 | 2015-01-02 | St Microelectronics Rousset | Procede de fabrication d’une memoire non volatile |
| US8988104B2 (en) | 2013-02-27 | 2015-03-24 | Flashsilicon Incorporation | Multiple-time configurable non-volatile look-up-table |
| FR3002811B1 (fr) | 2013-03-01 | 2016-05-27 | St Microelectronics Rousset | Circuit intégré protégé contre des courts-circuits causés par le siliciure. |
| US9691776B2 (en) | 2013-06-13 | 2017-06-27 | SK Hynix Inc. | Nonvolatile memory device |
| KR102109462B1 (ko) * | 2013-06-13 | 2020-05-12 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| FR3012672B1 (fr) | 2013-10-31 | 2017-04-14 | Stmicroelectronics Rousset | Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees |
| FR3012673B1 (fr) | 2013-10-31 | 2017-04-14 | St Microelectronics Rousset | Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire |
| FR3017746B1 (fr) | 2014-02-18 | 2016-05-27 | Stmicroelectronics Rousset | Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne |
| FR3021803B1 (fr) * | 2014-05-28 | 2017-10-13 | Stmicroelectronics Rousset | Cellules memoire jumelles accessibles individuellement en lecture |
| FR3021804B1 (fr) | 2014-05-28 | 2017-09-01 | Stmicroelectronics Rousset | Cellule memoire non volatile duale comprenant un transistor d'effacement |
| FR3025353B1 (fr) | 2014-09-03 | 2016-09-09 | Stmicroelectronics Rousset | Memoire non volatile composite a effacement par page ou par mot |
| EP3304556A4 (en) * | 2015-06-02 | 2019-01-16 | Intel Corporation | HIGH DENSITY MEMORY ARCHITECTURE USING REAR SIDE METAL LAYERS |
| US11778806B2 (en) * | 2021-07-29 | 2023-10-03 | Micron Technology, Inc. | Memory device having 2-transistor vertical memory cell and separate read and write gates |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4905062A (en) * | 1987-11-19 | 1990-02-27 | Texas Instruments Incorporated | Planar famos transistor with trench isolation |
| US5049515A (en) * | 1990-03-09 | 1991-09-17 | Intel Corporation, Inc. | Method of making a three-dimensional memory cell with integral select transistor |
| US5495441A (en) * | 1994-05-18 | 1996-02-27 | United Microelectronics Corporation | Split-gate flash memory cell |
| US5675161A (en) * | 1995-03-28 | 1997-10-07 | Thomas; Mammen | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications |
| US5598367A (en) * | 1995-06-07 | 1997-01-28 | International Business Machines Corporation | Trench EPROM |
| JP2000068484A (ja) * | 1998-08-19 | 2000-03-03 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法 |
-
2002
- 2002-01-15 TW TW091100472A patent/TW546778B/zh not_active IP Right Cessation
- 2002-04-16 JP JP2002584384A patent/JP2004520716A/ja active Pending
- 2002-04-16 EP EP02722600A patent/EP1384260A1/en not_active Withdrawn
- 2002-04-16 KR KR1020027017292A patent/KR20030011094A/ko active IP Right Grant
- 2002-04-16 WO PCT/IB2002/001353 patent/WO2002086966A1/en active Application Filing
- 2002-04-18 US US10/125,446 patent/US6696724B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536336A (ja) * | 2005-04-12 | 2008-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｓｏｃ用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスｓｏｎｏｓメモリ・セルの構造及びこれを製造する方法 |
| JP2009503856A (ja) * | 2005-07-25 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 溝に横方向第１ゲート及び縦方向第２ゲートを含むスプリットゲート記憶装置 |
| US8362545B2 (en) | 2007-11-08 | 2013-01-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW546778B (en) | 2003-08-11 |
| US6696724B2 (en) | 2004-02-24 |
| EP1384260A1 (en) | 2004-01-28 |
| KR20030011094A (ko) | 2003-02-06 |
| US20020153546A1 (en) | 2002-10-24 |
| WO2002086966A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696724B2 (en) | Two-transistor flash cell | |
| US11950422B2 (en) | Memory cells, memory arrays, and methods of forming memory arrays | |
| US10665603B2 (en) | Memory arrays, and methods of forming memory arrays | |
| US9362305B2 (en) | Vertically stacked nonvolatile NAND type flash memory device with U-shaped strings, method for operating the same, and method for fabricating the same | |
| JP3963664B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US8501609B2 (en) | Method for generating a three-dimensional NAND memory with mono-crystalline channels using sacrificial material | |
| US5173436A (en) | Method of manufacturing an EEPROM with trench-isolated bitlines | |
| US8599616B2 (en) | Three-dimensional NAND memory with stacked mono-crystalline channels | |
| US5284785A (en) | Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and methods for making and using the same | |
| US8654592B2 (en) | Memory devices with isolation structures | |
| US6501124B2 (en) | Non-volatile semiconductor memory device | |
| US8546217B2 (en) | Flash memory and method for forming the same | |
| JP3983105B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20050026366A1 (en) | Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates | |
| TWI242266B (en) | Method of making an EEPROM structure | |
| US20010015920A1 (en) | Flash eprom memory cell having increased capacitive coupling and method of manufacture thereof | |
| JPH11195718A (ja) | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 | |
| US5032533A (en) | Method of making a nonvolatile memory cell with field-plate switch | |
| US11011531B2 (en) | Replacement control gate methods and apparatuses | |
| US20070048881A1 (en) | Memory device transistors | |
| JPH06188430A (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP3899601B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7521321B2 (en) | Method of fabricating a non-volatile semiconductor memory device | |
| US20050026364A1 (en) | Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates | |
| JPH0799256A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090424 |