JP2004519684A - 電源試験インタフェースを備えた集積回路 - Google Patents

Abstract

集積回路アセンブリがキャリア及び半導体集積回路チップ（１０）を含んでいる。キャリア上の電流径路が電力をチップの電源結線に供給する。磁界センサが電流径路近傍のキャリア上に設けられており、電流径路を流れる電流によって発生される磁界を感知する。アセンブリは磁界センサに対する試験アクセス可能電子インタフェースを含んでおり、電流の存在を試験する。センサは、磁気抵抗物質の堆積と、物質のパターン化とによってキャリア上に一体形成されるのが好ましく、従って、電流径路近傍にセンサが設けられる。さらに、キャリアは接続線を伴う挿入物（１２）であり、挿入物がプリント回路板（１９）上にインタフェースを取り付ける前に、一つ又はそれ以上の集積回路チップでパックされるのが好ましい。

Description

【０００１】
（技術分野）
本発明は、キャリアに搭載された集積回路への結線の試験に関する。
【０００２】
（背景技術）
米国特許第５，９６３，０３８号から、チップの電源結線に電流が流れているかどうかを試験するために集積回路チップ内に磁界センサを設けることがが知られている。
【０００３】
最近の集積回路チップは、多数の電源結線を有している。近い将来、集積回路チップへの利用可能結線の３０％以上が電源結線を包含するであろうことが予想される。この大量の電源結線は、厳しい試験問題を引き起こす。それは、電源結線が外部及び内部チップに相互接続される傾向にあるからである。この結果、電源結線の不良は、チップ内部又はその他の個所の電源の相当な電圧降下として常に現れるわけではなく、従って、供給電圧の有無の検出が試験問題に対する解決策とはならない。さらに、一つ又はいくつかの電源結線が故障したときに、チップはほとんどの状況下でデータを通常処理するので、故障は常に機能試験（試験データが正確に処理されているかどうかをチェックする試験）に現れるわけではない。
【０００４】
これが電源結線を流れる電流を測定することによる試験を実行する技術の提案につながっている。一つの技術は、供給経路の抵抗における電圧降下を測定する。この種の測定用の回路は、このような抵抗が非常に小さくなければならないか、又は低下された供給電圧となるので、厳しい回路条件が課されることになる。
【０００５】
別の技術として、電源結線を流れる電流によって発生させられる磁界を検出するものがある。米国特許第５，３９９，９７５号は、この試験の目的で電源結線の近傍に保持されたプローブを使用することを教示している。しかし、この技術は扱いにくい。というのは、特殊なプローブを必要とし、かつ、これらのプローブの正確な位置決めを必要とするからである。さらに、電源への電流径路が外部からＩＣパッケージに個々にアクセスできないとき、例えばパッケージとプリント回路板との間のＩＣパッケージの下方にあるときには、この技術は機能しない。その上に結線が異なる電源結線間になされており、また同じ挿入回路上に他のチップが取り付けられることもある挿入回路と一緒にチップがパックされているときに、個々の電流径路へのアクセスに外部プローブを使用することも不可能である。
【０００６】
米国特許第５，９６３，０３８号は、種々の電源結線からの電流径路の近傍の集積回路チップ上に磁界センサを一体化することによってこの問題を解決している。センサをチップに挿入することにより、電流を検出できる位置にセンサを配置することが簡単になり、また各々特定電源結線のために多数のセンサを含ませることが経済的に容易になる。
【０００７】
これらのセンサは、例えばチップ上に堆積された磁気抵抗物質を使用したり、又はピックアップ・コイルとしてチップ上に導体トラックをパターン化することによって実行することができる。センサはオン−チップ試験回路に接続されて電流検出が実行され、電流検出の結果が試験出力部（例えば、走査チェーン・インタフェース）に報告される。
【０００８】
米国特許第５，９６３，０３８号は、個々の電源結線の動作を試験する問題を解決するが、説明されているセンサが常には実現できないということがわかっている。ピックアップ・コイルは、（半）導体基板（シリコン基板のような）上で満足のいく動作をしない。磁気抵抗物質は、集積回路チップの製造に使用された物質と常には適合しない。さらに、電源ネットワークが、集積回路チップの外部でキャリア上に設けられたときに、またこのネットワークが別の電源ルートを備えているときに、米国特許第５，９６３，０３８号のセンサはこのネットワーク内の電源ルート内の中断を検出するのには適していない。
【０００９】
（発明の概要）
特に、本発明の一つの目的は、集積回路チップの電源結線による電流径路を試験する別の方法、特に集積回路製造技術との対立の生じない試験方法を提供することである。
【００１０】
本発明の別の目的は、総ての集積回路チップがこの種の試験の装備を含んでいるわけではない集積回路チップのアセンブリの電源結線を介して試験電流径路を提供することである。
【００１１】
本発明のさらに別の目的は、集積回路チップのためのキャリア上の電源結線を介する試験電流径路を提供することである。
【００１２】
本発明は、
電源結線を備えた半導体集積回路チップと、
集積回路が固定されたキャリアと、
外部電源端子と、
キャリア上にあって外部電源端子と電源結線を接続する電流径路と、
キャリア上で電流径路の近傍であるが、集積回路チップの外部にあって、電流径路を通る電流によって発生される磁界を感知する磁界センサと、
電流の存在を試験するために、磁界センサに対する試験アクセス可能電子インタフェースと、
を備える集積回路アセンブリを提供する。
【００１３】
磁界センサをキャリア上に配置することにより、この種のセンサを集積チップ内に一体化する問題が解決される。さらに、これはキャリア上の個々の結線を試験することが可能である。
【００１４】
プリント回路板上のアセンブリが、磁界センサを一体化するための適切なキャリアであることがわかる前に、一つ又はそれ以上の集積回路チップ上の挿入物がパックされる。電源径路が挿入物上に通っているので、集積回路チップの電源結線へのこれらの電源径路は挿入物上のセンサに対して良好にアクセス可能できる。さらに、完成チップへ付属させることのみにおいて、挿入物が集積回路チップとは別個に製造されるので、その製造がチップの製造と両立しないことはない。
【００１５】
磁界センサはキャリア上に一体形成されるのが好ましく、即ち、センサはキャリア上にハンダ付けされた事前製造センサではなく、キャリア上で製造されるセンサである。製造のために開発された技術は、磁気記憶（例えば、米国特許第４，３２１，６４０号（出願人参照符号ＰＨＮ９１０７）、米国特許第４，６８６，４７２号（出願人参照符号ＰＨＮ１００１６）又は米国特許第４，０５２，７４８号（出願人参照符号ＰＨＮ７４６９）、及び、それらの中で引用されている引用文献を参照されたい。）に向けられており、多数の磁気センサを伴うキャリアの一体化製造に安価に且つ容易に適用できることがわかっている。特に、磁気抵抗の写真製版パターンが多数の磁気センサをキャリア上に実現するのに適している。しかし、ピックアップ・コイル又はホール効果センサのような他の種類の磁界センサもキャリア上に一体化することもできる。
【００１６】
好ましくは、個々のセンサは、一つ又はそれ以上の異なる電源電位（例えば、３．３Ｖと接地）、及び、一つ又はそれ以上の異なる集積回路チップのための同じ電源電位の複数の電源導電体を備えている。実施形態においては、センサとして使用された多数の磁気抵抗素子が電気的に直列接続されているので、その抵抗値は、共通電流源と、連続する磁気抵抗素子との間の共用タップ点を使用して決定することができる。
【００１７】
磁気センサを読み取る多数の有利な実施形態がある。第１実施形態において、センサの結果が集積回路チップ内に、又は、同じキャリア（好ましくは同じ挿入物）上に取り付けられた別の集積回路チップ内に読み取られ、そのセンサ内で処理され、そのチップの試験出力を介して出力される。従って、試験はチップ上の付加的な回路の少ないコストで一つのチップ（又は複数のチップ）及びキャリアのアセンブリ内で実質上処理することができる。第２実施形態において、挿入物は、好ましくは、走査チェーン・インタフェースを使用してチップの外部で試験結果を読み取り、出力するための回路を含んでいる。従って、付加的なアクセス・パッドは、チップ上に必要とされない。
【００１８】
センサは、挿入物上のアクセス・パッドに接続することができる。第３実施形態において、アクセス・パッドは、挿入物及びチップのアセンブリのカプセル体の外部からアクセス可能である。第４実施形態において、アクセス・パッドは、チップによって覆われた挿入物の領域の外部に延長している。試験後、アクセス・パッドは、カプセル体の内部から取り払われる、即ち、外部からアクセスできなくなる。従って、挿入物及びチップのアセンブリは、カプセル化前に試験することができる。
【００１９】
本発明のこれらの及び他の有利な態様を、後述の図面を参照してより詳細に説明する。
【００２０】
（実施形態の詳細な説明）
図１は、プリント回路板１９上の、集積回路チップ１０及び挿入物１２のアセンブリの側面（一定の拡大比で示していない）を示す。集積回路チップ１０は、ハンダ・バンプ１６ａ−ｃ（本発明から逸脱することなく、チップ１０と挿入物１２との間の他の接続、例えばワイヤ−ボンドがハンダ・バンプの代わりに使用できる）によって、挿入物１２中の導体（別々に示していない）に電気的に接続されている。通常、一つを超える集積回路チップ１０が挿入物１２に含まれるが、明瞭にする目的で、一つの集積回路チップ１０の場合のみを示している。アセンブリは、外部接続１８ａ−ｅ（例えばハンダ・バンプ。但し、他のタイプの接続も使用できる）に接続することによって、プリント回路板１９上に接続される。
【００２１】
挿入物１２は、導体（図示せず）及び金属化ホール（図示せず）を含んでおり、プリント回路板１９からの接続導体を集積回路チップ１０のパッドに接続している。これらの導体とホールは、集積回路チップ１０を挿入物上の他の集積回路チップ（図示せず）と相互接続することにも使用される。挿入物１２及びプリント回路板１９の両者は、集積回路のためのキャリア（直接的に又は間接的に）を形成する。
【００２２】
通常使用において、集積回路チップ１０及び挿入物１２のアセンブリ（集積回路板１９を除く）がカプセル体に収容され、実質的にアセンブリ１０、１２、１４の一部のみが露出され、プリント回路板が外部からアクセス可能になっている。
【００２３】
図２は、アセンブリの詳細な断面の側部を示す（一定の拡大比で示していない。異なる参照番号が図１及び２を比較して同様の部品のために使用されている）。側面図は、集積回路チップ２０、挿入物の基板２２、ハンダ・バンプ２４、基板２２上の導体２６、磁気抵抗物質片２８及び絶縁層２９を示している。ハンダ・バンプ２４は、集積回路チップ２０の電源パッド（図示せず）を導体２６に接続し、プリント回路板（図示せず）から電源パッドへの電源電流のための電流径路の一部を形成している。
【００２４】
挿入物は、基板２２、導体１６、絶縁層２９、及び、互いに固定された磁気抵抗物質２８を含んでいる。磁気抵抗物質は導体２６の一部を覆っているが、絶縁層によって、それから絶縁されている。導体２６は、例えば、銅、アルミニウム、金又は他の導体物質で作られる。磁気抵抗物質２８は、例えばニッケル−鉄（Ｎｉ−Ｆｅ）である。絶縁層は、例えば、４０ｎｍの石英層で作られる。
【００２５】
図３は、アセンブリ（一定の拡大比で示していない）の詳細な断面の上面図を示す。上面図は導体２６を示し、挿入物上のパッド３１で拡張されている。パッド上で、ハンダ・バンプ２４が示され、導体２６が集積回路チップ（図示せず）の電源結線への接続を示している。磁気抵抗物質２８が、例えば幅１μｍ及び長さ１０μｍの本質的に長尺領域にパターン化されており、測定ハンダ・バンプ３６、３８が接続された測定導体３５、３７に接続された側方フラップを伴っている（測定導体３５、３７と磁気抵抗物質２８との間に絶縁層２９はない）。
【００２６】
動作について説明すると、導体２６、３１がハンダ・バンプ２４を介して集積回路チップ２０に電源電流を供給する機能を果たす。この電流が磁界を生じさせ、磁力線が導体２６を旋回させ、これによって磁界が、磁気抵抗物質２８の最長の方向と本質的に直交して磁気抵抗物質２８上に当る。磁気抵抗物質２８と導体２６との間の距離は、物質２８における磁界が導体２６を流れる電流によってほとんど決定され、地磁気、他の導体等からの磁界によっては決定されない。磁気的抵抗物質２８は、磁気抵抗性抵抗器として機能する。磁界が磁気抵抗性抵抗器の抵抗値中の変化を生ぜしめ、これが測定ハンダ・バンプ３６、３８及び測定導体３５、３７によって測定される。
【００２７】
従って、導体中に付加的な抵抗を導入することなく、導体２６を流れる電流の有無が試験される。これは特に、挿入物上で電源導電体の動作性を試験するのに適している。センサは、試験下の導体に極めて近接して配置することができる。これは、地磁気、及び、アセンブリが使用されている装置の電源ユニット、拡声器等からの磁界のような漂遊磁界による外乱を実質的に除去する。
【００２８】
挿入物上にパターン化磁気抵抗物質を一体化する技術は、例えば磁気読取ヘッドを製造するための技術から知られている。簡単に述べると、ニッケル−鉄（Ｎｉ−Ｆｅ）のような磁気抵抗物質の層は、導体トラックのパターンを覆う絶縁層上に堆積される。感光層が磁気抵抗層上に堆積、露光、現像されて、これによって磁気抵抗層の位置感知エッチングを可能とする。
【００２９】
磁気抵抗物質の場合において、物質を流れる電流の方向は、磁界の方向と直交しているのが好ましい。従って、物質２８は、導体２６に沿って異なる位置で導体の電流供給端子上に堆積されるのが好ましい。磁気抵抗物質は、導体２６に流れる電流によって生成された磁界が相当弱まる領域に達するまでに延長していないことが好ましい。実際において、１：１０の幅／長さの比が磁気抵抗物質２８に対する満足できるものであることがわかっている。
【００３０】
測定ハンダ・バンプ３６、３８の位置は、重要でないことが理解できる。即ち、ハンダ・バンプは、物質２８からどの距離にでも配置できる。測定導体３５、３７によって相互結合された物質２８の多数の領域は、二つのハンダ・バンプ間に直列又は並列に接続される。
【００３１】
同様に、導体トラック２０に沿った物質２８の位置は重要ではない。なぜなら、電流は、もし存在するとすれば、トラックの長さに沿って流れるからである。しかし、他の電源導体との害のある短絡のために、物質２８は、電源結線ハンダ・バンプ２４近傍に配置され集積回路チップに接続されるのが好ましい。同様の物質２８が、プリント回路板に接続するためにハンダ・バンプのための近接接続部を備えているのが好ましい。
【００３２】
もちろん、本発明は、ニッケル−鉄（Ｎｉ−Ｆｅ）、又は、それどころか、測定電流と直交し磁気抵抗作用を生成する磁界を必要とする磁気抵抗物質に限定されるのもではない。抵抗性が磁界に依存する任意の物質２８を使用することができ、試験下にある導体トラック２６に関する方向に測定電流が流れ、導体トラック２６に流れる電流によって発生される磁界に依存して抵抗界が形成される。
【００３３】
さらに、磁気抵抗作用以外の作用も使用される。例えば、ホール効果が使用される。周知のように、ホール効果は、抵抗物質を流れる測定電流の第２方向と直交する第１方向におけるこの抵抗物質両端に電圧を生じさせるが、このとき磁界要素はこれら二つの方向に対して垂直に存在している。従って、導体２６と平行に配置された物質の長方形がこれを越えることなく、これに近くになるものが使用され（図３に示すように）、これによって磁界がピックアップされる。正反対の位置の側部対の一方においてこの物質が電流源に接続することができるのに対して、側部対の他方は電圧測定装置に接続され、磁界によってもたらされたホール電圧を検出する。別の方法として、ピックアップ・コイルが導体２６の次に使用される。
【００３４】
信号用の導体は、普通の境界走査技術を使用してこれらの導体上の信号を検出することによって試験されるのが好ましいが、ここで説明した磁気感知技術をこれらの導体に適用できることはもちろんである。
【００３５】
図４は、磁気抵抗電圧降下を試験するための挿入物４４及び集積回路チップ４６を含む回路の一部を示す。この回路は、挿入物４４を介して集積回路チップ４６の機能部４６９ａ−ｄに接続された第１電源（例えば、３．３Ｖ又はある他の供給電圧）のための外部電源結線４０を有している。別の電源結線４２（例えば「接地」）も挿入物４４を介して集積回路チップ４６に接続されている。実際、多数の他の電源線、データ線及び信号線も挿入物４４を介して集積回路チップ４６の機能部４６９ａ−ｄに接続されるが、これらの線は図を明瞭にする目的で省略している。さらに、第２電源結線４２は、実際には多数の点で集積回路チップ４６に接続されるが、明瞭にするために一つの結線のみを示している（好ましくは、これらの総ての結線への挿入物上の電源導体はここで説明したようにして磁気抵抗センサを使用して試験される。）
挿入物４４は、第１電源の結線４０と集積回路チップ４６の電源結線との間に導体４４０ａ−ｄを含んでいる。各導体４４０ａ−ｄは、集積回路チップ４６の電源結線のそれぞれに設けられている。挿入物４４は、導体４４０ａ−ｄのそれぞれを最長軸で渡るように配置されている磁気抵抗抵抗器４４４ａ−ｄを含んでいる。挿入物４４はまた、ダミー電源線４４２を含んでおり、この線は、集積回路チップ４６と、ダミー電源線４４２を渡る最長軸を有する磁気抵抗基準抵抗器４４６とには接続されていない。
【００３６】
磁気抵抗抵抗器４４４ａ−ｄは直列構成で接続され、これらは磁気抵抗基準抵抗器４４６を含んでいる。挿入物４４上の導体が抵抗器４４４ａ−ｄ、４４６を直列接続している。直列構成にある抵抗器４４４ａ−ｄ、４４６間の接続点が集積回路チップ４６に接続されている。
【００３７】
集積回路チップ４６は、機能回路４６９ａ−ｄを含んでいる。集積回路チップ４６の主機能である機能回路の機能は、本発明にとって重要ではない。これは、任意の所望の機能となり得る。機能回路４４ａ−ｄは種々の相互結線を有していてもよい（図示せず）。
【００３８】
集積回路チップ４６は電源レール４６１を含んでおり、これに総ての第１電源結線４４０ａ−ｄが接続されている（例えば、ハンダ・バンプを介して）。電源レールから機能回路４６９ａ−ｄが電力の供給を受ける。
【００３９】
さらに、集積回路チップ４６は電流源４６０、差動増幅器４６２ａ−ｄ、さらなる差動増幅器４６４、比較器回路４６６ａ−ｄ及び試験シフト・レジスタ４６８を含んでいる。
【００４０】
電流源４６０は、挿入物４６上の抵抗器４４４ａ−ｄ、４４６の直列構成に接続されており、これによって抵抗器４４４ａ−ｄ、４６に流れる測定電流が供給される。図４に示したように、直流構成４４４ａ、４４６が電流源４６０と第２電源結線４８との間に接続されているが、他の結線も第２電源結線４８の代わりに使用することができる。抵抗器４４４ａ−ｄ、４４６間の接続点が差動増幅器４６２ａ−ｄ、４６４の入力に接続され、抵抗器４４４ａ−ｄ、４４６の端子に接続されている各対をなす接続点が差動増幅器４６２ａ−ｄ、４６４の各々に接続される。磁気抵抗標準抵抗器４４６の端子がさらなる差動増幅器４６４の入力に接続される。各差動増幅器４６２ａ−ｄは比較器４６６ａ−ｄの各々の第１入力に接続された出力を有している。さらなる差動増幅器の出力が総ての比較器４６６ａ−ｄの第２入力に接続されている。比較器４６６ａ−ｄは試験シフト・レジスタ４６８の並列入力に接続された出力を有しており、また試験シフト・レジスタは回路の試験出力４６８に接続されている。
【００４１】
動作について説明すると、電源電流は通常、電源導体４４０ａ−ｄから電源レール４６１に流れる。この電源電流が電源導体４４０ａ−ｄの回りに磁界を生じさせる。次にこの磁界が抵抗器４４４ａ−ｄの抵抗値に影響を与える。
【００４２】
電流源４６０は、抵抗器４４４ａ−ｄに測定電流を供給する。この電流が抵抗器４４４ａ−ｄ両端の電圧降下をもたらす。この電圧降下は磁界によって左右され、従って、電源導体４４２ａ−ｄを流れる電源電流によって決まる。電圧降下が差動増幅器４６２ａ−ｄによって増幅され、これによってこの差動増幅器の出力における接地に対する電圧が抵抗器４４４ａ−ｄ両端の電圧降下の関数となる。
【００４３】
測定電流はまた磁気抵抗標準抵抗器４４６を流れる。この標準抵抗器４４６の抵抗値は実質的に磁界によって影響されない。これは電流がその関連するダミー電源線４４２を流れないからである。差動増幅器４６２ａ−ｄとさらなる差動増幅器は実質的に等しい増幅定数を有している。標準抵抗器４４６における電圧降下がさらなる差動増幅器４６４によって増幅され、またさらなる増幅器４６４の出力が比較回路４６６によって差動増幅器４６２ａ−ｄの出力と比較される。
【００４４】
比較回路４６６ａ−ｄは、電源導体４４０ａ−ｄにおける抵抗器４４４ａ−ｄのそれぞれによる電圧降下が基準抵抗器４４６における電圧降下による閾値よりも大きく異なるかどうかを示す出力２進信号を出力する。比較回路４６６ａ−ｄの出力は、シフト・レジスタ４６８にラッチされ、また試験相中試験信号導体４８を介してシフトされる。
【００４５】
集積回路チップ４６への供給経路内、又は集積回路チップ内の電源電流が遮断されたときに、これが供給経路に対応する抵抗器４４４ａ−ｄにおける異なる電圧降下として現われる。異なる電圧降下が比較器回路４６６ａ−ｄによって出力され、試験信号導体４８を介して回路から読み取られる。
【００４６】
図４は、本発明に基づく試験電源結線のための回路の一例のみを示すことが理解される。多数の別の実施形態も可能である。例えば、抵抗器４４４ａ−ｄ、４４６は直列の代わりに並列接続として設けることもでき、各々それ自体の電流源と増幅器４６２ａ−ｄとを備えることもできる。この場合において、電流源と対向して抵抗器４４４ａ−ｄ、４４６の端子が、共通結線を介して接続される（増幅器４６２ａ−ｄはこの場合省略され、電流源及び抵抗器間のノードの電圧が比較器回路４６６ａ−ｄに直接接続される。）。これは、集積回路チップ内の回路が簡単になるという利点があるが、並列構成は、少ない電流源を要求する。さらに、並列と直列構成の組み合わせも使用することができる。
【００４７】
同様に、実施形態は標準抵抗器４６６を使用しているが、抵抗器４４４ａ−ｄ両端間の電圧降下の比較が容易になるように、抵抗器４４４ａ−ｄとして同じ材料と同じ寸法で作られるのが好ましく、標準抵抗器は必要不可欠ではないことが理解できるであろう。異なる種類の基準を使用し、又は、通常の電源導体近傍の異なる抵抗器４４４ａ−ｄ両端の電圧降下を比較してもよい。さらに、標準抵抗器はダミー電源線４４２に設ける必要はないが、後者はより正確な比較を提供する。
【００４８】
同様に、同じ電源のための四つよりも多いか又は少ない並列結線４４０ａ−ｄを磁気抵抗抵抗器に設けることができる。これらの結線は挿入物４４に、又は電源レール４６１によって接続することは必ずしも必要ではない。外部結線４０、４２の数も変わることもあり得る。
【００４９】
比較器回路４６６ａ−ｄ及び／又は増幅器４６２ａ−ｄは、その電圧降下が測定される抵抗器を選択するマルチプレクサを使用して異なる抵抗器４４４ａ−ｄによって共用することもできる。増幅器４６２ａ−ｄは増幅する必要はなく、電圧降下を減衰させたり、又は、そのサイズが影響されないようにしてもよい。即ち、増幅器は、測定電圧降下又は標準電圧降下を共通電位に関連付ければ十分である。
【００５０】
さらに、本発明は集積回路チップ内の試験結果の検出に限定しないことが理解できるであろう。別の方法として、電流によって生じた電圧降下を試験するための増幅器等は挿入物のどこにでも配備することができる。
【００５１】
図５は、例えばアセンブリが取り付けられたプリント回路板上のようなアセンブリの外部の試験回路を使用するためのアセンブリを示す。これは図２のように断面で示したように見えるが、実際には種々の要素は見ている者から異なる距離で示されていることが理解できるであろう。導体２６及び物質２８の構成は図３のものと同様であるが、アセンブリの外部上の物質２８にアクセスするためにハンダ・バンプ５０、５１と接触するように導体５０、５１は基板２２を通って設けられている。（もちろん、導体５０、５１は試験下にある導体２６とは、見ている者から異なる距離にある。）
図６は、アセンブリを示し、物質２８へアクセスするための接触パッド６０、６１が集積回路チップ１０によって覆われた挿入物１２の域の外部に配備されている。従って、試験測定は、アセンブリがカプセル化される前にテスタで実行することができる。一度アセンブリがパッケージングされると、センサにアクセスする端子を作るための費用は発生しない。
【００５２】
図７は、さらなる実施形態の断面の側部を示しており、ここでセンサは、挿入物の基板を通る結線を流れる試験電流に含まれている。図７は、集積回路７０、基板７１、貫通結合部７２、磁気抵抗層７４、試験導体７６ａ、ｂ及びハンダ・バンプ７８ａ、ｂを示す。電源径路がハンダ・バンプ７８ａの最初の一つと貫通結合部７２とハンダ・バンプ７８ｂとを介してアセンブリの外部から集積回路チップ７０に設けられている。貫通連結部７２近傍に磁気抵抗物質７４が設けられており、貫通結合部７２から半径方向に放射状に付けられている。物質７４は試験導体７６ａ、ｂを介してアクセス可能である。試験導体７６ａの一つを介する磁気抵抗物質７４にアクセスするためのハンダ・バンプ７８ｃが示されている（同様のハンダ・バンプ（図示せず）が他の試験導体７６ｂのために設けれている）。
【００５３】
動作について説明すると、貫通結合部７２を流れる電流の有無は、物質７４内の抵抗変化から検出される。この検出は集積回路チップ７０内で実行される。
【図面の簡単な説明】
【図１】
集積回路チップ及び挿入物のアセンブリの断面側面図を示す。
【図２】
アセンブリの詳細な断面側面図を示す。
【図３】
アセンブリの平面図を示す。
【図４】
電源結合部を試験するための回路を示す。
【図５】
さらなるアセンブリを示す。
【図６】
別のアセンブリを示す。
【図７】
さらなる実施形態の断面側面図を示す。

Claims (14)

1. 電源結線を有する半導体集積回路チップと、
   前記集積回路チップが固定されたキャリアと、
   外部電源端子と、
   前記キャリア上にあって、前記外部電源端子と前記電源結線とを接続する電流径路と、
   前記キャリア上における電流径路の近傍であるが、前記集積回路チップの外部にあって、前記電流径路を通る電流によって発生させられる磁界を感知する磁界センサと、
   電流の存在を試験するための、前記磁界センサに対する試験アクセス可能電子インタフェースと、
   を備えていることを特徴とする集積回路アセンブリ。
2. 前記磁界センサは、前記キャリア上に堆積された磁気抵抗物質を含んでいることを特徴とする請求項１に記載の集積回路アセンブリ。
3. 前記物質は、前記電流径路の近傍の一つ又はそれ以上の領域においてキャリア上にパターン化されていることを特徴とする請求項２に記載の集積回路アセンブリ。
4. 前記集積回路チップ及び／又は前記キャリアに固定されたさらなる集積回路チップのそれぞれの電源結線に至るそれぞれの電流径路のそれぞれの近傍における前記キャリア上に堆積された前記磁気抵抗物質の複数の磁界センサを含んでいることを特徴とする請求項２に記載の集積回路アセンブリ。
5. 前記キャリアは、前記磁界センサの前記磁気抵抗物質の電気的直列接続を確立するための結線導体を備えていることを特徴とする請求項４に記載の集積回路アセンブリ。
6. 前記キャリアは、互いに接続された一つ又はそれ以上の集積回路チップを前記プリント回路板上に取り付けるための挿入物であり、前記アセンブリは、前記集積回路チップと、前記センサを含む前記挿入物の少なくとも一部とをカプセル化するパッケージを備えていることを特徴とする請求項１に記載の集積回路アセンブリ。
7. 前記インタフェースは、前記パッケージの外部上の端子を備え、前記端子は、前記センサを読み取るように結合されていることを特徴とする請求項６に記載の集積回路アセンブリ。
8. 前記インタフェースの電子処理部は、前記集積回路チップに一体化されていることを特徴とする請求項１に記載の集積回路アセンブリ。
9. 前記キャリア上に取り付けられたさらなる集積回路チップを備え、前記インタフェースは、前記磁界センサを読み取り且つその読取結果を前記キャリアの出力端子に伝送するための、前記さらなる集積回路チップ内に一体化された電子処理部を備えていることを特徴とする請求項１に記載の集積回路アセンブリ。
10. 前記さらなる集積回路チップの電源結線へのさらなる電流径路の近傍におけるキャリア上に、前記さらなる電流径路を通る電流によって発生させられる磁界を感知するさらなる磁界センサを備えていることを特徴とする請求項９に記載の集積回路アセンブリ。
11. 前記磁界センサは、前記磁界センサのそれぞれからの試験結果を連続的に読み取るために走査チェーン・インタフェースに結合されていることを特徴とする請求項８に記載の集積回路アセンブリ。
12. 前記キャリアは基板を含み、前記電流径路は、前記基板を通る貫通結線を含み、前記センサは、前記貫通結線の近傍に設けられていることを特徴とする請求項１に記載の集積回路アセンブリ。
13. 集積回路チップ内の回路へのアクセスを与えるために電流径路を有するキャリアに取り付けられた前記集積回路チップを有する集積回路アセンブリの試験方法であって、挿入物上の電源電流によって発生させられる磁界を表わす電圧の測定を含み、磁界のためのセンサが、前記集積回路外部の前記キャリア上に一体化されて使用されることを特徴とする試験方法。
14. 一つ又はそれ以上の集積回路チップを取り付けるためのキャリアであって、
    電流径路と、
    前記一つ又はそれ以上の集積回路の電源結線を前記電流径路に電気的に接続する接続点と、
    前記電流径路を通る電流によって発生させられる磁界を感知するための、前記電流径路の近傍における前記キャリア上の磁界センサと、
    前記磁界センサに結合された読取接続部と、
    を備えていることを特徴とするキャリア。