JP2004512694A - Ｄｍｏｓトランジスタを製作する方法 - Google Patents
Ｄｍｏｓトランジスタを製作する方法 Download PDFInfo
- Publication number
- JP2004512694A JP2004512694A JP2002538479A JP2002538479A JP2004512694A JP 2004512694 A JP2004512694 A JP 2004512694A JP 2002538479 A JP2002538479 A JP 2002538479A JP 2002538479 A JP2002538479 A JP 2002538479A JP 2004512694 A JP2004512694 A JP 2004512694A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dmos
- gate electrode
- dmos transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 210000000746 body region Anatomy 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000001459 lithography Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明により、ＤＭＯＳトランジスタ構造を製作する方法が提供される。本発明は、保護層（１４）を用いることによって、すでに実質的に完成されたＤＭＯＳトランジスタ構造が、さらなるプロセス工程による負の影響から保護されるという利点を有する。本発明により、ＤＭＯＳゲート電極は、従来技術において、一般的であるように、単一のリソグラフィ工程によってパターン化されるのではなく、ＤＭＯＳゲート電極のパターン化が２つのリソグラフィ工程に分割される。第１のリソグラフィ工程において、実質的に、ＤＭＯＳトランジスタ構造のソース領域（９）のみが開けられる。従って、なお存在する電極層は、次に続くボディ領域（８）の製作のためのマスクとして用いられ得る。
【選択図】図２ｆ
【選択図】図２ｆ
Description
【０００１】
本発明は、ＤＭＯＳトランジスタを製作する方法、特に、半導体構成素子内にＣＭＯＳロジックと共に集積されるＤＭＯＳトランジスタを製作する方法に関する。
【０００２】
現在の電子製品の多くの用途において、純粋な情報処理に加えて、さらに、その電子製品がその環境において特定の形態で動作しなければならないという問題が生じる。このような用途は、非常に広範な製品を含む。これについての１つの例として、エアバッグの制御システムが挙げられる。これは、一方で、加速センサからの測定信号を評価し、他方、事故が起こった場合、エアバッグを起動させる。さらなる例は、バッテリーを再充電するインテリジェントチャージャである。
【０００３】
費用の理由で、これらのすべての異なった機能が、単一の半導体製品内に集積され得ると有利である。しかしながら、このタイプの「スマートパワー」製品を製造する際に用いられる製造プロセスには高い要求が課される。例えば、ＣＭＯＳトランジスタ、ＤＭＯＳ電力トランジスタおよびバイポーラトランジスタといった種々のタイプの構成素子は、高い実装密度でチップ上に集積される必要がある。この場合、集積は、個々のタイプの構成素子が、可能な限り理想的な構成素子パラメータを有するように行われる。しかしながら、同時に、製造プロセスは、可能な限り少ないプロセス工程、特に、少ないマスクレベルを有するべきである。
【０００４】
１つ以上のＤＭＯＳ電力トランジスタとＣＭＯＳロジックとの集積は、通常、２つの異なったゲート酸化物／ゲートポリ合成物を使用する。このようにして、ＤＭＯＳトランジスタのデバイスパラメータおよびＣＭＯＳトランジスタのデバイスパラメータは、特定の要求条件に応じて、実質的に互いに独立して設定され得る。２つのゲート酸化物／ゲートポリ合成物を統合する際の通常のプロセスシーケンスは、図１ａ〜図１ｆにおけるＤＭＯＳトランジスタの領域の模式的断面図を参照して概観される。
【０００５】
ＤＭＯＳトランジスタを製作するために、半導体基板１が提供され、この上で、個々のトランジスタ２と、いわゆる「ゲート酸化物」との間には、絶縁がすでに生成されている。続いて、ポリシリコン層４、そしてその後、絶縁層５が、フォトリソグラフィによって、いわゆるＤＭＯＳゲートスタックになるようにパターン化される（図１ａ）。
【０００６】
次に、フォトレジスト６が付与される。これは、第２のフォトリソグラフィレベルを用いてパターン化される。パターン化されたフォトレジスト６は、マスクを形成し、このマスクの支援によって、ＤＭＯＳトランジスタのボディ８およびソース９のためのドーパントが、ＤＭＯＳトランジスタ（図１ｂ）のソース領域に注入される。
【０００７】
熱処理によって、注入されたドーパントが拡散して、ＤＭＯＳトランジスタのボディ８およびソース９を形成する（図１ｃ）。非晶質化（ａｍｏｒｐｈｉｓｉｅｒｅｎｄｅ）ソース注入は、多くの場合、結晶に欠陥を引き起こす。ＤＭＯＳトランジスタのボディ８およびソース９の形成と共に、ＤＭＯＳトランジスタの製作が、接続注入（Ａｎｓｃｈｌｕｓｓｉｍｐｌａｎｔａｔｉｏｎｅｎ）を除いて、実質的に完了する。しかしながら、ＣＭＯＳトランジスタ（図示せず）の製作に用いられ、かつ、当然、さらに、実質的に完成されたＤＭＯＳトランジスタに影響を及ぼすさらなるプロセス工程が依然として後に続く。
【０００８】
次に、活性領域のエッチングによる除去（Ｆｒｅｉａｅｔｚｅｎ）が行われる。これによって、ＤＭＯＳトランジスタの領域において、ＤＭＯＳトランジスタのソースがエッチングにより除去される。活性領域のエッチングによるこの除去は、ＣＭＯＳトランジスタの領域において、ＣＭＯＳトランジスタのゲート酸化物の製作を準備するために利用される。このエッチング工程において、ＤＭＯＳゲートスタック（図１ｄ）の下部のＤＭＯＳゲート酸化物がアンダエッチング１０される。
【０００９】
その後、ＣＭＯＳトランジスタのゲート酸化物の製作が行われ、かつこのＣＭＯＳゲート酸化の際に、ＤＭＯＳトランジスタの領域において、露出するＤＭＯＳゲートポリエッジ（Ｆｌａｎｋｅ）が酸化され、アンダエッチング１０の領域において、ソース９への遷移部分にて、ＤＭＯＳトランジスタのゲート酸化物厚さが大きくなる（「バーズビーク」）。これによって、閾値電圧は制御不可能な影響を受ける。このことは、この電圧の散乱を著しく大きくする。次に、さらなるポリシリコン層１１の堆積が行われる。これは、ＣＭＯＳトランジスタの領域において、ＣＭＯＳゲートスタックを製作するために利用される（図１ｅ）。
【００１０】
以下に続くＣＭＯＳゲート電極のパターニングにおいて、ＤＭＯＳゲート電極（図１ｆ）のエッジにいわゆるスペーサ１２が残る。これらのエッジは、ポリシリコンが張り出すために、完全には除去され得ない。これらの高濃度にドーピングされたポリシリコンのスペーサ１２は、ＤＭＯＳトランジスタの閾値電圧の散乱および達成可能な歩留まりという点で、一連の負の影響を必然的に伴なう。
【００１１】
従来技術において、ＣＭＯＳトランジスタの製作は、すでに生成されたＤＭＯＳトランジスタに一連の負の影響を及ぼし、これらの影響は、ＤＭＯＳトランジスタのデバイスパラメータを著しく悪化させるか、または集積された構成素子全体を故障させ得ることが認識され得る。
【００１２】
従って、本発明の課題は、上述の困難を低減または完全に回避するＤＭＯＳトランジスタ構造を製作する方法を提供することである。
【００１３】
この課題は、請求項１に記載の方法によって解決される。本発明のさらなる有利な実施形態、構成および局面は、従属請求項、説明および添付の図面から明らかである。
【００１４】
本発明によると、ＤＭＯＳトランジスタ構造を製作する方法が提供される。この方法は、
ａ）ゲート酸化物を有する半導体基板が提供される工程と、
ｂ）このゲート酸化物上に導電層が設けられる工程と、
ｃ）この導電層がパターン化され、ここで、実質的に、ソース領域上に配置された導電層の部分のみが除去される工程と、
ｄ）ボディ領域およびソース領域が生成される工程と、
ｅ）少なくとも１つの保護層が設けられる工程と、
ｆ）この保護層および導電層がパターン化されて、ゲート電極が生成される工程と、
ｇ）この保護層が、少なくともソース領域上で除去される工程と
を包含する。
【００１５】
本発明は、保護層を用いることによって、すでに実質的に完成されたＤＭＯＳトランジスタ構造が、さらなるプロセス工程による負の影響から保護されるという利点を有する。本発明によると、ＤＭＯＳゲート電極は、従来技術において一般的であるように、単一のリソグラフィ工程によってパターン化されるのではなく、ＤＭＯＳゲート電極のパターニングが二つのリソグラフィ工程に分割される。第１のリソグラフィ工程において、実質的に、ＤＭＯＳトランジスタ構造のソース領域のみが開けられる（ｇｅｏｅｆｆｎｅｔ）。従って、なお存在する電極層は、次に続くボディ領域の生成のためのマスクとして用いられ得る。
【００１６】
ボディおよびソース領域を製作するための、ＤＭＯＳトランジスタ構造にとって重要なプロセス工程が実行された後に保護層が設けられる。この保護層は、さらなるリソグラフィ工程によって、ＤＭＯＳゲート電極を最終的にパターン化する際に、ソース領域上で保持された状態であり、例えば、ＣＭＯＳトランジスタまたはバイポーラトランジスタを製作するといった、さらなる処理工程においてこのソース領域を保護する。ＤＭＯＳゲートパターニングを２つのフォトリソグラフィレベルに分割するにも関わらず、本発明による方法は、リソグラフィ工程をさらに追加することなく実現され得る。なぜなら、従来技術において必要とされる、ボディ注入のためのマスクが省略されるからである。
【００１７】
好適には、導電層として、ポリシリコン層が用いられる。さらに、保護層がシリコン酸化物層、シリコン窒化物層、シリコン酸化物層を含む場合は好適である。ここで、シリコン酸化物層として、ＴＥＯＳ層が用いられる場合は特に好適である。
【００１８】
好適な実施形態によると、ＤＭＯＳトランジスタは、ＣＭＯＳトランジスタと共に半導体構成素子内に集積される。この場合、保護層は、すでに、実質的に完成されたＤＭＯＳトランジスタ構造を、ＣＭＯＳトランジスタのゲート酸化物／ゲート電極を製作するさらなるプロセス工程の負の影響から保護することに特に役に立つ。
【００１９】
ここで、ＣＭＯＳトランジスタのゲート酸化物が、工程ｆ）と工程ｇ）との間で生成される場合は、特に好適である。さらに、ＣＭＯＳトランジスタのゲート電極が、工程ｆ）と工程ｇ）との間で製作される場合は、好適である。さらなる好適な実施形態によると、ソース領域上のＣＭＯＳトランジスタのゲート電極の残部を除去するためのエッチングが実行される。
【００２０】
本発明は、以下において、図面の図を参照してより詳細に説明される。
【００２１】
図２ａ〜図２ｆは、本発明による、ＤＭＯＳトランジスタ構造を製作する方法の模式図を示す。ＤＭＯＳトランジスタ構造を製作するために、半導体基板１が提供される。この半導体基板上には、個々のトランジスタと「ゲート酸化物」３との間に絶縁２がすでに生成されている。さらに、すべてのウェル領域、埋め込み領域、ならびにＤＭＯＳトランジスタおよびＣＭＯＳトランジスタの完全な製作のために必要とされる深い拡散が生成された。次に、導電層、好適にはポリシリコン層４およびこのポリシリコン層４の上に絶縁層５が堆積される。続いて、フォトリソグラフィによりポリシリコン層４および絶縁層５がパターン化されて、ポリシリコン層４が、実質的にソース領域においてのみ開けられる（図２ａ）。他のすべての領域、特に、続いてＣＭＯＳトランジスタが生成されるべき領域は、ポリシリコン層４によって被覆された状態で保持される。
【００２２】
次に、ボディ領域およびソース領域を製作するためにドーパントの注入が実行される。ボディ８およびソース９の注入は、パターン化されたポリシリコン層４によってマスキングされる。このプロセスで、最初に、ボディ領域のドーパントが注入され、熱処理によって、半導体基板１内に押し込まれる。次に、ソース領域のドーパントが注入され、第２の熱処理によって、半導体基板１内に押し込まれる。これにより、ボディに拡散された後、追加的な手間をかけることなくソース注入が実行され得るという、従来の方法に対する利点が明らかになる。このことは、結晶欠陥の密度を低減し、ソースドーピングの最適化を容易にする。好適には、第１の熱処理（炉工程）（図２ｂ）の開始時に、開放したポリシリコンエッジをシールするための酸化１３が行われる。
【００２３】
その後、ソース領域および残ったポリシリコン領域は、保護層１４によって覆われる（図２ｃ）。本例示の実施形態において、保護層１４は、個々の３つの層、すなわち、シリコン酸化物層１４ａ、シリコン窒化物層１４ｂおよびさらなるシリコン酸化物層１４ｃを含む。３つのすべての層は、好適には、ＣＶＤ法を用いて生成される。特に、シリコン酸化物層１４ａ、１４ｃの２つの層がＴＥＯＳ法によって生成される場合は好適である。
【００２４】
次に、ＤＭＯＳゲートスタックが、第２のフォトリソグラフィレベルを用いて完全にパターン化される。このプロセスにおいて、導電層４が、他のすべての構成素子の領域において、特に、なお生成されるべきＣＭＯＳトランジスタ（図示せず）の領域においてもまた除去される。ここで、保護層１４は、導電層４をエッチングするためのハードマスクとして用いられ得る。
【００２５】
次に、活性領域がエッチングにより除去される。ＣＭＯＳトランジスタのゲート酸化の前に、シリコン表面をエッチングして除去する際に、上部ＴＥＯＳ層が除去される。しかしながら、ＤＭＯＳゲート電極のアンダエッチングは（従来技術によると、プロセスシーケンスにおけるこの時点で現れる）シリコン窒化物層により回避される。従って、プロセスの進行において、ゲート電極のエッジにおいて、いわゆる「バードビーク」の形成もまた効果的に回避される。これは、従来技術の方法に対する、本発明による方法のさらなる重要な利点である。
【００２６】
次に、窒化物層が、例えば、ウェットエッチングによって除去される。その結果生じる状態が図２ｄに示される。従って、ＣＭＯＳトランジスタのゲート酸化物を形成する前、およびさらなる導電層、特に、さらなるポリシリコン層を堆積させる前に、ＤＭＯＳソース領域が、なおＴＥＯＳ層１４ａによって覆われる。これにより、さらなる部分酸化、従って、いわゆる「バードビーク」の形成が、ソース領域におけるＤＭＯＳゲート電極の下で実質的に回避されるという利点が明らかである（図２ｅ）。
【００２７】
ＣＭＯＳトランジスタのゲート電極を形成する導電層をパターニングする際に、通常、ソース領域上のＤＭＯＳゲート電極の隣に導電層の残部が残留する。ソース領域における、このポリシリコンの残部１２は、残った保護層１４（ＴＥＯＳ層１４ａ）によって、ここで、十分に、ソース領域およびＤＭＯＳゲート電極から分離されて、特に、ＤＭＯＳゲート電極の張り出し領域の下にはもはや存在しない。
【００２８】
随意的に、このポリシリコンの残部１２は、さらなるリソグラフィ工程によってもまた、容易に除去され得る。次に、ＤＭＯＳトランジスタの接続が生成される。このために、一般に通例であるように、ソース９の上にスペーサ（図示せず）が生成され、接続注入が実行される。スペーサを生成する場合、ソース９上のシリコン酸化物層１４ａは除去されて、ソース９は、さらなるプロセス工程において、導電層（図示せず）によって接触させられ得る。
【図面の簡単な説明】
【図１ａ】
図１ａは、従来技術による方法の模式図を示す。
【図１ｂ】
図１ｂは、従来技術による方法の模式図を示す。
【図１ｃ】
図１ｃは、従来技術による方法の模式図を示す。
【図１ｄ】
図１ｄは、従来技術による方法の模式図を示す。
【図１ｅ】
図１ｅは、従来技術による方法の模式図を示す。
【図１ｆ】
図１ｆは、従来技術による方法の模式図を示す。
【図２ａ】
図２ａは、本発明による方法の模式図を示す。
【図２ｂ】
図２ｂは、本発明による方法の模式図を示す。
【図２ｃ】
図２ｃは、本発明による方法の模式図を示す。
【図２ｄ】
図２ｄは、本発明による方法の模式図を示す。
【図２ｅ】
図２ｅは、本発明による方法の模式図を示す。
【図２ｆ】
図２ｆは、本発明による方法の模式図を示す。
本発明は、ＤＭＯＳトランジスタを製作する方法、特に、半導体構成素子内にＣＭＯＳロジックと共に集積されるＤＭＯＳトランジスタを製作する方法に関する。
【０００２】
現在の電子製品の多くの用途において、純粋な情報処理に加えて、さらに、その電子製品がその環境において特定の形態で動作しなければならないという問題が生じる。このような用途は、非常に広範な製品を含む。これについての１つの例として、エアバッグの制御システムが挙げられる。これは、一方で、加速センサからの測定信号を評価し、他方、事故が起こった場合、エアバッグを起動させる。さらなる例は、バッテリーを再充電するインテリジェントチャージャである。
【０００３】
費用の理由で、これらのすべての異なった機能が、単一の半導体製品内に集積され得ると有利である。しかしながら、このタイプの「スマートパワー」製品を製造する際に用いられる製造プロセスには高い要求が課される。例えば、ＣＭＯＳトランジスタ、ＤＭＯＳ電力トランジスタおよびバイポーラトランジスタといった種々のタイプの構成素子は、高い実装密度でチップ上に集積される必要がある。この場合、集積は、個々のタイプの構成素子が、可能な限り理想的な構成素子パラメータを有するように行われる。しかしながら、同時に、製造プロセスは、可能な限り少ないプロセス工程、特に、少ないマスクレベルを有するべきである。
【０００４】
１つ以上のＤＭＯＳ電力トランジスタとＣＭＯＳロジックとの集積は、通常、２つの異なったゲート酸化物／ゲートポリ合成物を使用する。このようにして、ＤＭＯＳトランジスタのデバイスパラメータおよびＣＭＯＳトランジスタのデバイスパラメータは、特定の要求条件に応じて、実質的に互いに独立して設定され得る。２つのゲート酸化物／ゲートポリ合成物を統合する際の通常のプロセスシーケンスは、図１ａ〜図１ｆにおけるＤＭＯＳトランジスタの領域の模式的断面図を参照して概観される。
【０００５】
ＤＭＯＳトランジスタを製作するために、半導体基板１が提供され、この上で、個々のトランジスタ２と、いわゆる「ゲート酸化物」との間には、絶縁がすでに生成されている。続いて、ポリシリコン層４、そしてその後、絶縁層５が、フォトリソグラフィによって、いわゆるＤＭＯＳゲートスタックになるようにパターン化される（図１ａ）。
【０００６】
次に、フォトレジスト６が付与される。これは、第２のフォトリソグラフィレベルを用いてパターン化される。パターン化されたフォトレジスト６は、マスクを形成し、このマスクの支援によって、ＤＭＯＳトランジスタのボディ８およびソース９のためのドーパントが、ＤＭＯＳトランジスタ（図１ｂ）のソース領域に注入される。
【０００７】
熱処理によって、注入されたドーパントが拡散して、ＤＭＯＳトランジスタのボディ８およびソース９を形成する（図１ｃ）。非晶質化（ａｍｏｒｐｈｉｓｉｅｒｅｎｄｅ）ソース注入は、多くの場合、結晶に欠陥を引き起こす。ＤＭＯＳトランジスタのボディ８およびソース９の形成と共に、ＤＭＯＳトランジスタの製作が、接続注入（Ａｎｓｃｈｌｕｓｓｉｍｐｌａｎｔａｔｉｏｎｅｎ）を除いて、実質的に完了する。しかしながら、ＣＭＯＳトランジスタ（図示せず）の製作に用いられ、かつ、当然、さらに、実質的に完成されたＤＭＯＳトランジスタに影響を及ぼすさらなるプロセス工程が依然として後に続く。
【０００８】
次に、活性領域のエッチングによる除去（Ｆｒｅｉａｅｔｚｅｎ）が行われる。これによって、ＤＭＯＳトランジスタの領域において、ＤＭＯＳトランジスタのソースがエッチングにより除去される。活性領域のエッチングによるこの除去は、ＣＭＯＳトランジスタの領域において、ＣＭＯＳトランジスタのゲート酸化物の製作を準備するために利用される。このエッチング工程において、ＤＭＯＳゲートスタック（図１ｄ）の下部のＤＭＯＳゲート酸化物がアンダエッチング１０される。
【０００９】
その後、ＣＭＯＳトランジスタのゲート酸化物の製作が行われ、かつこのＣＭＯＳゲート酸化の際に、ＤＭＯＳトランジスタの領域において、露出するＤＭＯＳゲートポリエッジ（Ｆｌａｎｋｅ）が酸化され、アンダエッチング１０の領域において、ソース９への遷移部分にて、ＤＭＯＳトランジスタのゲート酸化物厚さが大きくなる（「バーズビーク」）。これによって、閾値電圧は制御不可能な影響を受ける。このことは、この電圧の散乱を著しく大きくする。次に、さらなるポリシリコン層１１の堆積が行われる。これは、ＣＭＯＳトランジスタの領域において、ＣＭＯＳゲートスタックを製作するために利用される（図１ｅ）。
【００１０】
以下に続くＣＭＯＳゲート電極のパターニングにおいて、ＤＭＯＳゲート電極（図１ｆ）のエッジにいわゆるスペーサ１２が残る。これらのエッジは、ポリシリコンが張り出すために、完全には除去され得ない。これらの高濃度にドーピングされたポリシリコンのスペーサ１２は、ＤＭＯＳトランジスタの閾値電圧の散乱および達成可能な歩留まりという点で、一連の負の影響を必然的に伴なう。
【００１１】
従来技術において、ＣＭＯＳトランジスタの製作は、すでに生成されたＤＭＯＳトランジスタに一連の負の影響を及ぼし、これらの影響は、ＤＭＯＳトランジスタのデバイスパラメータを著しく悪化させるか、または集積された構成素子全体を故障させ得ることが認識され得る。
【００１２】
従って、本発明の課題は、上述の困難を低減または完全に回避するＤＭＯＳトランジスタ構造を製作する方法を提供することである。
【００１３】
この課題は、請求項１に記載の方法によって解決される。本発明のさらなる有利な実施形態、構成および局面は、従属請求項、説明および添付の図面から明らかである。
【００１４】
本発明によると、ＤＭＯＳトランジスタ構造を製作する方法が提供される。この方法は、
ａ）ゲート酸化物を有する半導体基板が提供される工程と、
ｂ）このゲート酸化物上に導電層が設けられる工程と、
ｃ）この導電層がパターン化され、ここで、実質的に、ソース領域上に配置された導電層の部分のみが除去される工程と、
ｄ）ボディ領域およびソース領域が生成される工程と、
ｅ）少なくとも１つの保護層が設けられる工程と、
ｆ）この保護層および導電層がパターン化されて、ゲート電極が生成される工程と、
ｇ）この保護層が、少なくともソース領域上で除去される工程と
を包含する。
【００１５】
本発明は、保護層を用いることによって、すでに実質的に完成されたＤＭＯＳトランジスタ構造が、さらなるプロセス工程による負の影響から保護されるという利点を有する。本発明によると、ＤＭＯＳゲート電極は、従来技術において一般的であるように、単一のリソグラフィ工程によってパターン化されるのではなく、ＤＭＯＳゲート電極のパターニングが二つのリソグラフィ工程に分割される。第１のリソグラフィ工程において、実質的に、ＤＭＯＳトランジスタ構造のソース領域のみが開けられる（ｇｅｏｅｆｆｎｅｔ）。従って、なお存在する電極層は、次に続くボディ領域の生成のためのマスクとして用いられ得る。
【００１６】
ボディおよびソース領域を製作するための、ＤＭＯＳトランジスタ構造にとって重要なプロセス工程が実行された後に保護層が設けられる。この保護層は、さらなるリソグラフィ工程によって、ＤＭＯＳゲート電極を最終的にパターン化する際に、ソース領域上で保持された状態であり、例えば、ＣＭＯＳトランジスタまたはバイポーラトランジスタを製作するといった、さらなる処理工程においてこのソース領域を保護する。ＤＭＯＳゲートパターニングを２つのフォトリソグラフィレベルに分割するにも関わらず、本発明による方法は、リソグラフィ工程をさらに追加することなく実現され得る。なぜなら、従来技術において必要とされる、ボディ注入のためのマスクが省略されるからである。
【００１７】
好適には、導電層として、ポリシリコン層が用いられる。さらに、保護層がシリコン酸化物層、シリコン窒化物層、シリコン酸化物層を含む場合は好適である。ここで、シリコン酸化物層として、ＴＥＯＳ層が用いられる場合は特に好適である。
【００１８】
好適な実施形態によると、ＤＭＯＳトランジスタは、ＣＭＯＳトランジスタと共に半導体構成素子内に集積される。この場合、保護層は、すでに、実質的に完成されたＤＭＯＳトランジスタ構造を、ＣＭＯＳトランジスタのゲート酸化物／ゲート電極を製作するさらなるプロセス工程の負の影響から保護することに特に役に立つ。
【００１９】
ここで、ＣＭＯＳトランジスタのゲート酸化物が、工程ｆ）と工程ｇ）との間で生成される場合は、特に好適である。さらに、ＣＭＯＳトランジスタのゲート電極が、工程ｆ）と工程ｇ）との間で製作される場合は、好適である。さらなる好適な実施形態によると、ソース領域上のＣＭＯＳトランジスタのゲート電極の残部を除去するためのエッチングが実行される。
【００２０】
本発明は、以下において、図面の図を参照してより詳細に説明される。
【００２１】
図２ａ〜図２ｆは、本発明による、ＤＭＯＳトランジスタ構造を製作する方法の模式図を示す。ＤＭＯＳトランジスタ構造を製作するために、半導体基板１が提供される。この半導体基板上には、個々のトランジスタと「ゲート酸化物」３との間に絶縁２がすでに生成されている。さらに、すべてのウェル領域、埋め込み領域、ならびにＤＭＯＳトランジスタおよびＣＭＯＳトランジスタの完全な製作のために必要とされる深い拡散が生成された。次に、導電層、好適にはポリシリコン層４およびこのポリシリコン層４の上に絶縁層５が堆積される。続いて、フォトリソグラフィによりポリシリコン層４および絶縁層５がパターン化されて、ポリシリコン層４が、実質的にソース領域においてのみ開けられる（図２ａ）。他のすべての領域、特に、続いてＣＭＯＳトランジスタが生成されるべき領域は、ポリシリコン層４によって被覆された状態で保持される。
【００２２】
次に、ボディ領域およびソース領域を製作するためにドーパントの注入が実行される。ボディ８およびソース９の注入は、パターン化されたポリシリコン層４によってマスキングされる。このプロセスで、最初に、ボディ領域のドーパントが注入され、熱処理によって、半導体基板１内に押し込まれる。次に、ソース領域のドーパントが注入され、第２の熱処理によって、半導体基板１内に押し込まれる。これにより、ボディに拡散された後、追加的な手間をかけることなくソース注入が実行され得るという、従来の方法に対する利点が明らかになる。このことは、結晶欠陥の密度を低減し、ソースドーピングの最適化を容易にする。好適には、第１の熱処理（炉工程）（図２ｂ）の開始時に、開放したポリシリコンエッジをシールするための酸化１３が行われる。
【００２３】
その後、ソース領域および残ったポリシリコン領域は、保護層１４によって覆われる（図２ｃ）。本例示の実施形態において、保護層１４は、個々の３つの層、すなわち、シリコン酸化物層１４ａ、シリコン窒化物層１４ｂおよびさらなるシリコン酸化物層１４ｃを含む。３つのすべての層は、好適には、ＣＶＤ法を用いて生成される。特に、シリコン酸化物層１４ａ、１４ｃの２つの層がＴＥＯＳ法によって生成される場合は好適である。
【００２４】
次に、ＤＭＯＳゲートスタックが、第２のフォトリソグラフィレベルを用いて完全にパターン化される。このプロセスにおいて、導電層４が、他のすべての構成素子の領域において、特に、なお生成されるべきＣＭＯＳトランジスタ（図示せず）の領域においてもまた除去される。ここで、保護層１４は、導電層４をエッチングするためのハードマスクとして用いられ得る。
【００２５】
次に、活性領域がエッチングにより除去される。ＣＭＯＳトランジスタのゲート酸化の前に、シリコン表面をエッチングして除去する際に、上部ＴＥＯＳ層が除去される。しかしながら、ＤＭＯＳゲート電極のアンダエッチングは（従来技術によると、プロセスシーケンスにおけるこの時点で現れる）シリコン窒化物層により回避される。従って、プロセスの進行において、ゲート電極のエッジにおいて、いわゆる「バードビーク」の形成もまた効果的に回避される。これは、従来技術の方法に対する、本発明による方法のさらなる重要な利点である。
【００２６】
次に、窒化物層が、例えば、ウェットエッチングによって除去される。その結果生じる状態が図２ｄに示される。従って、ＣＭＯＳトランジスタのゲート酸化物を形成する前、およびさらなる導電層、特に、さらなるポリシリコン層を堆積させる前に、ＤＭＯＳソース領域が、なおＴＥＯＳ層１４ａによって覆われる。これにより、さらなる部分酸化、従って、いわゆる「バードビーク」の形成が、ソース領域におけるＤＭＯＳゲート電極の下で実質的に回避されるという利点が明らかである（図２ｅ）。
【００２７】
ＣＭＯＳトランジスタのゲート電極を形成する導電層をパターニングする際に、通常、ソース領域上のＤＭＯＳゲート電極の隣に導電層の残部が残留する。ソース領域における、このポリシリコンの残部１２は、残った保護層１４（ＴＥＯＳ層１４ａ）によって、ここで、十分に、ソース領域およびＤＭＯＳゲート電極から分離されて、特に、ＤＭＯＳゲート電極の張り出し領域の下にはもはや存在しない。
【００２８】
随意的に、このポリシリコンの残部１２は、さらなるリソグラフィ工程によってもまた、容易に除去され得る。次に、ＤＭＯＳトランジスタの接続が生成される。このために、一般に通例であるように、ソース９の上にスペーサ（図示せず）が生成され、接続注入が実行される。スペーサを生成する場合、ソース９上のシリコン酸化物層１４ａは除去されて、ソース９は、さらなるプロセス工程において、導電層（図示せず）によって接触させられ得る。
【図面の簡単な説明】
【図１ａ】
図１ａは、従来技術による方法の模式図を示す。
【図１ｂ】
図１ｂは、従来技術による方法の模式図を示す。
【図１ｃ】
図１ｃは、従来技術による方法の模式図を示す。
【図１ｄ】
図１ｄは、従来技術による方法の模式図を示す。
【図１ｅ】
図１ｅは、従来技術による方法の模式図を示す。
【図１ｆ】
図１ｆは、従来技術による方法の模式図を示す。
【図２ａ】
図２ａは、本発明による方法の模式図を示す。
【図２ｂ】
図２ｂは、本発明による方法の模式図を示す。
【図２ｃ】
図２ｃは、本発明による方法の模式図を示す。
【図２ｄ】
図２ｄは、本発明による方法の模式図を示す。
【図２ｅ】
図２ｅは、本発明による方法の模式図を示す。
【図２ｆ】
図２ｆは、本発明による方法の模式図を示す。
Claims (8)
- ＤＭＯＳトランジスタ構造を製作する方法であって、
ａ）ゲート酸化物（３）を有する半導体基板（１）が提供される工程と、
ｂ）該ゲート酸化物（３）上に導電層（４）が設けられる工程と、
ｃ）該導電層（４）がパターン化される工程であって、実質的に、続くソース領域（９）上に配置された該導電層（４）の部分のみが除去される、工程と、
ｄ）ボディ領域（８）および該ソース領域（９）が生成される工程と、
ｅ）少なくとも１つの保護層（１４）が設けられる工程と、
ｆ）該保護層（１４）および該導電層（４）がパターン化されて、ゲート電極が生成される工程と、
ｇ）該保護層（１４）が、少なくともソース領域（９）上で除去される工程と を包含する、方法。 - 導電層（４）としてポリシリコン層が用いられることを特徴とする、請求項１に記載の方法。
- 前記保護層（１４）は、シリコン酸化物層（１４ａ）、シリコン窒化物層（１４ｂ）、シリコン酸化物層（１４ｃ）を含むことを特徴とする、請求項１または２に記載の方法。
- 前記シリコン酸化物層（１４ａ、１４ｃ）として、ＴＥＯＳ層が用いられることを特徴とする、請求項２に記載の方法。
- 前記ＤＭＯＳトランジスタは、半導体構成素子内にＣＭＯＳトランジスタと共に集積されることを特徴とする、請求項１〜４のいずれか１項に記載の方法。
- 前記ＣＭＯＳトランジスタの前記ゲート酸化物は、工程ｆ）と工程ｇ）との間に生成されることを特徴とする、請求項５に記載の方法。
- 前記ＣＭＯＳトランジスタの前記ゲート電極は、工程ｆ）と工程ｇ）との間に生成されることを特徴とする、請求項５または６のいずれか１項に記載の方法。
- 前記ＣＭＯＳトランジスタの前記ゲート電極の残部（１２）を除去するためのエッチングは、前記ソース領域（９）上で実行されることを特徴とする、請求項５〜７のいずれか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10053428A DE10053428A1 (de) | 2000-10-27 | 2000-10-27 | Verfahren zur Herstellung eines DMOS-Transistors |
| PCT/EP2001/012035 WO2002035600A2 (de) | 2000-10-27 | 2001-10-17 | Verfahren zur herstellung eines dmos-transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004512694A true JP2004512694A (ja) | 2004-04-22 |
Family
ID=7661350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002538479A Withdrawn JP2004512694A (ja) | 2000-10-27 | 2001-10-17 | Ｄｍｏｓトランジスタを製作する方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6852598B2 (ja) |
| EP (1) | EP1328970B1 (ja) |
| JP (1) | JP2004512694A (ja) |
| KR (1) | KR20030038808A (ja) |
| CN (1) | CN1227723C (ja) |
| AT (1) | ATE349074T1 (ja) |
| DE (2) | DE10053428A1 (ja) |
| TW (1) | TW546744B (ja) |
| WO (1) | WO2002035600A2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612072B1 (ko) * | 2004-04-27 | 2006-08-14 | 이태복 | 고 내압용 반도체 소자 및 그 제조방법 |
| EP1804285B1 (en) * | 2005-12-27 | 2018-10-24 | Semiconductor Components Industries, LLC | Method for manufacturing a transistor with self-aligned channel |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03175678A (ja) * | 1989-12-04 | 1991-07-30 | Sharp Corp | 半導体装置の製造方法 |
| IT1254799B (it) * | 1992-02-18 | 1995-10-11 | St Microelectronics Srl | Transistore vdmos con migliorate caratteristiche di tenuta di tensione. |
| US5382536A (en) * | 1993-03-15 | 1995-01-17 | Texas Instruments Incorporated | Method of fabricating lateral DMOS structure |
| US5739061A (en) * | 1993-10-26 | 1998-04-14 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device using gate side wall as mask for self-alignment |
| US5874340A (en) * | 1996-07-17 | 1999-02-23 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls |
| KR100223600B1 (ko) * | 1997-01-23 | 1999-10-15 | 김덕중 | 반도체 장치 및 그 제조 방법 |
| KR20000051294A (ko) * | 1999-01-20 | 2000-08-16 | 김덕중 | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 |
| US6492678B1 (en) * | 2000-05-03 | 2002-12-10 | Linear Technology Corporation | High voltage MOS transistor with gate extension |
-
2000
- 2000-10-27 DE DE10053428A patent/DE10053428A1/de not_active Withdrawn
-
2001
- 2001-10-17 CN CNB018181422A patent/CN1227723C/zh not_active Expired - Fee Related
- 2001-10-17 EP EP01988948A patent/EP1328970B1/de not_active Expired - Lifetime
- 2001-10-17 AT AT01988948T patent/ATE349074T1/de not_active IP Right Cessation
- 2001-10-17 WO PCT/EP2001/012035 patent/WO2002035600A2/de active IP Right Grant
- 2001-10-17 JP JP2002538479A patent/JP2004512694A/ja not_active Withdrawn
- 2001-10-17 KR KR10-2003-7005050A patent/KR20030038808A/ko not_active Application Discontinuation
- 2001-10-17 DE DE50111707T patent/DE50111707D1/de not_active Expired - Lifetime
- 2001-10-25 TW TW090126394A patent/TW546744B/zh active
-
2003
- 2003-04-25 US US10/424,019 patent/US6852598B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1328970A2 (de) | 2003-07-23 |
| ATE349074T1 (de) | 2007-01-15 |
| KR20030038808A (ko) | 2003-05-16 |
| EP1328970B1 (de) | 2006-12-20 |
| CN1471729A (zh) | 2004-01-28 |
| WO2002035600A3 (de) | 2002-11-07 |
| DE50111707D1 (de) | 2007-02-01 |
| TW546744B (en) | 2003-08-11 |
| DE10053428A1 (de) | 2002-05-16 |
| WO2002035600A2 (de) | 2002-05-02 |
| US20030190778A1 (en) | 2003-10-09 |
| US6852598B2 (en) | 2005-02-08 |
| CN1227723C (zh) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306990B1 (ko) | 반도체디바이스제조방법 | |
| JP3770250B2 (ja) | 半導体装置の製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JP2004512694A (ja) | Ｄｍｏｓトランジスタを製作する方法 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100469760B1 (ko) | 복합 반도체 소자의 게이트 산화막 형성 방법 | |
| US20010026995A1 (en) | Method of forming shallow trench isolation | |
| JP2001144188A (ja) | 半導体装置の製造方法 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| JPH07176606A (ja) | 半導体装置およびその製造方法 | |
| KR100240096B1 (ko) | 반도체장치의 소자 제조방법 | |
| JP3114675B2 (ja) | 半導体装置の製造方法 | |
| KR100575361B1 (ko) | 플래시 게이트 및 고전압 게이트 형성 방법 | |
| KR930002059B1 (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| KR100564432B1 (ko) | 트랜지스터 제조 방법 | |
| JP2001110910A (ja) | 半導体装置の製造方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JPH03169072A (ja) | 半導体装置の製造方法 | |
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPH0992789A (ja) | 半導体装置及びその製造方法 | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| JPH09162358A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040524 |