CN1227723C - 双扩散型金属氧化物半导体晶体管的制造方法 - Google Patents

双扩散型金属氧化物半导体晶体管的制造方法 Download PDF

Info

Publication number
CN1227723C
CN1227723C CNB018181422A CN01818142A CN1227723C CN 1227723 C CN1227723 C CN 1227723C CN B018181422 A CNB018181422 A CN B018181422A CN 01818142 A CN01818142 A CN 01818142A CN 1227723 C CN1227723 C CN 1227723C
Authority
CN
China
Prior art keywords
layer
grid
dmos
source area
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018181422A
Other languages
English (en)
Other versions
CN1471729A (zh
Inventor
K·米勒
C·瓦格纳
K·罗斯奇劳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1471729A publication Critical patent/CN1471729A/zh
Application granted granted Critical
Publication of CN1227723C publication Critical patent/CN1227723C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供双扩散型金属氧化物半导体(DMOS)晶体管的制造方法。本发明的优点是，通过使用保护层使已基本完成的DMOS晶体管结构免于受到后续加工步骤的负面影响。根据本发明的、制造具有本体区、源极区和栅极的双扩散型金属氧化物半导体晶体管结构的方法包括下列步骤：步骤A，提供具有一栅极氧化物的半导体衬底；步骤B，在栅极氧化物上涂布一个导电层；步骤C，使导电层形成图形，其中，安置在随后将产生的源极区上方的一些导电层部分被去除；步骤D，产生本体区及源极区；步骤E，在半导体衬底上涂布至少一个保护层；步骤F，使保护层及导电层形成图形，以产生双扩散型金属氧化物半导体晶体管的栅极；步骤G，至少在源极区上方除去保护层。

Description

双扩散型金属氧化物半导体晶体管的制造方法
技术领域
本发明涉及双扩散型金属氧化物半导体(DMOS)晶体管的制造方法，特别是涉及在半导体器件内与互补金属氧化物半导体(CMOS)的逻辑电路结合的DMOS晶体管的制造方法。
背景技术
在现代电子产品的许多应用场合中存在这样的问题，即除了纯粹的信息处理外，电子产品也必须以某种形式对其周围环境产生影响。这样的应用包括范围很广的产品。安全气囊的控制系统就是一个代表例，它一方面分析处理加速度感应器的测量信号，另一方面，它在意外事件发生时触发安全气囊。另一个例子就是智能型电池充电器。
由于成本原因，所有的不同功能被组合到唯一一个半导体产品中，这是有利的。但是，当制造这种“智能型”产品时，对所采用的制造过程提出了严格要求。因此，例如必须封装密度高地在一个芯片上整合各种器件如CMOS晶体管、DMOS晶体管及双极晶体管。在这里，这种整合应该这样进行，即一些类型的器件具有尽可能理想的器件参数。但同时，制造过程应该具有可能少的加工步骤并且特别是尽可能低的掩模平面。
通常，在整合一个或多个DMOS功率晶体管及一个CMOS逻辑电路时，要利用两种不同的栅极氧化物/栅极配位聚剂。通过这种方法，DMOS晶体管的器件参数以及CMOS晶体管的器件参数可以尽可能彼此无关地适应于各自要求。在图1a-1f中，结合DMOS晶体管区域内的示意横截面图示出了整合两个栅极氧化物/栅极配位聚剂时的典型加工过程。
为了制造该DMOS晶体管，准备出一个半导体衬底1，在该半导体衬底1上，已经在一些晶体管2与所谓的栅极氧化物3之间产生绝缘。然后，可以在该半导体衬底1上淀积一个多晶硅层4并在该多晶硅层上淀积一个绝缘层5。然后，借助光刻技术，使多晶硅层4和绝缘层5具有图形地形成一个所谓的DMOS栅极重叠结构(如图1a所示)。
然后，涂上一层光刻胶6，它是通过第二光刻平面被构造成的。成图光刻胶6构成一个掩模，借助该掩模，用于DMOS晶体管的本体区8和源极9的掺杂材料便可被植入DMOS晶体管的源极区(图1b)。
经过热处理，植入的掺杂材料扩散出去并由此形成DMOS晶体管的本体区8及源极9(图1c)。由于源极无定向植入，所以经常出现晶体缺陷。随着DMOS晶体管的本体区8及源极9的形成，除了植入引线外，DMOS晶体管的制造就算基本完成。不过，还有其它一些加工步骤，这些步骤用于制造CMOS晶体管(未示出)并且当然也会影响到基本完成的DMOS晶体管。
随后是有源区的蚀除。在DMOS晶体管区域中，这造成DMOS晶体管源极的蚀除。在CMOS晶体管区域中，这种有源区蚀除的作用是为CMOS晶体管的栅极氧化物的制造做好准备。在该蚀刻步骤中，出现了在DMOS栅极重叠结构下方的DMOS栅极氧化物的底蚀10(图1d)。
然后，进行CMOS晶体管的栅极氧化物制造，并且在CMOS栅极氧化期间内，在DMOS晶体管区域内，氧化外露的DMOS栅极配位侧面，而在底蚀10区域内，在过渡到源极9的部分上，DMOS晶体管的栅极厚度增大(“喙”)。这样一来，不可控制地影响到了阈电压，这显著加强了其漏散。随后是再淀积上一个多晶硅层11，它在CMOS晶体管区域内用于形成CMOS栅极重叠结构(图1e)。
当随后使CMOS栅极形成有图形时，在DMOS栅极侧面上留下了所谓的间隔体12(图1f)，这些间隔体因多向悬置而无法完全去除。这些高掺杂的多晶硅间隔体12会对DMOS晶体管的阈电压漏散和可达到的产量产生一系列的负面影响。
人们知道，在现有技术中，CMOS晶体管的制造可能导致对已制成的DMOS晶体管产生一系列负面影响，这可能明显使DMOS晶体管的器件参数恶化或可能导致整个整合组件失效。
发明内容
因此，本发明的任务是提供一种DMOS晶体管结构的制造方法，它可以减少或完全避免上述困难。
为了完成该任务，本发明提供一种制造具有本体区、源极区和栅极的双扩散型金属氧化物半导体晶体管结构的方法，该方法包括下列步骤：步骤A，提供具有一栅极氧化物的半导体衬底；步骤B，在所述栅极氧化物上涂布一个导电层；步骤C，使所述导电层形成图形，其中，安置在随后将产生的所述源极区上方的一些导电层部分被去除；步骤D，产生所述本体区及所述源极区；步骤E，在所述半导体衬底上涂布至少一个保护层；步骤F，使所述保护层及所述导电层形成图形，以产生所述双扩散型金属氧化物半导体晶体管的所述栅极；步骤G，至少在所述源极区上方，除去所述保护层。
本发明的优点是，通过使用一个保护层，使已经基本制成的DMOS晶体管结构免于受到其它加工步骤的负面影响。根据本发明，这个DMOS栅极不象通常在现有技术中那样地通过唯一一个光刻步骤被加上图形，而是将DMOS栅极的加图分成两个光刻步骤。在第一光刻步骤中，基本上只有DMOS晶体管结构的源极区被敞露。因此，仍旧存在的电极层便作为掩模地被用于后续的本体区制造。
在对DMOS晶体管结构很重要的本体区和源极区的加工步骤完成后，便可以涂上一个保护层，该保护层在利用另一个光刻步骤进行DMOS栅极的最后成图时保留在源极区上并且在例如继续加工以便制成CMOS晶体管或双极晶体管时保护源极区。尽管DMOS栅极的成图被分成两个光刻等级，本发明方法仍然可以无需附加光刻步骤地实现，因为省掉了现有技术所需的本体区植入用掩模。
作为导电层，最好使用一个多晶硅层。另外，该保护层最好包括一个氧化硅层、一个氮化硅层、另一个氧化硅层。在这里，最好将一个四乙氧基硅甲烷(TEOS)层用作氧化硅层。
根据本发明的一个优选实施例，DMOS晶体管与一个半导体器件中的CMOS晶体管组合在一起。在这个例子中，该保护层特别是用来使已基本完工的DMOS晶体管结构免于受到制造CMOS晶体管的栅极氧化物/栅极的其它加工步骤的负面影响。
在这里，CMOS晶体管的栅极氧化物最好是在步骤F及步骤G之间形成的。另外，CMOS晶体管的栅极最好是在步骤F及步骤G之间形成的。根据本发明的另一个优选实施例，可以在源极区上进行蚀刻，以便为CMOS晶体管去除栅极残余物。
附图说明
以下，将结合附图来详细说明本发明，其中：
图1a-1f示意表示根据现有技术的方法；
图2a-2f示意表示根据本发明的方法。
具体实施方式
图2a-图2f表示根据本发明的DMOS晶体管结构的制造方法。为制造DMOS晶体管结构，首先提供一个半导体衬底1，在该半导体衬底1上，已经在一些晶体管与栅极氧化物3之间形成了绝缘2。另外，也已经形成了所有阱区、埋区及深扩散区，它们是完整制成DMOS晶体管及CMOS晶体管所不可缺少的区域。然后，淀积上一个导电层并最好是多晶硅层4并在该多晶硅层4上淀积一个绝缘层5。接着，通过光刻技术使多晶硅层4和绝缘层5形成有图形，从而基本上只在源极区内敞露多晶硅层4(图2a)。所有其它区域且特别是随后要在其中产生CMOS晶体管的区域仍然被多晶硅层4覆盖住。
接着，进行掺杂材料的植入，以便制成本体区和源极区。本体区8和源极9的植入受到成图多晶硅层4的掩模作用。在这里，首先植入用于本体区的掺杂材料并通过热处理将掺杂材料驱至半导体衬底1中。然后，植入用于源极区的掺杂材料并利用第二次热处理将这些掺杂材料驱至半导体衬底1中。与传统方法相比，得到了这样的优点，即源极植入可以无需附加成本地在本体区扩散后进行。这减少了晶体缺陷密度并促进了源极掺杂的优化。在开始第一次热处理时(炉加热步骤)，最好发生氧化13，以便钝化敞露的多晶硅侧面(图2b)。
然后，利用一个保护层14覆盖源极区和留下的多晶硅区(图2c)。在这个例子中，保护层14包括三个独立层，即一个氧化硅层14a、一个氮化硅层14b及另一个氧化硅层14c。这三层最好是借助化学气相淀积(CVD)法产生的。两个氧化硅层14a、14c最好是用四乙氧基硅甲烷(TEOS)法形成的。
然后，利用第二光刻平面，彻底使DMOS栅极重叠结构形成有图形。在这里，也在所有的其它组件区域内并且尤其是在还要形成的CMOS晶体管区域内(未示出)除去导电层4。此外，保护层14可作为硬掩模地被用于导电层4的蚀刻。
随后是蚀除有源区。当在CMOS晶体管的栅极氧化之前蚀除硅表面时，除去四乙氧基硅甲烷(TEOS)顶层。不过，通过该氮化硅层避免了在这里出现于现有技术的加工过程中的DMOS栅极底蚀。相应地，在后续过程中也有效地防止了在栅极边缘形成“喙”。这也是根据本发明的方法与现有技术的方法相比具有的另一个重大优点。
然后，例如借助湿法蚀刻除掉该氧化层。图2d示出了由此产生的情形。因此，在形成CMOS晶体管的栅极氧化物并且淀积上另一个导电层且尤其是另一个多晶硅层之前，该DMOS源极区仍被四乙氧基硅甲烷(TEOS)层14a覆盖着。由此得到下列优点，即尽可能避免了进一步氧化并进而避免了在源极区的DMOS栅极下面形成“喙”(图2e)。
当使导电层形成有图形以便制成CMOS晶体管的栅极时，一般除了DMOS栅极外，在源极区上还留有导电层残余。在源极区中的多晶硅残余12通过剩下的保护层14(四乙氧基硅甲烷(TEOS)层14a)与源极和DMOS栅极充分地隔离开并且基本上不再位于DMOS栅极的一个悬置区的下面。
多晶硅残余12或许可以借助另一个光刻步骤也被轻易地除去。然后，形成用于DMOS晶体管的引线。为此，如常见到的那样，在源极9上形成一个间隔体(未示出)并进行引线植入。在产生间隔体时，在源极9上方的氧化硅层14a被除去，从而源极9可以在后续加工步骤中被一个导电层(未示出)接通。

Claims (11)

1、一种制造具有本体区(8)、源极区(9)和栅极的双扩散型金属氧化物半导体晶体管结构的方法，该方法包括下列步骤：
步骤A，提供具有一栅极氧化物(3)的半导体衬底(1)；
步骤B，在所述栅极氧化物(3)上涂布一个导电层(4)；
步骤C，使所述导电层(4)形成图形，其中，安置在随后将产生的所述源极区(9)上方的一些导电层(4)部分被去除；
步骤D，产生所述本体区(8)及所述源极区(9)；
步骤E，在所述半导体衬底上涂布至少一个保护层(14)；
步骤F，使所述保护层(14)及所述导电层(4)形成图形，以产生所述双扩散型金属氧化物半导体晶体管的所述栅极；
步骤G，至少在所述源极区(9)上方除去所述保护层(14)。
2、如权利要求1所述的方法，其特征在于，使用一个多晶硅层作为所述导电层(4)。
3、如权利要求1所述的方法，其特征在于，所述保护层(14)包括一氧化硅层(14a)、一氮化硅层(14b)及另一氧化硅层(14c)。
4、如权利要求3所述的方法，其特征在于，所用的所述氧化硅层(14a、14c)是四乙氧基硅甲烷层。
5、如权利要求1至4之一所述的方法，其特征在于，所述双扩散型金属氧化物半导体晶体管与一个互补型金属氧化物半导体晶体管被整合在一个半导体器件中。
6、如权利要求5所述的方法，其特征在于，所述互补型金属氧化物半导体晶体管的栅极氧化物是在所述步骤F及所述步骤G之间产生的。
7、如权利要求5所述的方法，其特征在于，所述互补型金属氧化物半导体晶体管的栅极是在所述步骤F及所述步骤G之间产生的。
8、如权利要求6所述的方法，其特征在于，所述互补型金属氧化物半导体晶体管的栅极是在所述步骤F及所述步骤G之间产生的。
9、如权利要求5所述的方法，其特征在于，进行蚀刻，以便去除在所述源极区(9)上方的所述互补型金属氧化物半导体晶体管的栅极的残余(12)。
10、如权利要求6所述的方法，其特征在于，进行蚀刻，以便去除在所述源极区(9)上方的所述互补型金属氧化物半导体晶体管的栅极的残余(12)。
11、如权利要求7所述的方法，其特征在于，进行蚀刻，以便去除在所述源极区(9)上方的所述互补型金属氧化物半导体晶体管的栅极的残余(12)。
CNB018181422A 2000-10-27 2001-10-17 双扩散型金属氧化物半导体晶体管的制造方法 Expired - Fee Related CN1227723C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10053428.7 2000-10-27
DE10053428A DE10053428A1 (de) 2000-10-27 2000-10-27 Verfahren zur Herstellung eines DMOS-Transistors

Publications (2)

Publication Number Publication Date
CN1471729A CN1471729A (zh) 2004-01-28
CN1227723C true CN1227723C (zh) 2005-11-16

Family

ID=7661350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018181422A Expired - Fee Related CN1227723C (zh) 2000-10-27 2001-10-17 双扩散型金属氧化物半导体晶体管的制造方法

Country Status (9)

Country Link
US (1) US6852598B2 (zh)
EP (1) EP1328970B1 (zh)
JP (1) JP2004512694A (zh)
KR (1) KR20030038808A (zh)
CN (1) CN1227723C (zh)
AT (1) ATE349074T1 (zh)
DE (2) DE10053428A1 (zh)
TW (1) TW546744B (zh)
WO (1) WO2002035600A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612072B1 (ko) * 2004-04-27 2006-08-14 이태복 고 내압용 반도체 소자 및 그 제조방법
EP1804285B1 (en) * 2005-12-27 2018-10-24 Semiconductor Components Industries, LLC Method for manufacturing a transistor with self-aligned channel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175678A (ja) * 1989-12-04 1991-07-30 Sharp Corp 半導体装置の製造方法
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5382536A (en) * 1993-03-15 1995-01-17 Texas Instruments Incorporated Method of fabricating lateral DMOS structure
US5739061A (en) 1993-10-26 1998-04-14 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device using gate side wall as mask for self-alignment
US5874340A (en) * 1996-07-17 1999-02-23 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls
KR100223600B1 (ko) 1997-01-23 1999-10-15 김덕중 반도체 장치 및 그 제조 방법
KR20000051294A (ko) * 1999-01-20 2000-08-16 김덕중 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US6492678B1 (en) * 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension

Also Published As

Publication number Publication date
ATE349074T1 (de) 2007-01-15
US20030190778A1 (en) 2003-10-09
JP2004512694A (ja) 2004-04-22
EP1328970B1 (de) 2006-12-20
TW546744B (en) 2003-08-11
CN1471729A (zh) 2004-01-28
DE10053428A1 (de) 2002-05-16
EP1328970A2 (de) 2003-07-23
KR20030038808A (ko) 2003-05-16
WO2002035600A3 (de) 2002-11-07
US6852598B2 (en) 2005-02-08
WO2002035600A2 (de) 2002-05-02
DE50111707D1 (de) 2007-02-01

Similar Documents

Publication Publication Date Title
US6710383B2 (en) MISFET semiconductor device having a high dielectric constant insulating film with tapered end portions
GB2269050A (en) Semiconductor device and method of fabricating same
CN1037923C (zh) 半导体器件及其制造方法
JP2002532870A (ja) 切欠きゲートを備えたトランジスタ
CN107403721A (zh) 功率金氧半导体场效晶体管的制造方法
JPH0529342A (ja) パワーｍｉｓｆｅｔの製造方法
CN102496568B (zh) 沟槽功率器件结构的制造方法
CN1227723C (zh) 双扩散型金属氧化物半导体晶体管的制造方法
GB2254960A (en) Gate electrode for a mos device and manufacture
CN1250948A (zh) 具有非易失性浮栅存储器的集成半导体器件的制法及器件
JP2538830B2 (ja) セラミックのバリヤ層を利用したシリコンの部分的酸化方法
JPH1131812A (ja) 電荷転送装置およびその製造方法
CN1224085C (zh) 一种不同厚度氧化层的制造方法
KR100632000B1 (ko) 고전압소자의 게이트절연막 형성방법
US20010053574A1 (en) Method for fabricating a semiconductor component having a wiring which runs piecewise in the substrate, and also a semiconductor component which can be fabricated by this method
JPS61241966A (ja) 半導体装置およびその製造方法
JPH08204189A (ja) 半導体装置の製造方法
JP2820263B2 (ja) 半導体素子の製造方法
JPS60176240A (ja) 半導体装置の製造方法
KR940001254B1 (ko) 폴리실리콘을 이용한 반도체 소자의 분리(isolation) 방법
JPH02186625A (ja) 半導体装置の製造方法
US7675128B2 (en) Method for forming a gate insulating layer of a semiconductor device
JPS6237964A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
US20070145434A1 (en) Semiconductor device
JPH01137673A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20161017