JP2004503089A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004503089A5 JP2004503089A5 JP2002507438A JP2002507438A JP2004503089A5 JP 2004503089 A5 JP2004503089 A5 JP 2004503089A5 JP 2002507438 A JP2002507438 A JP 2002507438A JP 2002507438 A JP2002507438 A JP 2002507438A JP 2004503089 A5 JP2004503089 A5 JP 2004503089A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- vias
- forming
- layer
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 claims 7
- 229910052802 copper Inorganic materials 0.000 claims 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 6
- 238000005530 etching Methods 0.000 claims 5
- 230000003667 anti-reflective Effects 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 230000000149 penetrating Effects 0.000 claims 3
- 238000005498 polishing Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
Claims (8)
- 半導体ウェハ(100)上に形成するための方法であって、
半導体ウェハの中に及び/またはその上において、
誘電性接触領域を備え、半導体ウェハの上面に重ねあわせている絶縁層を貫通する複数のビアおよびいくつかのトレンチにて、銅を使用する配線パターンを有しているデバイスを備えており、
上記デバイス上に第1の絶縁層(10)を形成するステップ;
第1の絶縁層(10)の上面(10a)からビア(16a、16b、16c)を形成することで、上記ビア(16a、16b、16c)がデバイスの接触領域とつながるステップ;
導体によりビア(16a、16b、16c)を充填するステップ;
第1の絶縁層(10)上に第2の絶縁層(18)を形成するステップ;
第1の絶縁層(10)の導体が充填されたビア(16a、16b、16c)と導通している第2の絶縁層(18)を貫通して、ビア(22a、22b、22c)を形成するステップ;
第2の絶縁層(18)を貫通して、銅によりビア(22a、22b、22c)を充填するステップ;
第2の絶縁層(18)の上面(18a)上に、第3の絶縁層(24)を形成するステップ;
第3の絶縁層(24)の上面(24a)上に、上記第3の絶縁層(24)に比べて異なるエッチング特性を有する第4の絶縁層(26)を形成するステップ;
第3の絶縁層(24)により、第2の絶縁層(18)を貫通しており銅が充填されたビア(22a、22b、22c)から分離されるが、第2の絶縁層(18)を貫通しているビア(22a、22b、22c)の位置と合わせるようにビア(28a、28b、28c)を形成するため、第4の絶縁層(26)のパターンを形成し、エッチングするステップ;
第4の絶縁層(26)の上面上に反射防止層(30)を形成することで、反射防止材料によりビア(28a、28b、28c)を充填するステップ;
反射防止層(30)および材料のパターンを形成して、第4の絶縁層(26)にてトレンチの範囲を規定するステップ;
反射防止層(30)および第4の絶縁層(26)の部分を取り除いて、第4の絶縁層(26)を貫通しているビア(28a、28b、28c)の上位部分と通じている第4の絶縁層(26)にてトレンチ(31a、31b、31c)を形成するステップであり、
当該ステップにおいては、上記反射防止層(30)および上記第4の絶縁層(26)の部分が、第1のエッチング手段の使用によって取り除かれ、それによって第4の絶縁層(26)のビア(28a、28b、28c)の底に残った反射防止層(30)のプラグ(30a、30b、30c)を残しており;
第4の絶縁層(26)および、第2の絶縁層(18)と第4の絶縁層(26)との間の第3の絶縁層(24)の部分において、第2のエッチング手段を使うことによってプラグを取り除くステップ;
第4の絶縁層および取り除かれた第3の絶縁層の部分において、トレンチおよびビアを銅により充填するステップを有することを特徴とする方法。 - 上記第4の絶縁層(26)のビア(28a、28b、28c)およびトレンチ(30a、30b、30c)は、銅によりはみ出るまで充填され、生成された構成を平坦化するために化学的機械研磨が用いられることを特徴とする請求項1に記載の方法のプロセス。
- 上記第1の絶縁層(10)がBPSG、第2(18)および第4(26)の絶縁層がシリコンオキシド、第3の絶縁層(24)がシリコンニトリドであることを特徴とする請求項1〜2いずれか1項に記載の方法。
- 上記導体は、タングステンであることを特徴とする請求項1〜3いずれか1項に記載の方法。
- 上記導体は、アルミニウムであることを特徴とする請求項1〜3いずれか1項 に記載の方法。
- 第1の絶縁層(10)を貫通して、分離しているビア(16a、16b、16c)各々と導通しており、導体により各々充填されているトレンチを第1の絶縁層(10)の上面(10a)にて形成するステップ;
第1の絶縁層(10)のビア(16a、16b、16c)およびトレンチを、はみ出るまで導体により充填し、化学的機械研磨を用いて双方を平坦化するステップ;
第2の絶縁層(18)の分離しているビア(22a、22b、22c)各々と導通しており、銅により各々充填されているトレンチを第2の絶縁層(18)の上面(18a)にて形成するステップ;
第2の絶縁層(18)のビア(22a、22b、22c)およびトレンチを、はみ出るまで銅により充填し、化学的機械研磨を用いて双方を平坦化するステップを有することを特徴とする請求項1〜5いずれか1項に記載の方法。 - 反射防止層(30)および反射防止材料は、第3の絶縁層(24)に比べて異なるエッチング率を有することを特徴とする請求項1〜6いずれか1項に記載の方法。
- 第3の絶縁層(24)のシリコンニトリド層は、プラズマCVDによって成膜されることを特徴とする請求項1〜7いずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60854000A | 2000-06-30 | 2000-06-30 | |
US09/608,541 | 2000-06-30 | ||
PCT/US2001/021161 WO2002003457A2 (en) | 2000-06-30 | 2001-07-02 | Via first dual damascene process for copper metallization |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004503089A JP2004503089A (ja) | 2004-01-29 |
JP2004503089A6 JP2004503089A6 (ja) | 2004-08-05 |
JP2004503089A5 true JP2004503089A5 (ja) | 2005-02-03 |
Family
ID=24436949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002507438A Pending JP2004503089A (ja) | 2000-06-30 | 2001-07-02 | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2004503089A (ja) |
KR (1) | KR100474605B1 (ja) |
TW (1) | TW519725B (ja) |
WO (1) | WO2002003457A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102454363B1 (ko) | 2020-08-24 | 2022-10-14 | 주식회사 세움피엔에프 | 운동기구의 수평 이동 장치 |
KR102491980B1 (ko) | 2021-01-05 | 2023-01-27 | 최순복 | 필라테스용 레더바렐 |
CN113394184B (zh) * | 2021-06-09 | 2022-06-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
US11876047B2 (en) | 2021-09-14 | 2024-01-16 | International Business Machines Corporation | Decoupled interconnect structures |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
US6127258A (en) * | 1998-06-25 | 2000-10-03 | Motorola Inc. | Method for forming a semiconductor device |
US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
US6245662B1 (en) * | 1998-07-23 | 2001-06-12 | Applied Materials, Inc. | Method of producing an interconnect structure for an integrated circuit |
JP2000150644A (ja) * | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
AU5790800A (en) * | 1999-06-30 | 2001-01-31 | Intel Corporation | Method of protecting an underlying wiring layer during dual damascene processing |
-
2001
- 2001-07-02 JP JP2002507438A patent/JP2004503089A/ja active Pending
- 2001-07-02 TW TW090116395A patent/TW519725B/zh not_active IP Right Cessation
- 2001-07-02 WO PCT/US2001/021161 patent/WO2002003457A2/en active IP Right Grant
- 2001-07-02 KR KR10-2002-7018006A patent/KR100474605B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
TWI559447B (zh) | 半導體裝置與其形成方法 | |
CN104916578B (zh) | 用于beol工艺的气隙方案 | |
US20060194430A1 (en) | Metal interconnect structure and method | |
US10636698B2 (en) | Skip via structures | |
TWI671852B (zh) | 用於共用基板的電路的隔離結構 | |
JP2010232661A (ja) | ビア構造とそれを形成するビアエッチングプロセス | |
US10141394B2 (en) | Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof | |
JP2011527512A (ja) | 半導体素子の製造方法および半導体素子 | |
US6365971B1 (en) | Unlanded vias with a low dielectric constant material as an intraline dielectric | |
CN109390305A (zh) | 一种键合晶圆及其制备方法 | |
US8679937B2 (en) | Method for fabricating a capacitor and capacitor structure thereof | |
KR20140024179A (ko) | 반도체 소자 및 그 제조 방법 | |
TW201937676A (zh) | 具有氣隙之後段製程結構 | |
US9837305B1 (en) | Forming deep airgaps without flop over | |
KR20100050478A (ko) | 컨포멀한 절연층을 사용하는 상보적 금속 피처 형성 방법 | |
JP2001284451A (ja) | 二次元波形構造の製造方法 | |
US20190311948A1 (en) | Fully aligned via in ground rule region | |
US10833149B2 (en) | Capacitors | |
TWI697969B (zh) | 具有混合金屬化之互連 | |
JP2004503089A5 (ja) | ||
US7371653B2 (en) | Metal interconnection structure of semiconductor device and method of forming the same | |
JP4097702B2 (ja) | 単一ビアエッチングおよび二重充填プロセスによって形成された集積回路の多層配線構造 | |
KR101644266B1 (ko) | 캡 기판의 제조 방법, 이를 이용한 mems 장치의 제조 방법, 및 mems 장치 |