TW519725B - Via first dual damascene process for copper metallization - Google Patents

Via first dual damascene process for copper metallization Download PDF

Info

Publication number
TW519725B
TW519725B TW090116395A TW90116395A TW519725B TW 519725 B TW519725 B TW 519725B TW 090116395 A TW090116395 A TW 090116395A TW 90116395 A TW90116395 A TW 90116395A TW 519725 B TW519725 B TW 519725B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
channel
channels
copper
Prior art date
Application number
TW090116395A
Other languages
English (en)
Inventor
Gabriela Brase
Uwe Paul Schroeder
Karen Lynne Holloway
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW519725B publication Critical patent/TW519725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

519725 A7 五、發明説明（ 發明氣隻— 邮本發明係關於使用銅用於互連離散的電路組件作爲半導 "^夕曰曰81的線上處理背端部分之積體電路裝置，特別本發 月係關於於雙鑲嵌程序於溝渠之前先蚀刻通道時，於化與 蝕刻期間保護銅所需晶圓處理的修改。 千 T耆積體電路變更快速的需求驅策技術人員製造較小型 的晶片上固態組件俾提高封裝密度。由於此項需求結果^ 互連線的冶金由以銘爲主的金屬轉向具有較低電阻^的銅 。銅的導電性較高以及成本較低讓其變成更適合用於互連 各個電路組件。又銅比較鋁或鋁-銅對電遷移之抗性較佳因 此可信度較高。 雖然銅具有極爲有利的電氣性質，但當其接觸若干常用 處理化學品時容易氧化、腐姓。因此要緊地，結合銅金屬 化使用的製程於銅暴露時換言之，銅處理過程中未被遮蓋 時不會現此等環境。鋁及鋁_銅線背端金屬化於材料上有 保謾性氧化物遮蓋金屬面因此不易腐I虫。 經濟部中央梯準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 訂 當使用單或雙鑲嵌程序時，銅是極爲適合作爲線背端金 屬。鑲嵌程序使用一系列於絕緣層形成的溝渠。當溝渠以 銅過度％補後，使用化學機械研磨處理（cMp)來去除過度填 補。溝木須與通道區別。溝渠爲延長的切槽，典型係平行 於夕曰曰片表面伸展，係在線背端處理的相同層面被圖樣化 成為互連電路，而通道爲孔，典型係於表面的法線方向伸 展其被圖樣化而連結各層的金屬線。 519725 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（2 本技術使用溝渠優先’辦法。最初由於需要多層相當厚 的氮化矽膜，故將，通道優先，方法折衷。處理過程中保護銅 的氮化矽視需要維持於許多主動區後方。但此等氮化矽層 導致堆疊的介電性質實質上增高，電路效能低裂。若讓氮 化矽膜變薄，則於通道蝕刻期間將劣化。又通道蝕刻將蝕 刻至界定溝渠的氧化物。當採用0.25微米地面法則時，線 界定的即使小量變化也可能造成嚴重可信度問題。 由於已知銅對環境極爲敏感，光阻（典型含硫）及氧化性 化學品於處理過程不可接觸銅面。本發明使用氮化矽作爲 鋼保護層以及蝕刻擋止。 但’溝渠優先，辦法也有其限制。其限制係有關晶圓的光 微影處理。當溝渠醉置結果導致光阻厚度差異時發生困難 。厚度變化視需要可見於DRAMSi寬溝渠（寬線）或極密溝 渠（間隔緊密的窄線）且造成通道影像的印刷扭曲。 …本發明尋求提供一種銅上氮化矽保護層，同時使用新穎 辦法來確保氮化矽於通道與溝渠同時蝕刻期間氮化矽不备 受損。 曰 登_明概要 本發明係有關經由使用雙鑲嵌程序而偏好，通道優先，辦 法用以於鈍化層形4通道（開口 '孔）及溝渠（切槽）。 -個具體實施例中，接觸線冶金沉積層圖樣化破璃層[例 如硼磷矽酸鹽玻璃（BPSG)]且玻璃經平面化。然後不同的絕 緣材料例如氧化矽沉積於破璃層上且經圖樣化而形成淺2 通開口對準於接觸線。通道以銅填補，表面使用化學機械 本紙張尺中國國家縣（⑽M娜 (請先閲讀背面之注意事項再填寫本頁)
519725 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（3 研磨平坦化。氮化矽薄層沉積於平面化絕緣層表面上而形 成爲阻擔層/姓刻擔止層。 氧化石夕層沉積於氮化矽層上方，且藉習知光微影技術圖 樣化而於其中形成通道對準於早期的通道。 本發明中，以非習知方式有利地利用抗反射塗層材料 (ARC)旋塗於晶圓上。ARC塗層填補通道，且以薄ARC層覆 蓋表面其餘部分。當抗反射塗層材料定位時，光阻旋塗於 晶圓上且經圖樣化形成溝渠配置。含通道的氧化矽層再度 被蚀刻而形成溝渠。於溝渠蝕刻期間，抗反射塗層材料也 被蝕刻，但蝕刻速率與氧化矽蝕刻速率不同。由於此種差 異蚀刻速率結果，於溝渠開放處理結束時，抗反射塗層插 塞保留於通道底部。此種抗反射塗層插塞保護氮化矽不會 劣化，而氮化矽又保護下方的銅，蝕刻劑未曾接觸銅。 欲達成此項目的’本發明之特色係於絕緣層蝕刻期間使 用氮化矽膜保護銅。特別此種氮化矽層須夠薄，故堆疊的 介電性質的增加可維持於最低。 本發明之另一項特色係使用抗反射塗層（ARC)來保護氮化 碎塗層。通常，半導體晶片製造時，除了提供光微影術介 質用於矽、絕緣體以及金屬的組件界定之外，使用光阻材 料作爲保護層。 本發明之相關特色包含蝕刻抗反射塗層，因而確保其不 致於冗全有通道被长除。於通道及溝渠的餘刻完成後，抗 反射塗層被移開作爲光阻去除處理的一部分。 有鑒於第一方法，本發明係關於一種於半導體晶圓上形 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁}
1 X-
發明説明（ 經濟部中央標準局員工消費合作衽印製 成互連線之方法，該半遑曲曰 泰 千π植日日内部及/或其上含有具導 电接觸區的裝置，互達 運、，泉圖彳永使用銅於至少部分通道以及 4为溝渠貫穿覆於丰 、午導植日日ϋ頂面的絕緣層。該方法包含 7 I t成第—絕緣層於裝置上；由第-絕緣層頂面 二道貫穿其中，而通道係與裝置的接觸區連通·，以導 通道；形成第二絕緣層於第-絕緣層上；形成通道 二穿矛—絕緣層’㈣通道係與填補第-絕緣層通道的導 月豆連通；以銅填補貫穿第― „ , 、牙罘一、、、巴緣層的通道；形成第三絕緣 屢於第二絕緣層頂面上； ^ y成罘四、纟巴緣層於第三絕緣層頂 第四乡巴緣層具有與第三絕緣層不同的蝕刻特性；圖 ^一匕與姓刻第四絕緣層而形成通道貫穿其中，該等通道藉 弟、乡巴緣層而與穿篇—结_ ' b <經銅填補的通道隔開， 但係對準貫穿第二絕緣層的通道；形成抗反射塗層於第四 絕緣層頂面上，且以抗反射材料填補貫穿其中的通道；圖 樣化該抗反射層及材料而界定溝渠於第四絕緣層；去除該 層杬反射塗層及部分第四絕緣層而形成溝渠於第四絕緣層 ’該等溝渠係與貫f第四絕緣層的通道頂部連通，以及: 除貫穿第四絕緣層通道以及第二與第四絕緣層通道間的部 分第三絕緣層之抗反射材料；以銅填補於第四絕緣層以及 第三絕緣層被去除部分之溝渠及通道。 ^ 鑑於第二方法，本發明係針料一 f对對種於半導體晶圓上形成 互連線圖樣之方法，該互連線圖樣係於覆於半導體晶圓上 的，纟巴緣層’以及包括銅線於平杆曰圓 - 卞仃日日0頂面伸展的溝渠，以 及銅填補於垂直貫穿絕緣層伸展的通道。該方法包含下列 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作杜印製 519725 A7 ________B7 ____ 五、發明説明（5 ) 步驗·於半導體晶圓頂面上形成底絕緣層；於第一絕緣層 頂面形成溝渠’以及由溝渠底部貫穿第一絕緣層形成與溝 渠連通的通道’因此通道係與裝置的接觸區連通；以接觸 金屬過度％補第一絕緣層通道及溝渠，平面化而留下第一 平坦面於半導體晶圓上方；於經過金屬填補的第一絕緣層 上方形成第二絕緣層；形成通道及溝渠於第二絕緣層，以 及使用銅過度填補通道及溝渠；形成第二平坦面於經銅填 補的第一、纟巴緣層；形成氮化矽層於平坦化表面上；沉積第 二絕緣層於氮化矽詹上，該第三絕緣層係具有與氮化矽層 不同的蝕刻速率；圖樣化第三絕緣層而形成通道貫穿其中 ，泫等通道係對準下方的銅，氮化矽膜係作爲蝕刻擋止層 ’形成^反射材料層於第三絕緣層頂面上，抗反射材料層 也填補男牙第二絕緣層的通道；沉積一層光阻於抗反射層 以及以抗反射材料填補的通道上方；圖樣化該光阻，以及 蝕刻抗反射層的暴露部分以及通道及第三絕緣層部分之抗 反射材料俾形成溝渠於第三絕緣層；去除圖樣化光阻，由 通道以及第二與第三層間的氮化矽層部分去除抗反射材料 俾獲得其下方第三材料層之各溝渠及通道係與第二絕緣層 通道之一連通；以及使用銅過度填補第三絕緣層之通道及 溝渠以及氮化矽層的開口，以及平面化表面而留下第二經 銅填補的通道及溝渠於第三絕緣層，其係伸展貫穿氮化矽 層開口且接觸第二絕緣層通道的銅。 由後文詳細説明及申請專利範圍連同附圖將更完整了解 本發明之優點。 -8 · 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ^97公釐）一 —~ ----一^一· (請先閱讀背面之注意事項再填寫本頁)
12a及12c及閘區12b。血 、1溝木係蝕刻入介電質層1 0頂面 1 〇a。層1 〇的通道及溝 搞〆枯 及溝木隧佼以金屬16a、16b及16c典型為 鎢（W)過度填補，化學 械研磨而達成平面表面10a。絕緣 層18典型為二氧化矽製 /衣风纟巴緣層18沉積於平面化表面10a 上。絕緣層1 8的習釦氺防n „ 先阻及蝕刻提供通道及溝渠，其以銅 b及22c過气填補而與鎢16&、工讣及分別做金屬 對金屬接觸。優先鑲栽程序完成，層18頂面⑻以化學機 械研磨平面化。 圖2顯不晶圓1〇〇，並^fij m r r\ ^ ... U 興坦厗50宅微米之PECVD氮化矽24製 成的絕緣層而使沉積於表面18a上作為㈣阻擋層/蓋層，以 及典型為二氧化碎製成的絕緣層26沉積於氮化石夕層24頂面 24a上。然後光阻（圖中未顯示）旋塗於絕緣層％上。於光阻 圖樣化後，絕緣層經反應性離子蝕刻而開啟通道28a、2扑 及28c。後蝕刻處理，用來去除光阻及絕緣層％暴露部分，後 蝕刻處理止於氮化矽阻擋層24。此種方法獲得高度選擇性 ，產生鮮明終點而無反應性離子蝕刻（RIE)延遲，允許通道 28a、28b及28c完全開啟。 圖3顯示晶圓1〇〇於相對薄的抗反射塗層3〇旋塗於晶圓i〇〇 而覆蓋表面且填補絕緣層26之通道28a、28b及28c之後。重 要地須確保通道28a、28b及28c係填補而未存在有通道。實 際上處理後晶圓截面顯示ARC材料填補通道28a、2 8b及2 8c 至約四分之三高度。 例如，等級1100A的抗反射塗層材料經烤乾（首先於95 °c 然後於1 80°C烤乾）以及於二氧化矽26表面使用C4F8 + 02進行 -10 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 519725 經濟部十夬榡準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 非反應彳ΐ RIE經歷4〇秒。一層光阻32典型爲DUV30 MCSIII/JSR 13 0/6250隨後旋塗於晶圓1〇〇且圖樣化而獲得暴 露層3 0部分的開口 3 1 a、3 1 b及3 1 c。開口 3 1 a比開口 2 8 a更寬 係位於通道28a上且與通道連通。開口 3 lb比通道28b更寬係 位於通道28b上且與通道28b連通。開口 31c係比通道28c更 寬，位於通道28c上°方且與通道28c連通。 低選擇性反應性離子蝕刻之典型持續時間爲4〇秒，使用 C4FS、Ar及〇2組合來蝕刻抗反射塗層30暴露部分而暴露絕 緣層26部分，然後也經過蝕刻。如此形成溝渠3仏、3讣及 36c其分別係與通道28a、28b及28c連通。圖4顯示蝕刻後， 抗反射塗層插塞30a、30b及30c分別留在通道28a、28b及 28c底邵。原因在於抗反射塗層材料的去除速率比絕緣層％ 的二氧化矽更慢。如此避免二氧化矽蝕刻的氣氛接觸氮化 矽層24。圖4也顯示氧化矽層26經蝕刻而分別集成溝渠36& 、36b 及 36c 與通道 28a、28b 及 28c。 當抗反射塗層材料30係於通道時，經由修改蝕刻程序成 馬與二氧化矽及抗反射塗層材料的蝕刻相容而非僅與二氧 化=的蝕刻相容，可達成二氧化矽層26的蝕刻而未形成「 圍籬」。依據材料所在位置而定，當蝕刻劑以不同速率由 ㈣去除材料時形成圍籬。如此發現於通道中心的抗反射 空層材料於與抗反射塗層/氧化物界面的抗反射塗層材料的 I虫刻速率不同。 ， 後触刻處理2〇_40秒，分別可由通道28a、28b及28c去除 抗反射塗層材料30a、鳩及恢。然後氮化石夕層Μ使用 -11 - W尺細中國' (請先閲讀背面之注意事項再填寫本頁)
519725 A7 _____B7 五、發明説明（9 ) CHF3 + 〇2選擇性蝕刻去除約35秒。注意全部溝渠雖然皆比 其所連通的通道更寬，但溝渠無需伸展超過通道一邊。 於普通清潔步驟完成後，圖4的結構已經準備使用銅做金 屬填補。 圖5顯示於通道/溝渠開口 28a/36a、28b/36b已經以電鍍銅 40過度填補後的晶圓100。 圖6顯示結果所得頂面42已經使用化學機械研磨而去除過 量銅留下導體40a、40b及40c後的晶圓1〇〇。圖6也説明對此 種層面金屬化完成雙鑲嵌程序的結果。 須了解所述特定具體實施例僅供舉例説明本發明之一般 性原理，熟請技藝人士可未惊離基本敎示做出多種其它具 體實施例。例如絕緣層可非爲二氧化矽，接觸半導體本體 裝置的金屬可爲銘。進一步於若干應用中，部份或全部溝 渠典需連同芫全伸展貫穿絕緣層的通道使用。此外本發明 之新穎方法可始於導體第一階溝渠部分實施，而於通道之 金屬16a、16b及16c爲鎢以及於溝渠的金屬爲銅。 (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國豕標準（CNS ) A4規格（210x297公瘦〉

Claims (1)

  1. 519725 A B c D
    六、申請專利範圍 κ 一種於半導體晶圓上形成互連圖樣之方法，該半導體晶 圓之内邵及/或其上含有具導電接觸區的裝置，互連線圖 樣使用銅於至少部分通道以及部分溝渠貫穿覆於半導骨^ 晶圓頂面的絕緣層，該方法包含下列步骤： 形成第一絕緣層於裝置上； 由第一絕緣層頂面形成通道貫穿其中，而通道係與裝 置的接觸區連通； ^ 以導體填補通道； 形成第二絕緣層於第一絕緣層上； 形成通道貫穿第二絕緣層，而該通道係與填補第一絕 緣層通道的導體連通； 以銅填補貫穿第二絕緣層的通道； 形成第三絕緣層於第二絕緣層頂面上； 形成第四絕緣層於第三絕緣層頂面上，第四絕緣層具 有與第三絕緣層不同的蝕刻特性； 圖樣化與蝕刻第四絕緣層而形成通道貫穿其中，該等 通道藉第三絕緣層而與貫穿第二絕緣層之經銅填補的通 道隔開，但係對準貫穿第二絕緣層的通道； 形成抗反射塗層於第四絕緣層頂面上，且以抗反射材 料填補貫穿其中的通道； 圖樣化該抗反射層及材料以界定溝渠於第四絕緣層； 去除該層抗反射塗層及部分第四絕緣層以形成溝渠於 第四絕緣層，該，溝渠係與貫穿第四絕緣層的通道τ員部 連通，以及去除貫穿第四絕緣層通道以及第二與第四絕 -13- 本紙張尺度適用中國國家標準(CNS) A4规格(210>< 297公釐) 519725
    緣層通道間的部分第三絶緣層之抗反射材料； 、·以銅填補於第四絕緣層以及第三絕緣層被去除之部分 之溝渠及通道。 2·如申請專利範圍第1項之方法，其中第四絕緣層之通道及 ’冓渠係以銅過度填補，以及化學機械研磨用以平面化所 得之結構。
    裝 3 .如申請專利範圍第1項之方法，其中第一絕緣層爲硼磷矽 酸鹽破璃（BPSG)、第二及第四絕緣層爲氧化矽，以及第 二絕緣層爲氮化石夕。 4·如中請專利範圍第1項之方法，其中該導體爲鎢。 5 ·如申請專利範圍第1項之方法，其中該導體爲鋁。 6 ·如申請專利範圍第1項之方法，其進一步包含下列步骤： 形成溝渠於第一絕緣層頂面，溝渠各自與貫穿第一絕 緣層之分開通道連通且各自以導體填補； 以導體過度％補弟一絕緣層的通道及溝渠，以及使用 化學機械研磨平面化通道及溝渠；
    形成溝渠於第二絕緣層頂面，溝渠各自係與第二絕緣 層之分開通道連通且各自以銅填補；以及 以銅過度填補第二絕緣層之通道及溝渠以及使用化學 機械研磨平面化該通道及溝渠。 7. 如申請專利範圍第7項之方法，其中該抗反射層及抗反射 材料具有與第三絕緣層不同的蝕刻速率。 8. 如申請專利範圍第12項之方法，其中該抗反射層及抗反 射材料皆爲DUV30。 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 519725 A BCD k、申請專利範圍 9. 如申請專利範圍第7項之方法，其中該氮化矽膜係藉電聚 加強式化學氣相沉積(PECVD)沉積。 10. —種於半導體晶圓上形成互連線圖樣之方法，該互連線 圖樣係於覆於半導體晶圓上的絕緣層，以及包括鋼線於 平行晶圓頂面伸展的溝渠，以及銅填補於垂直貫穿絕緣 層伸展的通道，該方法包含下列步驟·· 於半導體晶圓頂面上形成第一絕緣層； 於第一絕緣層頂面形成溝渠，以及由溝渠底部貫穿第 一絕緣層形成與丨冓渠連通的通道，因此通道係與裝置的 接觸區連通； 以接觸金屬過度填補第一絕緣層通道及溝渠，平面化 以留下第一平坦面於半導體晶圓上方； 於經過金屬填補的第一絕緣層上方形成第二絕緣層； 幵y成通道及4渠於第二絕緣層，以及使用銅過度填補 通道及溝渠； 、 形成第二平坦面於經銅填補的第二絕緣層； 形成氮化矽層於平坦化表面上； 沉積第二絕緣層於氮化矽層上，該第三絕緣層係具有 與氮化矽層不同的蝕刻速率； 圖樣化第三絕緣層而形成通道貫穿其中，該等通道係 對準下方的銅，氮化石夕膜係作爲触刻擔止層； 形成抗反射材料層於第三絕緣層頂面上，抗反射材料 層也填補貫穿第三絕緣層的通道； ’几積一層光阻於抗反射層以及以抗反射材料填補的通 -15- 本紙張尺度適用中國國家標準 X 297公釐） 519725
    道上方； 圖铋化该光阻，以及蝕刻抗反射層的暴露部分以及通 道及第三絕緣層部分之抗反射材料俾形成溝渠於第三絕 緣層； 去除圖樣化光阻，由通道以及第二與第三層間的氮化 矽層部分去除抗反射材料俾獲得其下方第三材料層之各 ’冓¥及通道係與第二絕緣層通道之一連通；以及 使用銅過度填補第三絕緣層之通道及溝渠以及氮化矽 層的開口，以及平面化表面而留下第二經銅填補的通道 及溝渠於第三絕緣層，其係伸展貫穿氮化矽層開口且接 觸弟二絕緣層通道的銅。 11 ·如申凊專利範圍第丨0項之方法，其中該第一絕緣層爲 BPSG ,以及第二及第三絕緣層爲氧化矽製成。 U·如申請專利範圍第1〇項之方法，其中化學機械研磨係用 於已經使用金屬過度填補後平面化絕緣層表面。 b .如申凊專利範圍第1 〇項之方法，其中該接觸金屬爲鎢。 14.如申凊專利範圍第1〇項之方法，其中該接觸金屬爲鋁。 如申請專利範圍第10項之方法，其中該抗反射層及抗反 射材料具有與第三絕緣層不同的蝕刻速率。 M·如申請專利範圍第15項之方法，其中該抗反射層及抗反 射材料皆爲DUV30。 η·如申請專利範圍第ίο項之方法，其中該氮化石夕層係藉 PECVD沉積。 -16 - 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐）
TW090116395A 2000-06-30 2001-07-02 Via first dual damascene process for copper metallization TW519725B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60854000A 2000-06-30 2000-06-30

Publications (1)

Publication Number Publication Date
TW519725B true TW519725B (en) 2003-02-01

Family

ID=24436949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116395A TW519725B (en) 2000-06-30 2001-07-02 Via first dual damascene process for copper metallization

Country Status (4)

Country Link
JP (1) JP2004503089A (zh)
KR (1) KR100474605B1 (zh)
TW (1) TW519725B (zh)
WO (1) WO2002003457A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454363B1 (ko) 2020-08-24 2022-10-14 주식회사 세움피엔에프 운동기구의 수평 이동 장치
KR102491980B1 (ko) 2021-01-05 2023-01-27 최순복 필라테스용 레더바렐
CN113394184B (zh) * 2021-06-09 2022-06-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11876047B2 (en) 2021-09-14 2024-01-16 International Business Machines Corporation Decoupled interconnect structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
KR100452418B1 (ko) * 1999-06-30 2004-10-12 인텔 코오퍼레이션 듀얼 대머신 공정 중에서 하부 배선층을 보호하는 방법

Also Published As

Publication number Publication date
KR20030020324A (ko) 2003-03-08
KR100474605B1 (ko) 2005-03-10
WO2002003457A2 (en) 2002-01-10
JP2004503089A (ja) 2004-01-29
WO2002003457A3 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
TWI233181B (en) Very low effective dielectric constant interconnect Structures and methods for fabricating the same
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
US5935868A (en) Interconnect structure and method to achieve unlanded vias for low dielectric constant materials
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
US6110648A (en) Method of enclosing copper conductor in a dual damascene process
US5847463A (en) Local interconnect comprising titanium nitride barrier layer
US10784160B2 (en) Semiconductor device having voids and method of forming same
US7074717B2 (en) Damascene processes for forming conductive structures
US6576550B1 (en) ‘Via first’ dual damascene process for copper metallization
US8871635B2 (en) Integrated circuits and processes for forming integrated circuits having an embedded electrical interconnect within a substrate
US6365971B1 (en) Unlanded vias with a low dielectric constant material as an intraline dielectric
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
US6352920B1 (en) Process of manufacturing semiconductor device
US20070072334A1 (en) Semiconductor fabrication process employing spacer defined vias
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
US6117766A (en) Method of forming contact plugs in a semiconductor device
TW519725B (en) Via first dual damascene process for copper metallization
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
US20020117703A1 (en) Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed
KR100268459B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
US6365521B1 (en) Passivation for tight metal geometry
US5932929A (en) Tungsten tunnel-free process
JP2001284354A (ja) 半導体装置の製造方法
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent