CN113394184B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113394184B CN113394184B CN202110642176.7A CN202110642176A CN113394184B CN 113394184 B CN113394184 B CN 113394184B CN 202110642176 A CN202110642176 A CN 202110642176A CN 113394184 B CN113394184 B CN 113394184B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- opening
- back surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 229
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000011241 protective layer Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 18
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000012790 adhesive layer Substances 0.000 description 8
- 238000005429 filling process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供具有器件区和焊盘区的第一晶圆，第一晶圆包括衬底和形成于衬底正面的器件层；开设沟槽于衬底背面中；填充保护层于沟槽中；覆盖第一绝缘介质层于衬底背面上；开设通孔于焊盘区背面的第一绝缘介质层和衬底中；分别形成第一开口和第二开口于器件区和焊盘区背面的第一绝缘介质层中，第一开口暴露出保护层和沟槽开口外围的部分衬底背面，第二开口至少暴露出保护层；去除保护层；形成粘合层至少于第一开口暴露出的沟槽开口外围的部分衬底背面；填充金属层于沟槽、第一开口、第二开口和通孔中。本发明的技术方案能够提高工艺的稳定性以及半导体器件的性能，且降低成本。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
对于半导体技术而言，特别是对于3D IC技术，有些器件除了需要通孔插塞结构(TSV)连接顶层晶圆正面的焊盘之外，还需要对顶层晶圆进行背面加压(例如TOF器件)。现有的方法为：
首先，在顶层晶圆背面的硅衬底中形成深沟槽隔离结构，深沟槽隔离结构中填充有金属W；
然后，在顶层晶圆背面的硅衬底以及深沟槽隔离结构上覆盖绝缘介质层，并在绝缘介质层中干法刻蚀形成通孔，通孔同时暴露出深沟槽隔离结构的顶面和深沟槽隔离结构外围的部分硅衬底的顶面；
接着，在顶层晶圆背面的硅衬底中形成填充有金属的通孔插塞结构；
接着，向通孔的内表面沉积Ti/TiN作为粘合层；
接着，沉积金属Al于通孔中和绝缘介质层上，并刻蚀金属Al，以在硅衬底背面上形成与深沟槽隔离结构和硅衬底电连接的金属栅格层以及与通孔插塞结构电连接的焊盘，通过金属栅格层连接到硅衬底来实现对整个器件进行背面加压。其中，Ti/TiN将通孔中的金属Al和硅衬底连接起来，同一通孔中的金属Al与下方的硅衬底、深沟槽隔离结构中的金属W同时电连接，可以起到维持金属W和硅衬底的电势相等的作用。
从上述方法可知，在制作深沟槽隔离结构、通孔插塞结构以及金属栅格层时均涉及到金属的填充工艺，但是，三个结构的金属填充工艺是分开执行的，导致填充金属的制程很复杂，且对金属线的连接不好，成本也较高。
并且，在绝缘介质层中进行干法刻蚀形成通孔时，为了将暴露出的部分硅衬底和深沟槽隔离结构的顶表面上的绝缘介质层去除完全，会延长刻蚀时间，对绝缘介质层下方的硅衬底和深沟槽隔离结构也进行少量的刻蚀，而由于硅衬底和深沟槽隔离结构涉及到的材料包括硅以及深沟槽隔离结构中的金属W和绝缘材料，使得对绝缘介质层下方的各个结构的刻蚀速率差异大，导致通孔底表面的形貌非常不平整，这样会导致后续形成粘合层时存在如下问题：
(1)对绝缘介质层下方的硅衬底和深沟槽隔离结构进行少量刻蚀时，会轰击深沟槽隔离结构中暴露出的金属W，导致金属W溅射到“干净的硅衬底的表面”；在覆盖粘合层之后，由于暴露出的硅衬底的表面存在一层溅射的金属W，导致粘合层无法与硅衬底直接接触反应(例如无法使得Ti和Si接触反应形成TiSi2)，从而导致此处接触电阻非常大；并且，由于金属W溅射到硅衬底上，导致加压之后会发生电弧放电的问题，即Arcing的问题；
(2)由于通孔底表面的形貌非常不平整(凹凸不平)，导致通孔的底表面很难形成连续的粘合层；若粘合层有裂纹或其他缺陷时，将导致粘合层无法阻隔金属Al与硅衬底的互溶，发生铝尖峰(Al spiking)的问题。
因此，需要对现有的制作通孔插塞结构以及实现晶圆背面加压的工艺进行改进，以解决上述问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够提高工艺的稳定性以及半导体器件的性能，且降低成本。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供具有器件区以及环绕所述器件区的焊盘区的第一晶圆，所述第一晶圆包括衬底和形成于所述衬底正面的器件层；
开设沟槽于所述器件区和所述焊盘区的衬底背面中，所述衬底背面与正面为相对的面；
填充保护层于所述沟槽中，所述保护层至少填满所述沟槽开口；
覆盖第一绝缘介质层于所述衬底背面上，且所述第一绝缘介质层将所述保护层掩埋在内；
开设通孔于所述焊盘区的衬底背面，所述通孔贯穿所述第一绝缘介质层和所述衬底；
分别形成第一开口和第二开口于所述器件区和所述焊盘区衬底背面的第一绝缘介质层中，所述第一开口暴露出所述保护层和所述沟槽开口外围的部分衬底背面，所述第二开口至少暴露出所述保护层；
去除所述保护层；
形成粘合层至少于所述第一开口暴露出的所述沟槽开口外围的部分衬底背面；以及，
填充金属层于所述沟槽、所述第一开口、所述第二开口和所述通孔中。
可选地，在开设所述沟槽于所述器件区和所述焊盘区的衬底背面中之后且在填充所述保护层于所述沟槽中之前，所述半导体器件的制造方法还包括：形成第二绝缘介质层于所述沟槽的内表面以及所述衬底背面上。
可选地，在开设所述通孔于所述焊盘区的衬底背面之后且在分别形成所述第一开口和所述第二开口于所述器件区和所述焊盘区衬底背面的第一绝缘介质层中之前，所述半导体器件的制造方法还包括：形成第三绝缘介质层于所述通孔的侧壁上。
可选地，所述沟槽贯穿所述衬底；或者，所述衬底中形成有浅沟槽隔离结构，所述沟槽暴露出所述浅沟槽隔离结构。
可选地，所述焊盘区的衬底背面中的所述沟槽环绕所述通孔。
可选地，所述保护层的材质包括有机聚合物。
可选地，所述金属层还覆盖于所述第一绝缘介质层上；所述半导体器件的制造方法还包括：刻蚀所述第一绝缘介质层上的金属层，以在所述第一绝缘介质层上形成金属栅格层和焊盘，所述金属栅格层与所述第一开口、所述第二开口中的金属层电连接，所述焊盘与所述通孔中的金属层电连接。
可选地，在覆盖所述第一绝缘介质层于所述衬底背面上之后，所述半导体器件的制造方法还包括：形成沟槽隔离环于所述器件区的衬底背面，所述沟槽隔离环贯穿所述第一绝缘介质层和部分厚度的所述衬底，所述器件区的衬底背面中的沟槽环绕所述沟槽隔离环。
可选地，开设所述沟槽于所述器件区和所述焊盘区的衬底背面中之前，先在所述器件层的远离所述衬底的一面和一第二晶圆的表面上分别形成键合层，然后通过所述键合层将所述第一晶圆键合到所述第二晶圆上。
本发明还提供了一种半导体器件，采用所述的半导体器件的制造方法制造。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，在衬底背面开设沟槽之后，并未直接向沟槽中填充金属层以形成沟槽隔离结构，而是向沟槽中填充保护层，使得后续在衬底背面上的第一绝缘介质层中干法刻蚀形成第一开口和第二开口时，不会存在对沟槽中的金属层进行轰击的情况，进而不会存在沟槽中的金属层中的金属材料(例如金属W)溅射在第一开口和第二开口暴露出的沟槽开口外围的部分衬底背面上的问题，从而使得粘合层能够与第一开口和第二开口中的衬底背面直接接触，避免导致接触电阻增大，同时，也能避免导致Arcing的问题；并且，在干法刻蚀第一绝缘介质层以形成第一开口和第二开口时，即使对衬底背面上的第一绝缘介质层下方的结构进行少量刻蚀，也不存在刻蚀沟槽中的金属层的情况，进而降低了对第一绝缘介质层下方的结构的刻蚀速率的差异，从而避免第一开口和第二开口底表面的形貌不平整，从而避免导致粘合层存在破裂等缺陷，在后续填充的金属层的材质为金属Al时，还能避免导致铝尖峰的问题；并且，在制作好所述沟槽、所述第一开口、所述第二开口和所述通孔之后，同时执行金属填充工艺，使得金属填充工艺得到简化，降低了成本，同时也提高了工艺的稳定性。因此，所述半导体器件的制造方法能够提高工艺的稳定性以及半导体器件的性能，且降低成本。
2、本发明的半导体器件，由于采用本发明的所述半导体器件的制造方法制造，使得半导体器件的性能得到提高。
附图说明
图1是本发明一实施例的半导体器件的制造方法的流程图；
图2a～图2j是图1所示的半导体器件的制造方法中的器件示意图。
其中，附图1～图2j的附图标记说明如下：
11-第一晶圆；111-第一衬底；1111-浅沟槽隔离结构；112-第一器件层；1121-第一金属互连结构；1122-导电插塞；12-第一键合层；131-沟槽；132-第二绝缘介质层；14-保护层；15-第一绝缘介质层；161-通孔；162-第三绝缘介质层；171-浅沟槽；172-绝缘材料层；181-第一开口；182-第二开口；19-金属层；21-第二晶圆；211-第二衬底；212-第二器件层；2121-第二金属互连结构；22-第二键合层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供一种半导体器件的制造方法，参阅图1，图1是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供具有器件区以及环绕所述器件区的焊盘区的第一晶圆，所述第一晶圆包括衬底和形成于所述衬底正面的器件层；
步骤S2、开设沟槽于所述器件区和所述焊盘区的衬底背面中，所述衬底背面与正面为相对的面；
步骤S3、填充保护层于所述沟槽中，所述保护层至少填满所述沟槽开口；
步骤S4、覆盖第一绝缘介质层于所述衬底背面上，且所述第一绝缘介质层将所述保护层掩埋在内；
步骤S5、开设通孔于所述焊盘区的衬底背面，所述通孔贯穿所述第一绝缘介质层和所述衬底；
步骤S6、分别形成第一开口和第二开口于所述器件区和所述焊盘区衬底背面的第一绝缘介质层中，所述第一开口暴露出所述保护层和所述沟槽开口外围的部分衬底背面，所述第二开口至少暴露出所述保护层；
步骤S7、去除所述保护层；
步骤S8、形成粘合层至少于所述第一开口暴露出的所述沟槽开口外围的部分衬底背面；
步骤S9、填充金属层于所述沟槽、所述第一开口、所述第二开口和所述通孔中。
下面参阅图2a～图2j更为详细的介绍本实施例提供的半导体器件的制造方法，图2a～图2j也是半导体器件的纵向截面示意图。图2a～图2j所示的实施例以应用3D IC的图像传感器为例，但并不以此为限制。
按照步骤S1，参阅图2a，提供具有器件区A1以及环绕所述器件区A1的焊盘区A2的第一晶圆11，所述第一晶圆11包括衬底和形成于所述衬底正面的器件层(为了与第二晶圆21上的衬底和器件层区分，所述第一晶圆11中的衬底和器件层定义为第一衬底111和第一器件层112)。
所述第一器件层112中形成有第一金属互连结构1121，还可含有其它功能结构，例如像素阵列、晶体管，或者MEMS微结构(例如振膜、电极等结构)。
所述第一晶圆11可以为器件晶圆，例如为包含图像传感器的像素阵列的像素晶圆，所述第一晶圆11的种类取决于最终要制作的器件的功能。所述第一晶圆11可以是单层晶圆的结构，也可以是多层晶圆键合后的结构，如附图2a～图2j所示的所述第一晶圆11为单层晶圆的结构。
所述焊盘区A2的第一器件层112中可形成有导电插塞1122，所述导电插塞1122与所述第一金属互连结构1121电连接。
另外，还可提供第二晶圆21，包括第二衬底211和形成于所述第二衬底211正面的第二器件层212。在所述第一晶圆11的第一器件层112上(即所述第一器件层112的远离所述第一衬底111的一面上)形成第一键合层12，且在所述第二晶圆21的第二器件层212上(即所述第二器件层212的远离所述第二衬底211的一面上)形成第二键合层22，然后通过所述第一键合层12和所述第二键合层22将所述第一晶圆11与所述第二晶圆21键合。
并且，在将所述第一晶圆11与所述第二晶圆21键合之后，可以对所述第一晶圆11的背面的第一衬底111进行减薄，以使得所述第一晶圆11的背面的第一衬底111厚度减薄到所需厚度。
其中，所述第二晶圆21可以是逻辑晶圆，其内部形成有CMOS电路；所述第二器件层212可以包含MOS晶体管、电阻、电容以及第二金属互连结构2121等，所述第二金属互连结构2121与所述第一金属互连结构1121电连接。所述第二晶圆21可以是单层晶圆的结构，也可以是多层晶圆键合后的结构。或者，所述第二晶圆21也可以为承载晶圆，无器件功能，在所述第二晶圆21上未形成第二器件层212，而是在其上直接形成第二键合层22，与第一晶圆11上的第一键合层12键合。
按照步骤S2，参阅图2b，开设沟槽131于所述器件区A1和所述焊盘区A2的第一衬底111背面中，所述第一衬底111背面与正面为相对的面。
所述器件区A1的第一衬底111背面中的沟槽131的形状可以为环形或非环形，所述焊盘区A2的第一衬底111背面中的沟槽131的形状可以为环形。
所述第一衬底111中形成有浅沟槽隔离结构1111，且所述第一衬底111的正面暴露出的所述浅沟槽隔离结构1111与所述第一器件层112接触，所述沟槽131暴露出所述浅沟槽隔离结构1111的远离所述第一器件层112的一面；或者，所述沟槽131贯穿所述第一衬底111，以暴露出所述第一器件层112的部分表面。
按照步骤S3，参阅图2d，填充保护层14于所述沟槽131中，所述保护层14至少填满所述沟槽131开口。
在开设所述沟槽131于所述器件区A1和所述焊盘区A2的第一衬底111背面中之后且在填充所述保护层14于所述沟槽131中之前，所述半导体器件的制造方法还包括：如图2c所示，形成第二绝缘介质层132于所述器件区A1和所述焊盘区A2的所述沟槽131的内表面以及所述第一衬底111背面上。
所述第二绝缘介质层132包括氧化硅和介电常数K大于3.9的高K介质中的至少一种。所述第二绝缘介质层132可以为单层结构或至少两层的堆叠结构(例如一层氧化硅和一层高K介质)。
所述保护层14仅填满所述沟槽131顶部的开口位置，即可将所述沟槽131中的第二绝缘介质层132保护起来，避免后续形成第一开口181和第二开口182时所述沟槽131中的第二绝缘介质层132被刻蚀。
所述保护层14的顶面至少与所述第一衬底111的背面齐平。在图2d中，所述保护层14的顶面与所述第一衬底111背面上的第二绝缘介质层132的顶面齐平。可以采用旋涂或喷涂等方式填充所述保护层14。
所述保护层14的材质可以为底部抗反射材料，包括有机聚合物，或者为光刻胶，使得后续在去除所述保护层14时不会影响所述第二绝缘介质层132。
按照步骤S4，参阅图2e，覆盖第一绝缘介质层15于所述第一衬底111背面上，且所述第一绝缘介质层15将所述保护层14掩埋在内。所述第一绝缘介质层15能够在后续形成所述通孔161时确保所述沟槽131中的保护层14不受影响。
所述第一绝缘介质层15的材质可以为氧化硅、氮化硅、氮氧硅等绝缘材料。
按照步骤S5，参阅图2f，开设通孔161于所述焊盘区A2的第一衬底111背面，所述通孔161贯穿所述第一绝缘介质层15和所述第一衬底111。
若所述第一绝缘介质层15和所述第一衬底111之间还形成有所述第二绝缘介质层132，则所述通孔161还贯穿所述第二绝缘介质层132。
开设所述通孔161于所述焊盘区A2的第一衬底111背面的步骤可以包括：首先，形成图案化的光刻胶层(未图示)于所述第一衬底111背面的第一绝缘介质层15上；然后，以所述图案化的光刻胶层为掩膜，依次刻蚀焊盘区A2的所述第一绝缘介质层15、所述第二绝缘介质层132和所述第一衬底111，以形成通孔161，所述通孔161暴露出所述第一器件层112的部分表面和所述导电插塞1122，且所述焊盘区A2的第一衬底111背面中的所述沟槽131环绕所述通孔161。
其中，由于所述通孔161贯穿所述第一衬底111，若所述第一衬底111很厚，则所述通孔161相应会很深，那么，在刻蚀形成所述通孔161时，以所述第一衬底111背面上的所述第二绝缘介质层132和所述第一绝缘介质层15作为硬掩膜，能够使得硬掩膜的厚度足够大，满足刻蚀工艺的需求。
并且，参阅图2g，在开设所述通孔161于所述焊盘区A2的第一衬底111背面之后且在后续分别形成所述第一开口181和所述第二开口182于所述器件区A1和所述焊盘区A2的第一衬底111背面的第一绝缘介质层15中之前，所述半导体器件的制造方法还包括：形成第三绝缘介质层162于所述通孔161的侧壁上。
所述第三绝缘介质层162的材质可以为氧化硅、氮化硅、氮氧硅等绝缘材料。
另外，在覆盖所述第一绝缘介质层15于所述第一衬底111背面上之后，所述半导体器件的制造方法还包括：形成沟槽隔离环于所述器件区A1的第一衬底111背面，所述沟槽隔离环贯穿所述第一绝缘介质层15、所述第二绝缘介质层132和部分厚度的所述第一衬底111，所述器件区A1的第一衬底111背面中的沟槽131环绕所述沟槽隔离环。
形成所述沟槽隔离环于所述器件区A1的第一衬底111背面的步骤可以包括：首先，如图2f所示，依次刻蚀所述器件区A1上的所述第一绝缘介质层15、所述第二绝缘介质层132和部分厚度的所述第一衬底111，以形成浅沟槽171；然后，如图2g所示，向所述浅沟槽171中填充绝缘材料层172，以形成所述沟槽隔离环。
按照步骤S6，参阅图2h，分别形成第一开口181和第二开口182于所述器件区A1和所述焊盘区A2的第一衬底111背面的第一绝缘介质层15中，所述第一开口181同时暴露出所述器件区A1的所述沟槽131中的保护层14和第二绝缘介质层132的顶面、所述沟槽131开口外围的部分第一衬底111背面以及所述第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132的侧壁，所述第二开口182至少暴露出所述焊盘区A2的所述沟槽131中的所述保护层14。
通过干法刻蚀的方法依次刻蚀所述器件区A1的第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132，以形成所述第一开口181，且在刻蚀的过程中，所述保护层14的顶部也被部分去除，所述保护层14能够保护所述器件区A1的所述沟槽131中的第二绝缘介质层132不被刻蚀。
若所述第二开口182仅暴露出所述焊盘区A2的所述沟槽131中的所述保护层14，则通过干法刻蚀的方法刻蚀所述焊盘区A2的第一衬底111背面上的第一绝缘介质层15形成所述第二开口182，即图2h所示的实施例；若所述第二开口182暴露出所述焊盘区A2的所述沟槽131中的所述保护层14和第二绝缘介质层132的顶面以及所述第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132的侧壁，或者，暴露出所述焊盘区A2的所述沟槽131中的所述保护层14和第二绝缘介质层132的顶面、所述沟槽131开口外围的部分第一衬底111背面以及所述第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132的侧壁，则通过干法刻蚀的方法依次刻蚀所述焊盘区A2的第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132，以形成所述第二开口182。且在刻蚀的过程中，所述保护层14的顶部也被部分去除，所述保护层14能够保护所述焊盘区A2的所述沟槽131中的第二绝缘介质层132不被刻蚀。
按照步骤S7，参阅图2i，去除所述保护层14，以使得所述第一开口181与所述器件区A1的第一衬底111背面中的沟槽131连通，以及使得所述第二开口182与所述焊盘区A2的第一衬底111背面中的沟槽131连通。
可以采用灰化工艺去除所述保护层14，以避免去除所述保护层14的过程中损坏所述沟槽131中的第二绝缘介质层132以及其他结构。
按照步骤S8，形成粘合层(未图示)至少于所述第一开口181暴露出的所述沟槽131开口外围的部分第一衬底111背面，以使得后续形成的金属层19至少与所述第一开口181暴露出的所述沟槽131开口外围的部分第一衬底111之间间隔有所述粘合层。所述粘合层用于阻挡所述金属层19中的金属扩散到所述第一晶圆11的第一衬底111中。
若所述第二开口182暴露出所述焊盘区A2的所述沟槽131中的所述保护层14和第二绝缘介质层132的顶面、所述沟槽131开口外围的部分第一衬底111背面以及所述第一衬底111背面上的第一绝缘介质层15和第二绝缘介质层132的侧壁，则所述粘合层还可至少形成于所述第二开口182暴露出的所述沟槽131开口外围的部分第一衬底111背面。
另外，所述粘合层还可形成于所述第一开口181的侧壁上、所述第二开口182的侧壁上以及所述沟槽131中的第二绝缘介质层132的表面上。
所述粘合层的材质可以包括钛、钽和金属氮化物中的至少一种。
按照步骤S9，参阅图2j，填充金属层19于所述沟槽131、所述第一开口181、所述第二开口182和所述通孔161中。
所述沟槽131中的第二绝缘介质层132和金属层19在所述第一晶圆11中构成了沟槽隔离结构；所述通孔161中的第二绝缘介质层132和金属层19在所述第一晶圆11中构成了通孔插塞结构，所述通孔161中的金属层19与所述导电插塞1122电连接。
另外，所述金属层19还覆盖于所述第一绝缘介质层15上；则所述半导体器件的制造方法还包括：刻蚀所述第一绝缘介质层15上的金属层19，以在所述器件区A1和所述焊盘区A2的第一衬底111背面的第一绝缘介质层15上形成金属栅格层以及在所述焊盘区A2的第一衬底111背面的第一绝缘介质层15上形成焊盘，所述器件区A1上的金属栅格层与所述第一开口181中的金属层19电连接，所述焊盘区A2上的金属栅格层与所述第二开口182中的金属层19电连接，所述焊盘与所述通孔161中的金属层19电连接。
所述金属层19的材质包括钨、铝、铜、银和金等金属材料中的至少一种。
从上述半导体器件的制造方法可知，在开设所述沟槽131于所述器件区A1和所述焊盘区A2的第一衬底111背面中之后，并未直接向沟槽131中填充金属层以形成沟槽隔离结构，而是向沟槽131中填充保护层14，使得后续在第一衬底111背面上的第一绝缘介质层15中干法刻蚀形成第一开口181和第二开口182时，不会存在对沟槽131中的金属层进行轰击的情况，进而不会存在沟槽131中的金属层中的金属材料(例如金属W)溅射在第一开口181和第二开口182暴露出的第一衬底111背面上的问题，从而使得粘合层能够与第一开口181和第二开口182中的第一衬底111直接接触，避免导致接触电阻增大，同时，也能避免导致Arcing的问题；并且，在干法刻蚀第一绝缘介质层15以形成第一开口181和第二开口182时，即使对第一衬底111背面上的第一绝缘介质层15下方的结构(包含沟槽131中的第一绝缘介质层15和第一衬底111)进行少量刻蚀，也不存在刻蚀沟槽131中的金属层的情况，进而降低了对第一绝缘介质层15下方的结构的刻蚀速率的差异，从而避免第一开口181和第二开口182底表面的形貌不平整，从而避免导致粘合层存在破裂等缺陷，在后续填充的金属层19的材质为金属Al时，还能避免导致铝尖峰的问题；另外，在形成保护层14于沟槽131中之后形成第一开口181和第二开口182，并继续去除保护层14，使得第一开口181和第二开口182分别与沟槽131连通，能够使得形成的第一开口181和第二开口182具有很好的形貌；并且，在制作好所述沟槽131、所述第一开口181、所述第二开口182和所述通孔161之后，同时执行金属填充工艺(即一步填充)，使得金属填充工艺得到简化，降低了成本，同时也提高了工艺的稳定性。因此，所述半导体器件的制造方法提高了工艺的稳定性以及半导体器件的性能，降低了成本。
本发明一实施例提供了一种半导体器件，所述半导体器件可以采用本发明的所述半导体器件的制造方法制造，所述半导体器件的制造方法参见上述内容，在此不再赘述。
由于采用本发明的所述半导体器件的制造方法制造所述半导体器件，使得能够避免导致接触电阻增大以及避免导致Arcing的问题；并且，能够避免导致粘合层存在破裂等缺陷，使得在填充的金属层的材质为金属Al时，还能避免导致铝尖峰的问题；并且，使得金属填充工艺得到简化，降低了成本，同时也提高了工艺的稳定性。因此，使得所述半导体器件的性能得到提高，且降低了成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，包括：
提供具有器件区以及环绕所述器件区的焊盘区的第一晶圆，所述第一晶圆包括衬底和形成于所述衬底正面的器件层；
开设沟槽于所述器件区和所述焊盘区的衬底背面中，所述衬底背面与正面为相对的面；
填充保护层于所述沟槽中，所述保护层至少填满所述沟槽开口，所述保护层的材质包括有机聚合物；
覆盖第一绝缘介质层于所述衬底背面上，且所述第一绝缘介质层将所述保护层掩埋在内；
开设通孔于所述焊盘区的衬底背面，所述通孔贯穿所述第一绝缘介质层和所述衬底；
分别形成第一开口和第二开口于所述器件区和所述焊盘区衬底背面的第一绝缘介质层中，所述第一开口暴露出所述保护层和所述沟槽开口外围的部分衬底背面，所述第二开口至少暴露出所述保护层；
去除所述保护层；
形成粘合层至少于所述第一开口暴露出的所述沟槽开口外围的部分衬底背面；以及，
填充金属层于所述沟槽、所述第一开口、所述第二开口和所述通孔中。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在开设所述沟槽于所述器件区和所述焊盘区的衬底背面中之后且在填充所述保护层于所述沟槽中之前，所述半导体器件的制造方法还包括：形成第二绝缘介质层于所述沟槽的内表面以及所述衬底背面上。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在开设所述通孔于所述焊盘区的衬底背面之后且在分别形成所述第一开口和所述第二开口于所述器件区和所述焊盘区衬底背面的第一绝缘介质层中之前，所述半导体器件的制造方法还包括：形成第三绝缘介质层于所述通孔的侧壁上。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述沟槽贯穿所述衬底；或者，所述衬底中形成有浅沟槽隔离结构，所述沟槽暴露出所述浅沟槽隔离结构。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述焊盘区的衬底背面中的所述沟槽环绕所述通孔。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述金属层还覆盖于所述第一绝缘介质层上；所述半导体器件的制造方法还包括：刻蚀所述第一绝缘介质层上的金属层，以在所述第一绝缘介质层上形成金属栅格层和焊盘，所述金属栅格层与所述第一开口、所述第二开口中的金属层电连接，所述焊盘与所述通孔中的金属层电连接。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在覆盖所述第一绝缘介质层于所述衬底背面上之后，所述半导体器件的制造方法还包括：形成沟槽隔离环于所述器件区的衬底背面，所述沟槽隔离环贯穿所述第一绝缘介质层和部分厚度的所述衬底，所述器件区的衬底背面中的沟槽环绕所述沟槽隔离环。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，开设所述沟槽于所述器件区和所述焊盘区的衬底背面中之前，先在所述器件层的远离所述衬底的一面和一第二晶圆的表面上分别形成键合层，然后通过所述键合层将所述第一晶圆键合到所述第二晶圆上。
9.一种半导体器件，其特征在于，采用如权利要求1～8中任一项所述的半导体器件的制造方法制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110642176.7A CN113394184B (zh) | 2021-06-09 | 2021-06-09 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110642176.7A CN113394184B (zh) | 2021-06-09 | 2021-06-09 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394184A CN113394184A (zh) | 2021-09-14 |
| CN113394184B true CN113394184B (zh) | 2022-06-17 |
Family
ID=77619952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110642176.7A Active CN113394184B (zh) | 2021-06-09 | 2021-06-09 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394184B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117293156B (zh) * | 2023-11-27 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 深沟槽的制备方法及图像传感器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW519725B (en) * | 2000-06-30 | 2003-02-01 | Infineon Technologies Corp | Via first dual damascene process for copper metallization |
| US8035198B2 (en) * | 2008-08-08 | 2011-10-11 | International Business Machines Corporation | Through wafer via and method of making same |
| US9748174B1 (en) * | 2016-07-20 | 2017-08-29 | Sandisk Technologies Llc | Three-dimensional memory device having multi-layer diffusion barrier stack and method of making thereof |
| US10056461B2 (en) * | 2016-09-30 | 2018-08-21 | Alpha And Omega Semiconductor Incorporated | Composite masking self-aligned trench MOSFET |
| US11037908B2 (en) * | 2019-07-25 | 2021-06-15 | Sandisk Technologies Llc | Bonded die assembly containing partially filled through-substrate via structures and methods for making the same |
| CN111312654B (zh) * | 2019-12-02 | 2022-06-28 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| US11791367B2 (en) * | 2019-12-02 | 2023-10-17 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2021
- 2021-06-09 CN CN202110642176.7A patent/CN113394184B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394184A (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9847255B2 (en) | TSV formation processes using TSV-last approach | |
| US11678133B2 (en) | Structure for integrated microphone | |
| KR101748919B1 (ko) | 3dic 상호 연결 디바이스 및 이를 형성하는 방법 | |
| US8378462B2 (en) | Semiconductor device having through substrate vias | |
| KR101750185B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20160013099A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5802515B2 (ja) | 半導体装置及びその製造方法 | |
| US20090065904A1 (en) | Substrate having through-wafer vias and method of forming | |
| US20090283871A1 (en) | System, Structure, and Method of Manufacturing a Semiconductor Substrate Stack | |
| US20090039471A1 (en) | Semiconductor device | |
| KR20090076832A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI691454B (zh) | Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法 | |
| KR20170023643A (ko) | 반도체 장치 및 이의 제조 방법 | |
| TW201919183A (zh) | 互補金屬氧化物半導體感測器及其形成方法 | |
| CN113284841A (zh) | 形成三维半导体结构的方法 | |
| CN113394184B (zh) | 半导体器件及其制造方法 | |
| US11795051B2 (en) | Through silicon via and redistribution layer | |
| WO2022257313A1 (zh) | 半导体器件及其制造方法 | |
| CN113394268B (zh) | 半导体器件及其制造方法 | |
| US8853073B2 (en) | Method for producing vias | |
| KR101038807B1 (ko) | 이미지센서 및 그 제조방법 | |
| TW201727825A (zh) | 積體電路結構及形成方法 | |
| TWI546866B (zh) | 半導體元件與製作方法 | |
| US11742242B2 (en) | Method for manufacturing through-silicon via with liner | |
| US10475640B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |