JP2004503089A6 - 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 - Google Patents
銅のメタライゼーションに関するビアファーストのデュアルダマシン法 Download PDFInfo
- Publication number
- JP2004503089A6 JP2004503089A6 JP2002507438A JP2002507438A JP2004503089A6 JP 2004503089 A6 JP2004503089 A6 JP 2004503089A6 JP 2002507438 A JP2002507438 A JP 2002507438A JP 2002507438 A JP2002507438 A JP 2002507438A JP 2004503089 A6 JP2004503089 A6 JP 2004503089A6
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- forming
- vias
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 239000010949 copper Substances 0.000 title claims abstract description 61
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 61
- 238000001465 metallisation Methods 0.000 title description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 230000003667 anti-reflective Effects 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 230000000149 penetrating Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000006117 anti-reflective coating Substances 0.000 abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 114
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000002633 protecting Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229920000459 Nitrile rubber Polymers 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001010 compromised Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting Effects 0.000 description 1
- 230000001681 protective Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Abstract
配線パターンが、銅が充填されたパターンから成るビア及びトレンチを備えた、シリコンウェハの表面上に形成される。ビア及びトレンチを充填するプロセスは、エッチストップとしてのシリコンニトリドフィルムの使用と、反射防止コーティングによりビアを充填することを具備している。
Description
(発明の技術分野)
本発明は、半導体シリコンウェハのラインの後工程(the back−end−of−the−line processing)部材としてディスクリート回路部品を配線するために、銅を用いる集積回路装置に関するものであり、特には、デュアルダマシン法にて、トレンチより先にビアがエッチングされる場合、ケミカルエッチングがなされている間、銅を保護することが必要なウェハ工程での改良に関するものである。
【0001】
(本発明の背景)
高速集積回路(faster integrated circuits)に対する需要によって、技術者は、より小さいチップ上に、半導体の部品を形成し、記録密度を増加させるようとしている。この需要の結果、冶金学的配線(interconnect metallurgy)は、アルミニウムベースの金属からより固有抵抗の小さい銅を用いるように移行した。銅は、より高い導電性を有し、低コストであるので、回路部品を配線するのに非常に好ましい。また、銅は、AlまたはAl−Cuよりもエレクトロマイグレーションを抑制するのにより適した電気抵抗を有しており、より信頼性が高い。
【0002】
銅は、大変好ましい電気的特性を有しているが、いくつかの一般的に用いられる処理ケミカル(processing chemicals)に接触すると、酸化し腐食する傾向がある。それ故、処理中に銅が曝された場合、つまり銅が覆われていない場合に上記したような周りの環境から影響を受けないようにした銅を用いたメタライゼーションを配線に用いるプロセスは重大である。ラインの後工程における配線材料AlおよびAl−Cuのメタライゼーションは、これらの材料の金属表面を覆っている保護酸化物のため、腐食は抑制される。
【0003】
シングル又はデュアルダマシン法が用いられた場合、銅は、ラインの後工程用金属として非常に発展性のある材料である。ダマシン法は、絶縁層に形成された一連のトレンチに用いる。トレンチが銅によりはみ出るまで充填された後、化学的機械研磨(CMP)は、あふれ出た銅を取り除くために使われる。そしてトレンチは、ビアから区別されるようになる。トレンチは、伸ばされた溝であり、概してシリコンチップの上面と並列に伸ばされており、ラインの後工程と同じ階層に配線回路のパターンが形成される。一方、ビアは孔であり、概して上記面の法線となるようにのばされており、層間にて金属線を接合するようパターンが形成される。
【0004】
現在の技術では、「トレンチを先に」処理するように取りかかる方法が取られている。当初は、比較的厚いシリコンニトリドフィルムの多層を要求したので、「ビアを先に」処理するように取りかかる方法で妥協された。処理中に銅を保護するシリコンニトリドは、必ず、多くの電極作用面の後に残る。しかしながら、これらのシリコンニトリド層は、上記したシリコンニトリドの堆積の絶縁特性が実質的に増加し、回路性能を低下させることとなった。しかし仮に、シリコンニトリドフィルムが薄層に作られたならば、シリコンニトリドフィルムは、ビアをエッチングしている間に劣化したであろうし、また、ビアのエッチングは、トレンチの範囲を規定している酸化物にまでエッチングを施すことになったであろう。0.25μmの設計基準(ground rule)である場合には、ライン範囲の規定での些細な変化でさえ、信頼性に対する深刻な問題が生じる。
【0005】
銅は、その周りの影響に非常に敏感であることが知られているので、概して硫黄を含有するフォトレジストと酸化を促すケミカルとは、処理中に銅の表面に接触することは許されない。本発明のシリコンニトリドは、銅の層を保護するものとしておよびエッチストップとしての両方で用いられる。
【0006】
しかしながら、「トレンチを先に」処理するように取りかかる方法もまた限界がある。この限界とは、ウェハのフォトリソグラフィ処理と関連するものである。トレンチの構成が、異なるフォトレジストの厚さを招来する場合に困難が生じる。上記厚さの変化は、例えばDRAMSにより要求されるものとして、幅広なトレンチ(広幅ライン)または、非常に緻密なトレンチ(密な空間、狭いライン)が知られており、ビアイメージのプリントの歪みを引き起こす。
【0007】
本発明は、ビアとトレンチとの同時エッチングを行う間、シリコンニトリドがダメージを受けないことを保証する新規性のある方法を用いる一方で、銅を覆うシリコンニトリドの保護層を提供することを目的とする。
【0008】
(本発明の概要)
本発明は、デュアルダマシン法を用いて、不動態層にビア(開口、孔)およびトレンチ(溝)を形成するための、好ましい「ビアを先に」処理するように取りかかる方法の使用に関する。
【0009】
実施例において、接触冶金(contact metallurgy)は、ガラス層[ 例えば、ボロンホスホシリケイトガラス(boron phospho silicate glass)(BPSG)] のパターンを形成するように成膜させて、上記ガラスは、平坦化される。シリコンオキシドのような異なる絶縁材料が、上記ガラス層上に成膜され、接触面にあわせた浅いビア開口を形成するようにパターンが形成される。ビアは、銅で充填され、ビアの表面は、化学的機械研磨により平坦化される。薄いシリコンニトリド層は、保護層/エッチストップとしての役目を担うように平坦化された絶縁材料面上に成膜される。
【0010】
SiO2層は、シリコンニトリド層上に成膜され、従来のフォトリソグラフ技術によってパターンを形成され、SiO2層の中に最初に形成したビアに合わせてビア孔を形成する。
【0011】
本発明における新しい使用は、ウェハ上に回転塗布された反射防止膜(ARC)を有利に構成する。ARCのコーティングは、ビアを充填し、薄いARC層で残りの表面を覆う。所定位置にARC材料があれば、フォトレジストは、ウェハ上に回転塗布して、トレンチの構成を形成するようにパターンを形成する。ビアを含むSiO2層は、トレンチを形成するため再度エッチングされる。トレンチのエッチングを行う間、SiO2とは異なる割合でだが、ARC材料もまたエッチングされる。この異なるエッチング率の結果、トレンチオープンプロセス(trench open process)が終了した後、ARC材料のプラグは上記ビアの底に残ったままである。上記ARCプラグは、シリコンニトリドが分解してしまうことから保護し、そしてひいては、エッチング液が銅と接触しないように下層の銅を保護する。
【0012】
このために、本発明の1つの特徴は、絶縁層のエッチングを行う際に銅を保護するためシリコンニトリドフィルムを使用することである。特には、上記シリコンニトリド層は、堆積の絶縁特性が最小限維持されるぐらいに薄い。
【0013】
本発明の他の特徴は、シリコンニトリド層を保護するために、反射防止膜(ARC)を用いることである。通常、半導体チップを製造する際、フォトレジスト材料は、シリコンと、絶縁体と、金属とからなる部品を解像するフォトリソグラフィ媒体を提供する以外にも、保護層として用いられる。
【0014】
本発明に関する特徴として、ARCのエッチングが挙げられる。このエッチングによって、ARCがビアから完全には除去されていないことが保証されるのである。ビアおよびトレンチのエッチングが完了した後、ARCは、フォトレジスト除去工程(strip process)の一環として除去される。
【0015】
第1処理工程(process aspect)では、本発明は、導電性の接触領域を備えるデバイスを半導体ウェハの中および/または上に有しており、半導体ウェハ上に、デバイスの配線パターンを形成する方法を示す。なお、この配線パターンには、半導体ウェハの上面を覆う絶縁層を貫通している複数のビアおよびいくつかのトレンチに銅が用いられる。本方法は、次のステップを有している。つまり、デバイス上に第1絶縁層を形成するステップと、第1絶縁層の上面からビアを形成することで、ビアがデバイスの接触領域と導通するステップと、導体によりビアを充填するステップと、第1絶縁層上に第2絶縁層を形成するステップと、第1絶縁層に位置する導体が充填されたビアと導通しているビアを第2絶縁層を貫通して形成するステップと、第2絶縁層を貫通するビアに銅を充填するステップと、第2絶縁層の上面に第3絶縁層を形成するステップと、第3絶縁層の上面に第3絶縁層とは異なるエッチング特性を有する第4絶縁層を形成するステップと、第3絶縁層により、第2絶縁層を貫通している銅が充填されたビアから分離されるが、第2絶縁層を貫通しているビアの位置と合わせるようビアを形成するために、上記第4絶縁層のパターンを形成し、エッチングするステップと、第4絶縁層の上面に反射防止膜を形成し、第4絶縁層を貫通しているビアを反射防止材料により充填するステップと、第4絶縁層にトレンチを固定するために、反射防止層と材料とのパターンを形成するステップと、第4絶縁層を貫いているビアの上部部分と導通している第4絶縁層において、トレンチを形成するために、反射防止層と第4絶縁層の一部とを除去し、第2・第4絶縁層のビア間に位置する第3絶縁層の一部と、第4絶縁層を貫通しているビアの反射防止材料を除去するステップと、トレンチおよび第4絶縁層と除去された第3絶縁層の部分のビアを銅により充填するステップとである。
【0016】
第2処理工程では、本発明は、半導体ウェハ上における配線パターンの形成方法示す。なお、この配線パターンは、半導体ウェハに積層した絶縁層にあり、ウェハの上面に対して並列に伸びるトレンチにて銅線を備えており、絶縁層を貫通して垂直に伸びるビアに、銅が充填されている。本方法は、次のステップを有している。つまり、半導体ウェハの上面に第1絶縁層を形成するステップと、第1絶縁層の上面にトレンチを形成し、ビアがデバイスの接触領域と導通するように、第1絶縁層を貫通しているトレンチの底から、トレンチと導通しているビアを形成するステップと、接触金属を備えた第1絶縁層のビアとトレンチとを覆い、半導体ウェハ上に第1平面を残すために平坦化するステップと、上記メタルにより充填された第1絶縁層上に、第2絶縁層を形成するステップと、第2絶縁層にビアとトレンチとを形成し、ビアとトレンチとに銅を充填するステップと、銅が充填された第2絶縁層上に第2平面を形成するステップと、平坦化された表面上にシリコンニトリド層を形成するステップと、エッチストップとして作用しているシリコンニトリド層上に、シリコンニトリド層とは異なるエッチング速度を有する第3絶縁層を堆積するステップと、第3絶縁層を貫通して、下層に位置する銅に整合させたビアを形成するために、第3絶縁層のパターンを形成するステップと、第3絶縁層を貫通しているビアも結果として充填することとなる、反射防止材料層を第3絶縁層の上面に形成するステップと、反射防止材料が充填されているビアと反射防止層との上に、フォトレジスト層を堆積するステップと、フォトレジストのパターンを形成し、第3絶縁層にトレンチを形成するために、反射防止層の露光部分および第3絶縁層の部分とビアとに位置する反射防止材料をエッチングするステップと、ビアの1つと導通している第3絶縁層の下に位置する各トレンチとビアとが形成されるように、パターンを形成したフォトレジストと、ビアから反射防止材料と、第2・第3絶縁層間に位置するシリコンニトリド層の一部とを除去するステップと、第3絶縁層に位置するビアおよびトレンチと、シリコンニトリド層に位置する開口部とを銅により充填し、シリコンニトリド層に位置する開口部と、第2絶縁層に位置するビア中の接触銅とを貫通して広がる第3絶縁層に、銅が充填された第2ビアおよびトレンチを残すために、表面を平坦化するステップとである。
【0017】
本発明は、発明の利点を正しく認識した上、添付図面に基づいて次の詳述および請求項によってさらに理解され得る。
【0018】
(図面の簡単な説明)
各図1〜6は、半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す。
【0019】
なお、本図は縮尺どおりではない。
【0020】
(詳細な説明)
本明細書において、ラインの後工程におけるデュアルダマシン法に対して要求されることは、ビアとトレンチとの両方が、異なるレベルの導電性の配線パターン間に位置するシリコン酸化物またはシリカガラス絶縁層にエッチングされることである。「ビアを先に」処理するように取りかかる方法に対しては、銅が堆積する前に、ビアとトレンチとの両方を配置する必要がある。工程を簡易化するために、一堆積工程中に両方を充填することが有効である。その後、メタルの第1層を保護するように配置されたシリコンニトリドフィルムは、第1層の銅線と第1ビアとの間の金属接触となる金属があるために、実質的には取り除かれなければならない。
【0021】
上述したように、通常の方法は、「トレンチを先に」処理するように取りかかる方法を用いることであった。銅の導電率を損なわないように、銅が処理中に保護されている限り、「ビアを先に」処理するように取りかかる方法の使用には多数の利点がある。
【0022】
図1は、概してボロンホスホシリケイトガラス(BPSG)からなる絶縁(誘電)層10が形成されているシリコンウェハ100の一部を示している。ウェハ100は、その上面100aに、および、その上面100a上に形成された絶縁ゲート電界効果トランジスタと共に示されている。電界効果トランジスタ(デバイス)は、拡散領域12aおよび12c(ドレイン・ソース領域)と、ゲート領域12bとをそれぞれ含んでいる。なお、ゲート領域12bは、ウェハ100の上面100aに位置する誘電ゲート層13上にあり、領域12aと12cとの中央に位置している。一般的には、誘電層13およびゲート領域12bは、領域12aおよび12cが自己整合されてゲート領域12bを形成し得るマスクとして働く領域12bと共に、初めに形成される。従来のフォト処理工程(photoprocessing)では、拡散領域12aおよび12cならびにゲート領域12bを露光するために、層10を貫通して、ビア(開口部)を形成するエッチングプロセスに続いて層10のパターンの形成が行われる。概して、トレンチは、層10の上面10aにエッチングされる。その際に、層10のビアおよびトレンチは、概してタングステン(W)である金属16a・16b・16cがあふれ出るまで充填され、平面10aを得るために化学的機械研磨が行われる。概してSiO2からなる絶縁層18は、平坦化された表面10a上に堆積される。従来のフォトレジストおよび層18のエッチングによって、ビアおよびトレンチが提供される。このビアおよびトレンチは、タングステン16a・16b・16cと金属接触する金属を提供するために、銅22a・22b・22cを用いてそれぞれ充填される。第1ダマシン工程は、化学的機械研磨を用いて平坦化された層18の上面18aを備えることで完成される。
【0023】
図2は、概してPECVDにより成膜された50nmのシリコンニトリドである絶縁層24が、エッチングバリア/キャップ層(etch barrier/cap layer)として機能する表面18a上に堆積され、概してSiO2からなる絶縁層26が、シリコンニトリド層24の上面24a上に堆積された後のウェハ100を示している。次に、フォトレジスト(図示せず)を層26上に回転塗布させる。フォトレジストのパターンが形成された後、ビア28a・28b・28cを開口するために、層26をそれぞれイオンエッチングする。フォトレジストと層26の露出した部分とを除去するために用いられるエッチング前処理(post etch treatment)は、シリコンニトリドバリア層(silicon nitride barrier layer)24でやめる。この工程によって、非反応性のイオンエッチング(RIE)被覆材を用いて先端部(sharp end point)を形成し、ビア28a・28b・28cが十分に開口され得るという高度な選択性を提供する。
【0024】
図3は、比較的薄い反射防止膜30が表面を覆い、層26のビア28a・28b・28cを充填するように、ウェハ100上に回転塗布された後のウェハ100を示している。空所が存在しないようにビア28a・28b・28cに確実に充填することが、重要である。実際としては、処理されたウェハの断面図は、トレンチ28a・28b・28cに、その高さの約4分の3までARC材料を充填することを示している。
【0025】
例えば、グレード(grade)1100AのARC材料を(初めに95℃で、続いて180℃で)ベークし、40秒間、C4F8+O2を用いてSiO226の表面に対し非選択的にRIEを行う。その際に、概してDUV30 MCSIII/JSR 130/6250であるフォトレジスト層32を、ウェハ100上に回転塗布して、層30の部分を曝す開口部31a・31b・31cが形成されるようにパターン化される。ビア28aよりも幅の広い開口部31aは、ビア28aと導通するように配置される。ビア28bよりも幅の広い開口部31bは、ビア28bと導通するように配置される。ビア28cよりも幅の広い開口部31cは、ビア28cと導通するように配置される。
【0026】
選択性の低い反応性イオンエッチングは、一般的には40秒間、C4F8とArとO2との組み合わせを用いて、同様にエッチングされる層26の部分を曝しているARC層30の露出した部分をエッチングし続ける。このことが、結果として、ビア28a・28b・28cと導通しているトレンチ36a・36b・36cの形成につながる。図4は、エッチング後、ビア28a・28b・28cの底に残っている各ARCプラグ30a・30b・30cを示す。これは、ARC材料が層26のSiO2よりも低速度で除去されるためである。このことは、シリコンニトリド層24に接触しないように、SiO2の周囲がエッチングされることを防ぐ。図4はまた、トレンチ36a・36b・36cとビア28a・28b・28cとを一体化するために、オキシド層26が、それぞれエッチングされたことを示している。
【0027】
ARC材料30が、ビアにある場合、オキシド層26のエッチングは、SiO2と、まさにSiO2の代わりとなるARC材料との両方のエッチングが両立するようにエッチングプロセスを修整することによって、「フェンス」を形成することなく達成される。エッチング液が、材料の配置に依存して異なる速度で、ビアから材料を除去する場合、フェンスは形成される。例えば、ARC/オキシド境界面にてARC材料と比較すると、ビアの中央においてARC材料のエッチング率が異なることが分かる。
【0028】
20〜40秒間のエッチング前処理によって、残りのARC材料30a・30b・30cは、ビア28a・28b・28bからそれぞれ除去される。その際に、シリコンニトリド層24は、約35秒間、CHF3+O2を用いて選択的にエッチングされる。たとえトレンチが導通しているビアよりも幅広いとしても、全てのトレンチは、ビアの一面以上に広がることはない。
【0029】
通常の洗浄段階が完了した後、図4に示す構成は、銅を用いて金属充填できるようになっている。
【0030】
図5は、ビア/トレンチ開口部28a/36a・28b/36bが、電気メッキされた銅40によりはみ出るまで充填された後のウェハ100を示している。
【0031】
図6は、余分な銅を残す導体40a・40b・40cを除去するために、生じた上面42が化学的機械研磨によって平坦化された後のウェハ100を示している。図6はまた、この階層でのメタライゼーションに関して、デュアルダマシン方法を完了させた結果を示している。
【0032】
上記した具体的な実施例は、本発明の一般原則を例証しているにすぎず、本方法において当業者が理解できる基本原則から離れることなく、他の様々な実施例を考案することが望まれるということが分かる。例えば、絶縁層は、シリコンジオキシド以外のものでよく、半導体本体のデバイスと接触している金属は、アルミニウムでもよい。さらに、処理例(application)によっては、トレンチのいくつか、または、全てを、絶縁層を完全に貫通して拡大しているビアと共に使用する必要はない。その上、第1階層の導体からなるトレンチ部分を、金属16a・16b・16cがタングステンであるビアと銅であるトレンチとを備えるように組み合わせて本発明の新規性のあるプロセスを始動してもよい。
【図面の簡単な説明】
【図1】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図2】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図3】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図4】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図5】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図6】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
本発明は、半導体シリコンウェハのラインの後工程(the back−end−of−the−line processing)部材としてディスクリート回路部品を配線するために、銅を用いる集積回路装置に関するものであり、特には、デュアルダマシン法にて、トレンチより先にビアがエッチングされる場合、ケミカルエッチングがなされている間、銅を保護することが必要なウェハ工程での改良に関するものである。
【0001】
(本発明の背景)
高速集積回路(faster integrated circuits)に対する需要によって、技術者は、より小さいチップ上に、半導体の部品を形成し、記録密度を増加させるようとしている。この需要の結果、冶金学的配線(interconnect metallurgy)は、アルミニウムベースの金属からより固有抵抗の小さい銅を用いるように移行した。銅は、より高い導電性を有し、低コストであるので、回路部品を配線するのに非常に好ましい。また、銅は、AlまたはAl−Cuよりもエレクトロマイグレーションを抑制するのにより適した電気抵抗を有しており、より信頼性が高い。
【0002】
銅は、大変好ましい電気的特性を有しているが、いくつかの一般的に用いられる処理ケミカル(processing chemicals)に接触すると、酸化し腐食する傾向がある。それ故、処理中に銅が曝された場合、つまり銅が覆われていない場合に上記したような周りの環境から影響を受けないようにした銅を用いたメタライゼーションを配線に用いるプロセスは重大である。ラインの後工程における配線材料AlおよびAl−Cuのメタライゼーションは、これらの材料の金属表面を覆っている保護酸化物のため、腐食は抑制される。
【0003】
シングル又はデュアルダマシン法が用いられた場合、銅は、ラインの後工程用金属として非常に発展性のある材料である。ダマシン法は、絶縁層に形成された一連のトレンチに用いる。トレンチが銅によりはみ出るまで充填された後、化学的機械研磨(CMP)は、あふれ出た銅を取り除くために使われる。そしてトレンチは、ビアから区別されるようになる。トレンチは、伸ばされた溝であり、概してシリコンチップの上面と並列に伸ばされており、ラインの後工程と同じ階層に配線回路のパターンが形成される。一方、ビアは孔であり、概して上記面の法線となるようにのばされており、層間にて金属線を接合するようパターンが形成される。
【0004】
現在の技術では、「トレンチを先に」処理するように取りかかる方法が取られている。当初は、比較的厚いシリコンニトリドフィルムの多層を要求したので、「ビアを先に」処理するように取りかかる方法で妥協された。処理中に銅を保護するシリコンニトリドは、必ず、多くの電極作用面の後に残る。しかしながら、これらのシリコンニトリド層は、上記したシリコンニトリドの堆積の絶縁特性が実質的に増加し、回路性能を低下させることとなった。しかし仮に、シリコンニトリドフィルムが薄層に作られたならば、シリコンニトリドフィルムは、ビアをエッチングしている間に劣化したであろうし、また、ビアのエッチングは、トレンチの範囲を規定している酸化物にまでエッチングを施すことになったであろう。0.25μmの設計基準(ground rule)である場合には、ライン範囲の規定での些細な変化でさえ、信頼性に対する深刻な問題が生じる。
【0005】
銅は、その周りの影響に非常に敏感であることが知られているので、概して硫黄を含有するフォトレジストと酸化を促すケミカルとは、処理中に銅の表面に接触することは許されない。本発明のシリコンニトリドは、銅の層を保護するものとしておよびエッチストップとしての両方で用いられる。
【0006】
しかしながら、「トレンチを先に」処理するように取りかかる方法もまた限界がある。この限界とは、ウェハのフォトリソグラフィ処理と関連するものである。トレンチの構成が、異なるフォトレジストの厚さを招来する場合に困難が生じる。上記厚さの変化は、例えばDRAMSにより要求されるものとして、幅広なトレンチ(広幅ライン)または、非常に緻密なトレンチ(密な空間、狭いライン)が知られており、ビアイメージのプリントの歪みを引き起こす。
【0007】
本発明は、ビアとトレンチとの同時エッチングを行う間、シリコンニトリドがダメージを受けないことを保証する新規性のある方法を用いる一方で、銅を覆うシリコンニトリドの保護層を提供することを目的とする。
【0008】
(本発明の概要)
本発明は、デュアルダマシン法を用いて、不動態層にビア(開口、孔)およびトレンチ(溝)を形成するための、好ましい「ビアを先に」処理するように取りかかる方法の使用に関する。
【0009】
実施例において、接触冶金(contact metallurgy)は、ガラス層[ 例えば、ボロンホスホシリケイトガラス(boron phospho silicate glass)(BPSG)] のパターンを形成するように成膜させて、上記ガラスは、平坦化される。シリコンオキシドのような異なる絶縁材料が、上記ガラス層上に成膜され、接触面にあわせた浅いビア開口を形成するようにパターンが形成される。ビアは、銅で充填され、ビアの表面は、化学的機械研磨により平坦化される。薄いシリコンニトリド層は、保護層/エッチストップとしての役目を担うように平坦化された絶縁材料面上に成膜される。
【0010】
SiO2層は、シリコンニトリド層上に成膜され、従来のフォトリソグラフ技術によってパターンを形成され、SiO2層の中に最初に形成したビアに合わせてビア孔を形成する。
【0011】
本発明における新しい使用は、ウェハ上に回転塗布された反射防止膜(ARC)を有利に構成する。ARCのコーティングは、ビアを充填し、薄いARC層で残りの表面を覆う。所定位置にARC材料があれば、フォトレジストは、ウェハ上に回転塗布して、トレンチの構成を形成するようにパターンを形成する。ビアを含むSiO2層は、トレンチを形成するため再度エッチングされる。トレンチのエッチングを行う間、SiO2とは異なる割合でだが、ARC材料もまたエッチングされる。この異なるエッチング率の結果、トレンチオープンプロセス(trench open process)が終了した後、ARC材料のプラグは上記ビアの底に残ったままである。上記ARCプラグは、シリコンニトリドが分解してしまうことから保護し、そしてひいては、エッチング液が銅と接触しないように下層の銅を保護する。
【0012】
このために、本発明の1つの特徴は、絶縁層のエッチングを行う際に銅を保護するためシリコンニトリドフィルムを使用することである。特には、上記シリコンニトリド層は、堆積の絶縁特性が最小限維持されるぐらいに薄い。
【0013】
本発明の他の特徴は、シリコンニトリド層を保護するために、反射防止膜(ARC)を用いることである。通常、半導体チップを製造する際、フォトレジスト材料は、シリコンと、絶縁体と、金属とからなる部品を解像するフォトリソグラフィ媒体を提供する以外にも、保護層として用いられる。
【0014】
本発明に関する特徴として、ARCのエッチングが挙げられる。このエッチングによって、ARCがビアから完全には除去されていないことが保証されるのである。ビアおよびトレンチのエッチングが完了した後、ARCは、フォトレジスト除去工程(strip process)の一環として除去される。
【0015】
第1処理工程(process aspect)では、本発明は、導電性の接触領域を備えるデバイスを半導体ウェハの中および/または上に有しており、半導体ウェハ上に、デバイスの配線パターンを形成する方法を示す。なお、この配線パターンには、半導体ウェハの上面を覆う絶縁層を貫通している複数のビアおよびいくつかのトレンチに銅が用いられる。本方法は、次のステップを有している。つまり、デバイス上に第1絶縁層を形成するステップと、第1絶縁層の上面からビアを形成することで、ビアがデバイスの接触領域と導通するステップと、導体によりビアを充填するステップと、第1絶縁層上に第2絶縁層を形成するステップと、第1絶縁層に位置する導体が充填されたビアと導通しているビアを第2絶縁層を貫通して形成するステップと、第2絶縁層を貫通するビアに銅を充填するステップと、第2絶縁層の上面に第3絶縁層を形成するステップと、第3絶縁層の上面に第3絶縁層とは異なるエッチング特性を有する第4絶縁層を形成するステップと、第3絶縁層により、第2絶縁層を貫通している銅が充填されたビアから分離されるが、第2絶縁層を貫通しているビアの位置と合わせるようビアを形成するために、上記第4絶縁層のパターンを形成し、エッチングするステップと、第4絶縁層の上面に反射防止膜を形成し、第4絶縁層を貫通しているビアを反射防止材料により充填するステップと、第4絶縁層にトレンチを固定するために、反射防止層と材料とのパターンを形成するステップと、第4絶縁層を貫いているビアの上部部分と導通している第4絶縁層において、トレンチを形成するために、反射防止層と第4絶縁層の一部とを除去し、第2・第4絶縁層のビア間に位置する第3絶縁層の一部と、第4絶縁層を貫通しているビアの反射防止材料を除去するステップと、トレンチおよび第4絶縁層と除去された第3絶縁層の部分のビアを銅により充填するステップとである。
【0016】
第2処理工程では、本発明は、半導体ウェハ上における配線パターンの形成方法示す。なお、この配線パターンは、半導体ウェハに積層した絶縁層にあり、ウェハの上面に対して並列に伸びるトレンチにて銅線を備えており、絶縁層を貫通して垂直に伸びるビアに、銅が充填されている。本方法は、次のステップを有している。つまり、半導体ウェハの上面に第1絶縁層を形成するステップと、第1絶縁層の上面にトレンチを形成し、ビアがデバイスの接触領域と導通するように、第1絶縁層を貫通しているトレンチの底から、トレンチと導通しているビアを形成するステップと、接触金属を備えた第1絶縁層のビアとトレンチとを覆い、半導体ウェハ上に第1平面を残すために平坦化するステップと、上記メタルにより充填された第1絶縁層上に、第2絶縁層を形成するステップと、第2絶縁層にビアとトレンチとを形成し、ビアとトレンチとに銅を充填するステップと、銅が充填された第2絶縁層上に第2平面を形成するステップと、平坦化された表面上にシリコンニトリド層を形成するステップと、エッチストップとして作用しているシリコンニトリド層上に、シリコンニトリド層とは異なるエッチング速度を有する第3絶縁層を堆積するステップと、第3絶縁層を貫通して、下層に位置する銅に整合させたビアを形成するために、第3絶縁層のパターンを形成するステップと、第3絶縁層を貫通しているビアも結果として充填することとなる、反射防止材料層を第3絶縁層の上面に形成するステップと、反射防止材料が充填されているビアと反射防止層との上に、フォトレジスト層を堆積するステップと、フォトレジストのパターンを形成し、第3絶縁層にトレンチを形成するために、反射防止層の露光部分および第3絶縁層の部分とビアとに位置する反射防止材料をエッチングするステップと、ビアの1つと導通している第3絶縁層の下に位置する各トレンチとビアとが形成されるように、パターンを形成したフォトレジストと、ビアから反射防止材料と、第2・第3絶縁層間に位置するシリコンニトリド層の一部とを除去するステップと、第3絶縁層に位置するビアおよびトレンチと、シリコンニトリド層に位置する開口部とを銅により充填し、シリコンニトリド層に位置する開口部と、第2絶縁層に位置するビア中の接触銅とを貫通して広がる第3絶縁層に、銅が充填された第2ビアおよびトレンチを残すために、表面を平坦化するステップとである。
【0017】
本発明は、発明の利点を正しく認識した上、添付図面に基づいて次の詳述および請求項によってさらに理解され得る。
【0018】
(図面の簡単な説明)
各図1〜6は、半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す。
【0019】
なお、本図は縮尺どおりではない。
【0020】
(詳細な説明)
本明細書において、ラインの後工程におけるデュアルダマシン法に対して要求されることは、ビアとトレンチとの両方が、異なるレベルの導電性の配線パターン間に位置するシリコン酸化物またはシリカガラス絶縁層にエッチングされることである。「ビアを先に」処理するように取りかかる方法に対しては、銅が堆積する前に、ビアとトレンチとの両方を配置する必要がある。工程を簡易化するために、一堆積工程中に両方を充填することが有効である。その後、メタルの第1層を保護するように配置されたシリコンニトリドフィルムは、第1層の銅線と第1ビアとの間の金属接触となる金属があるために、実質的には取り除かれなければならない。
【0021】
上述したように、通常の方法は、「トレンチを先に」処理するように取りかかる方法を用いることであった。銅の導電率を損なわないように、銅が処理中に保護されている限り、「ビアを先に」処理するように取りかかる方法の使用には多数の利点がある。
【0022】
図1は、概してボロンホスホシリケイトガラス(BPSG)からなる絶縁(誘電)層10が形成されているシリコンウェハ100の一部を示している。ウェハ100は、その上面100aに、および、その上面100a上に形成された絶縁ゲート電界効果トランジスタと共に示されている。電界効果トランジスタ(デバイス)は、拡散領域12aおよび12c(ドレイン・ソース領域)と、ゲート領域12bとをそれぞれ含んでいる。なお、ゲート領域12bは、ウェハ100の上面100aに位置する誘電ゲート層13上にあり、領域12aと12cとの中央に位置している。一般的には、誘電層13およびゲート領域12bは、領域12aおよび12cが自己整合されてゲート領域12bを形成し得るマスクとして働く領域12bと共に、初めに形成される。従来のフォト処理工程(photoprocessing)では、拡散領域12aおよび12cならびにゲート領域12bを露光するために、層10を貫通して、ビア(開口部)を形成するエッチングプロセスに続いて層10のパターンの形成が行われる。概して、トレンチは、層10の上面10aにエッチングされる。その際に、層10のビアおよびトレンチは、概してタングステン(W)である金属16a・16b・16cがあふれ出るまで充填され、平面10aを得るために化学的機械研磨が行われる。概してSiO2からなる絶縁層18は、平坦化された表面10a上に堆積される。従来のフォトレジストおよび層18のエッチングによって、ビアおよびトレンチが提供される。このビアおよびトレンチは、タングステン16a・16b・16cと金属接触する金属を提供するために、銅22a・22b・22cを用いてそれぞれ充填される。第1ダマシン工程は、化学的機械研磨を用いて平坦化された層18の上面18aを備えることで完成される。
【0023】
図2は、概してPECVDにより成膜された50nmのシリコンニトリドである絶縁層24が、エッチングバリア/キャップ層(etch barrier/cap layer)として機能する表面18a上に堆積され、概してSiO2からなる絶縁層26が、シリコンニトリド層24の上面24a上に堆積された後のウェハ100を示している。次に、フォトレジスト(図示せず)を層26上に回転塗布させる。フォトレジストのパターンが形成された後、ビア28a・28b・28cを開口するために、層26をそれぞれイオンエッチングする。フォトレジストと層26の露出した部分とを除去するために用いられるエッチング前処理(post etch treatment)は、シリコンニトリドバリア層(silicon nitride barrier layer)24でやめる。この工程によって、非反応性のイオンエッチング(RIE)被覆材を用いて先端部(sharp end point)を形成し、ビア28a・28b・28cが十分に開口され得るという高度な選択性を提供する。
【0024】
図3は、比較的薄い反射防止膜30が表面を覆い、層26のビア28a・28b・28cを充填するように、ウェハ100上に回転塗布された後のウェハ100を示している。空所が存在しないようにビア28a・28b・28cに確実に充填することが、重要である。実際としては、処理されたウェハの断面図は、トレンチ28a・28b・28cに、その高さの約4分の3までARC材料を充填することを示している。
【0025】
例えば、グレード(grade)1100AのARC材料を(初めに95℃で、続いて180℃で)ベークし、40秒間、C4F8+O2を用いてSiO226の表面に対し非選択的にRIEを行う。その際に、概してDUV30 MCSIII/JSR 130/6250であるフォトレジスト層32を、ウェハ100上に回転塗布して、層30の部分を曝す開口部31a・31b・31cが形成されるようにパターン化される。ビア28aよりも幅の広い開口部31aは、ビア28aと導通するように配置される。ビア28bよりも幅の広い開口部31bは、ビア28bと導通するように配置される。ビア28cよりも幅の広い開口部31cは、ビア28cと導通するように配置される。
【0026】
選択性の低い反応性イオンエッチングは、一般的には40秒間、C4F8とArとO2との組み合わせを用いて、同様にエッチングされる層26の部分を曝しているARC層30の露出した部分をエッチングし続ける。このことが、結果として、ビア28a・28b・28cと導通しているトレンチ36a・36b・36cの形成につながる。図4は、エッチング後、ビア28a・28b・28cの底に残っている各ARCプラグ30a・30b・30cを示す。これは、ARC材料が層26のSiO2よりも低速度で除去されるためである。このことは、シリコンニトリド層24に接触しないように、SiO2の周囲がエッチングされることを防ぐ。図4はまた、トレンチ36a・36b・36cとビア28a・28b・28cとを一体化するために、オキシド層26が、それぞれエッチングされたことを示している。
【0027】
ARC材料30が、ビアにある場合、オキシド層26のエッチングは、SiO2と、まさにSiO2の代わりとなるARC材料との両方のエッチングが両立するようにエッチングプロセスを修整することによって、「フェンス」を形成することなく達成される。エッチング液が、材料の配置に依存して異なる速度で、ビアから材料を除去する場合、フェンスは形成される。例えば、ARC/オキシド境界面にてARC材料と比較すると、ビアの中央においてARC材料のエッチング率が異なることが分かる。
【0028】
20〜40秒間のエッチング前処理によって、残りのARC材料30a・30b・30cは、ビア28a・28b・28bからそれぞれ除去される。その際に、シリコンニトリド層24は、約35秒間、CHF3+O2を用いて選択的にエッチングされる。たとえトレンチが導通しているビアよりも幅広いとしても、全てのトレンチは、ビアの一面以上に広がることはない。
【0029】
通常の洗浄段階が完了した後、図4に示す構成は、銅を用いて金属充填できるようになっている。
【0030】
図5は、ビア/トレンチ開口部28a/36a・28b/36bが、電気メッキされた銅40によりはみ出るまで充填された後のウェハ100を示している。
【0031】
図6は、余分な銅を残す導体40a・40b・40cを除去するために、生じた上面42が化学的機械研磨によって平坦化された後のウェハ100を示している。図6はまた、この階層でのメタライゼーションに関して、デュアルダマシン方法を完了させた結果を示している。
【0032】
上記した具体的な実施例は、本発明の一般原則を例証しているにすぎず、本方法において当業者が理解できる基本原則から離れることなく、他の様々な実施例を考案することが望まれるということが分かる。例えば、絶縁層は、シリコンジオキシド以外のものでよく、半導体本体のデバイスと接触している金属は、アルミニウムでもよい。さらに、処理例(application)によっては、トレンチのいくつか、または、全てを、絶縁層を完全に貫通して拡大しているビアと共に使用する必要はない。その上、第1階層の導体からなるトレンチ部分を、金属16a・16b・16cがタングステンであるビアと銅であるトレンチとを備えるように組み合わせて本発明の新規性のあるプロセスを始動してもよい。
【図面の簡単な説明】
【図1】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図2】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図3】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図4】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図5】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図6】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
Claims (17)
- 半導体ウェハ上に形成するための方法であって、
半導体ウェハの中に及び/またはその上において、
誘電性接触領域を備え、半導体ウェハの上面に重ねあわせている絶縁層を貫通する複数のビアおよびいくつかのトレンチにて、銅を使用する配線パターンを有しているデバイスを備えており、
上記デバイス上に第1の絶縁層を形成するステップ;
第1の絶縁層の上面からビアを形成することで、上記ビアがデバイスの接触領域と導通するステップ;
導体によりビアを充填するステップ;
第1の絶縁層上に第2の絶縁層を形成するステップ;
第1の絶縁層の導体が充填されたビアと導通している第2の絶縁層を貫通して、ビアを形成するステップ;
第2の絶縁層を貫通して、銅によりビアを充填するステップ;
第2の絶縁層の上面上に、第3の絶縁層を形成するステップ;
第3の絶縁層の上面上に、上記第3の絶縁層に比べて異なるエッチング特性を有する第4の絶縁層を形成するステップ;
第3の絶縁層により、第2の絶縁層を貫通して銅が充填されたビアから分離されるが、第2の絶縁層を貫通しているビアの位置と合わせるようにビアを形成するため、第4の絶縁層のパターンを形成し、エッチングするステップ;
第4の絶縁層の上面上に、反射防止層を形成することで、反射防止材料によりビアを充填するステップ;
反射防止層および材料のパターンを形成して、第4の絶縁層にてトレンチの範囲を規定するステップ;
反射防止層および第4の絶縁層の部分を取り除いて、第4の絶縁層を貫通しているビアの上位部分と通じている第4の絶縁層にて、トレンチを形成し、上記第4の絶縁層を貫通するビアおよび、第2と第4の絶縁層のビア間にある第3の絶縁層部分において、反射防止材料を取り除くステップ;
第4の絶縁層および取り除かれた第3の絶縁層の部分において、トレンチおよびビアを銅により充填するステップを有することを特徴とする方法。 - 上記第4の絶縁層のビアおよびトレンチは、銅によりはみ出るまで充填され、生成された構成を平坦化するために化学的機械研磨が用いられることを特徴とする請求項1に記載の方法のプロセス。
- 上記第1の絶縁層がBPSG、第2および第4の絶縁層がシリコンオキシド、第3の絶縁層がシリコンニトリドであることを特徴とする請求項1に記載の方法。
- 上記導体は、タングステンであることを特徴とする請求項1に記載の方法。
- 上記導体は、アルミニウムであることを特徴とする請求項1に記載の方法。
- 第1の絶縁層を貫通して、分離しているビア各々と導通しており、導体により各々充填されているトレンチを第1の絶縁層の上面にて形成するステップ;
第1の絶縁層のビアおよびトレンチを、はみ出るまで導体により充填し、化学的機械研磨を用いて双方を平坦化するステップ;
第2の絶縁層の分離しているビア各々と導通しており、銅により各々充填されているトレンチを第2の絶縁層の上面にて形成するステップ;
第2の絶縁層のビアおよびトレンチを、はみ出るまで銅により充填し、化学的機械研磨を用いて双方を平坦化するステップを有することを特徴とする請求項1に記載の方法。 - 反射防止層および反射防止材料は、第3の絶縁層に比べて異なるエッチング率を有することを特徴とする請求項7に記載の方法。
- 上記反射防止層および反射防止材料は、ともにDUV30であることを特徴とする請求項12に記載の方法。
- 上記シリコンニトリド層は、PECVDによって堆積されることを特徴とする請求項7に記載の方法。
- 半導体ウェハに重ねあわせている絶縁層内にあり、上記ウェハの上面に対して並列に延びているトレンチに銅線を備えており、絶縁層を垂直に貫通するようにのびているビアを銅により充填している配線パターンを半導体ウェハ上に形成するための方法であって、
半導体ウェハの上面上に第1の絶縁層を形成するステップ;
第1の絶縁層の上層面にトレンチを形成し、上記トレンチと導通しており、トレンチの底から第1の絶縁層を貫通してデバイスの接触領域と導通しているビアを形成するステップ;
第1の絶縁層のビアおよびトレンチを、接触金属によってはみ出るまで充填し、半導体ウェハ上に第1の平面を残すように平坦化するステップ;
第1の絶縁層を充填したメタル上に、第2の絶縁層を形成するステップ;
第2の絶縁層にてビアおよびトレンチを形成し、ビア及びトレンチを銅によりはみ出るまで充填するステップ;
第2の絶縁層を充填した銅に第2の平面を形成するステップ;
上記平坦化した面上に、シリコンニトリド層を形成するステップ;
シリコンニトリド層に比べて異なるエッチング率を有する第3の絶縁層を、シリコンニトリド層上に堆積するステップ;
第3の絶縁層のパターンを形成することで、下層にある銅と合わせられたビア、エッチストップとして働くシリコンニトリドフィルムを形成するステップ;
結果としてビアもまた充填することとなる、第3の絶縁層の上面上に、反射防止材料層を形成するステップ;
反射防止層および反射防止材料を充填したビア上に、フォトレジスト層を堆積するステップ;
フォトレジストのパターンを形成し、ビアの反射防止層および反射防止材料の露出した部分ならびに第3の絶縁層部分をエッチングして、第3の絶縁層にトレンチを形成するステップ;
パターンをなしたフォトレジストを取り除き、ビアから反射防止材料を、そして第2と第3の絶縁層との間のシリコンニトリド部分を取り除き、その結果、第2の絶縁層のビアの1つとつながっている第3の絶縁層にて、各トレンチおよび該トレンチの下にあるビアとなるステップ;
第3の絶縁層のビアおよびトレンチ、ならびにシリコンニトリド層の開口を、銅によりはみ出るまで充填し、表面を平坦化して、ビアおよびトレンチを充填する第2の銅を、シリコンニトリド層の開口を通って第2の絶縁層にあるビアにて銅に接触している第3の絶縁層に残すステップを有することを特徴とする方法。 - 第1の絶縁層はBPSGであり、第2および第3の絶縁層は、シリコンオキシドからなることを特徴とする請求項10に記載のプロセス。
- 化学的機械研磨は、絶縁層の表面がメタルにより充填された後、上記絶縁層の表面を平坦化するために用いられることを特徴とする請求項10に記載のプロセス。
- 上記接触金属は、タングステンであることを特徴とする請求項10に記載の方法。
- 上記接触金属は、アルミニウムであることを特徴とする請求項10に記載の方法。
- 上記反射防止層および反射防止材料は、第3の絶縁層と比べて異なるエッチング率を有することを特徴とする請求項10に記載の方法。
- 反射防止層および反射防止材料は、ともにDUV30であることを特徴とする請求項15に記載の方法。
- シリコンニトリド層は、PECVDによって成膜されていることを特徴とする請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60854000A | 2000-06-30 | 2000-06-30 | |
US09/608,541 | 2000-06-30 | ||
PCT/US2001/021161 WO2002003457A2 (en) | 2000-06-30 | 2001-07-02 | Via first dual damascene process for copper metallization |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004503089A JP2004503089A (ja) | 2004-01-29 |
JP2004503089A6 true JP2004503089A6 (ja) | 2004-08-05 |
JP2004503089A5 JP2004503089A5 (ja) | 2005-02-03 |
Family
ID=24436949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002507438A Pending JP2004503089A (ja) | 2000-06-30 | 2001-07-02 | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2004503089A (ja) |
KR (1) | KR100474605B1 (ja) |
TW (1) | TW519725B (ja) |
WO (1) | WO2002003457A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102454363B1 (ko) | 2020-08-24 | 2022-10-14 | 주식회사 세움피엔에프 | 운동기구의 수평 이동 장치 |
KR102491980B1 (ko) | 2021-01-05 | 2023-01-27 | 최순복 | 필라테스용 레더바렐 |
CN113394184B (zh) * | 2021-06-09 | 2022-06-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
US11876047B2 (en) | 2021-09-14 | 2024-01-16 | International Business Machines Corporation | Decoupled interconnect structures |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
US6127258A (en) * | 1998-06-25 | 2000-10-03 | Motorola Inc. | Method for forming a semiconductor device |
US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
US6245662B1 (en) * | 1998-07-23 | 2001-06-12 | Applied Materials, Inc. | Method of producing an interconnect structure for an integrated circuit |
JP2000150644A (ja) * | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
AU5790800A (en) * | 1999-06-30 | 2001-01-31 | Intel Corporation | Method of protecting an underlying wiring layer during dual damascene processing |
-
2001
- 2001-07-02 JP JP2002507438A patent/JP2004503089A/ja active Pending
- 2001-07-02 TW TW090116395A patent/TW519725B/zh not_active IP Right Cessation
- 2001-07-02 WO PCT/US2001/021161 patent/WO2002003457A2/en active IP Right Grant
- 2001-07-02 KR KR10-2002-7018006A patent/KR100474605B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220359274A1 (en) | Method and Apparatus for Back End of Line Semiconductor Device Processing | |
US8299617B2 (en) | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects | |
US6037664A (en) | Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer | |
US6486059B2 (en) | Dual damascene process using an oxide liner for a dielectric barrier layer | |
US6037255A (en) | Method for making integrated circuit having polymer interlayer dielectric | |
US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
US6143641A (en) | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures | |
US5982035A (en) | High integrity borderless vias with protective sidewall spacer | |
JP2015133509A (ja) | 銅プラグを有する半導体デバイスとその形成方法 | |
US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
US6737744B2 (en) | Semiconductor device including porous insulating material and manufacturing method therefor | |
US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
US20010001742A1 (en) | Method of fabricating a dual -damascene structure in an integrated cirtcuit with multilevel-interconnect strcture | |
US7196423B2 (en) | Interconnect structure with dielectric barrier and fabrication method thereof | |
US7960839B2 (en) | Semiconductor interconnection line and method of forming the same | |
US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
US20020151165A1 (en) | Advanced interconnection for integrated circuits | |
US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
JP2004503089A6 (ja) | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 | |
JP2004503089A (ja) | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 | |
US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
KR100640948B1 (ko) | 반도체 소자의 패드 형성방법 | |
EP1295333A2 (en) | Via first dual damascene process ofr copper metallization | |
KR0172525B1 (ko) | 반도체 소자의 제조방법 |