JP2004363130A - 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ - Google Patents

半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ Download PDF

Info

Publication number
JP2004363130A
JP2004363130A JP2003156033A JP2003156033A JP2004363130A JP 2004363130 A JP2004363130 A JP 2004363130A JP 2003156033 A JP2003156033 A JP 2003156033A JP 2003156033 A JP2003156033 A JP 2003156033A JP 2004363130 A JP2004363130 A JP 2004363130A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
manufacturing
laser
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003156033A
Other languages
English (en)
Other versions
JP4470395B2 (ja
Inventor
Hiromichi Takaoka
洋道 高岡
Mitsuru Nakada
充 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003156033A priority Critical patent/JP4470395B2/ja
Priority to US10/856,275 priority patent/US7354810B2/en
Publication of JP2004363130A publication Critical patent/JP2004363130A/ja
Priority to US12/006,848 priority patent/US20080135785A1/en
Application granted granted Critical
Publication of JP4470395B2 publication Critical patent/JP4470395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】結晶粒界の数を低減させるとともにその方向を制御し、動作速度を向上させ、動作速度のばらつきを抑制した薄膜トランジスタを製造可能な半導体薄膜の製造方法を提供する。
【解決手段】前駆膜２０Ａに所定のビーム長を持つレーザ光３０Ａを照射し、前駆膜２０Ａのレーザ光照射領域を融解させ、レーザ光３０Ａを一の方向に走査して融解領域をこの方向に移動させ、結晶化した半導体層を形成する半導体薄膜の製造方法であって、前記一の方向と直交する方向Ｆにおける前記前駆膜２０Ａ上でのレーザ光のビーム長を、この方向Ｆにおける結晶成長幅の略２倍以下の長さとする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体薄膜の製造方法、及び半導体薄膜の製造装置、並びに薄膜トランジスタに関し、特に結晶粒界を制御した半導体薄膜の製造方法およびその半導体層を有する薄膜トランジスタに関するものである。
【０００２】
【従来の技術】
パソコン等の電子機器の表示装置として、液晶ディスプレイが広く用いられている。特に、各画素にそれぞれスイッチング素子を配したアクティブマトリクス液晶ディスプレイ（ＡＭ−ＬＣＤ）は、高画質の画像が得られることから、近年、急速に普及してきている。かかるＡＭ−ＬＣＤの画素制御用のスイッチング素子やドライバ駆動用のＩＣとしては、主に薄膜トランジスタ（以下、「ＴＦＴ」という）が用いられている。また、このＴＦＴは、前記液晶ディスプレイの他、駆動回路一体型のイメージセンサや蛍光表示管などにも用いられている。
【０００３】
上記したＴＦＴは、通常、図２１に示す工程を経て製造される。まず、図２１（１）に示すように、例えばガラス基板１００の表面に、後述する半導体層の前駆膜となるアモルファスシリコン膜２０２を形成する。次に、図２１（２）に示すように、アモルファスシリコン膜２０２の表面にレーザ光３００を照射し、レーザアニール法により結晶粒を成長させることにより、アモルファスシリコン膜２０２からポリシリコン膜１０２を形成する。レーザアニールは、アモルファスシリコン膜２０２の一端側（例えば図の左端）から他端（同図の右端）に向ってレーザ光３００を走査することにより行う。
【０００４】
そして、図２１（３）に示すように、得られたポリシリコン膜１０２の上にゲート絶縁膜１０４を形成し、半導体層１０２のチャネル領域１２０にチャネルドープした後、ゲート絶縁膜１０４の上にゲート電極１０６を形成する。
【０００５】
次に、図２１（４）に示すように、ゲート電極１０６とゲート絶縁膜１０４を覆うようにして第１層間絶縁膜１３０を形成した後、当該第１層間絶縁膜１３０及びゲート絶縁膜１０４を貫通するコンタクトホール１０８ａ、１１０ａを形成する。そして、第１層間絶縁膜１３０の上に、コンタクトホール１０８ａと接続するソース電極１０８、及びコンタクトホール１１０ａと接続するドレイン電極１１０をそれぞれ形成する。続いて、ソース電極１０８とドレイン電極１１０上を覆うように第２層間絶縁膜１３２を形成し、ＴＦＴを製造する。
【０００６】
ところで、近年ますますＬＣＤの精細度が向上する傾向にあり、また、動画対応のＬＣＤへの要求性能が高まってきており、それに伴って画素制御やドライバ駆動に用いるＴＦＴの動作速度の向上が要望されている。ＴＦＴは、そのポリシリコン膜１０２におけるキャリア（電子または正孔）移動度が大きいほど動作が速くなるが、ポリシリコン膜１０２中に結晶粒界が多数存在すると、キャリア移動度が低下して動作速度を高められないという問題がある。
このようなことから、レーザアニールの際の結晶成長を制御することにより、上記ポリシリコン膜１０２中の結晶粒界の数を低減させて、キャリア移動度を向上させる技術が提案されている。
【０００７】
特許文献１には、矩形状のレーザラインビームを照射することにより、レーザラインビームの幅の約１／２の長さに伸長した結晶粒を有するポリシリコン層を得る技術が開示されている。
この技術は、図２０に示すようにアモルファスシリコン層３０３に約５μｍ×１００μｍの矩形状のレーザラインビームを照射する。このときのレーザビームの密度プロファイルは図中左端に示すような台形状となっている。この結果、レーザラインビームの端に対応するアモルファスシリコン層のＹ１、Ｙ２の部分にシリコン種結晶（図示せず）がランダムに発生する。次いで、ポリシリコンがこれらのシリコン種結晶からレーザラインビームの中央であるＹ３に向かって成長し、最後にポリシリコンの成長はＹ３において停止する。このようにして、レーザラインビームの幅の約１／２の長さに伸長した結晶粒を有するポリシリコン層３０３’が得られる。
この方法によれば、結晶の成長方向にあわせて薄膜トランジスタのキャリア走行方向を設計することにより、薄膜トランジスタの移動度を高くでき、オン電流を高くできる。しかし、この方法では、結晶の成長方向の制御はある程度できるが、レーザラインビーム端部から中央に向かう結晶粒界の制御はできず、薄膜トランジスタのチャネル部分に粒界が入ってしまった場合には、設計通りのキャリア移動度を確保できないという問題があった。また、結晶粒径もレーザラインビーム幅の半分までの大きさにしかならず、大粒径のポリシリコンが得られないという問題があった。
【０００８】
また、Ｊａｍｅｓ Ｓ．Ｉｍらは、細線ビームを走査して当該走査方向に巨大な結晶粒を形成させる技術を報告している （非特許文献１参照）。
この技術は、図２２（１）に示すように、所定のマスクによりパルスレーザ光を幅５μｍ、長さ２００μｍの細線ビーム３１０にして、これをアモルファスシリコン膜２０２に照射して行う。そして、この細線ビーム３１０を下から上へ向って走査することにより、アモルファスシリコン膜２０２を順次加熱（アニール）していく。
【０００９】
この場合、図２２（２）において１回目のパルスレーザの照射が停止すると、融解したアモルファスシリコン膜２０２の結晶化（凝固）は、隣接する非融解領域との固−液界面（図の二点鎖線）をなす細線ビーム３１０の上下端を起点として始まり、当該上下端から融解領域の中央部へ向ってそれぞれ結晶が成長し、凝固部分は結晶化したポリシリコン膜１０２となる。又、各結晶は当該中央部付近で衝突してその成長が停止し、この部分に結晶粒界Ｂが形成される。なお、実際には横方向へも結晶化が進行し、そのため縦方向に沿う多数の結晶粒界が生じるが、これについては後述する。
【００１０】
次に、図２２（３）に示すように、照射領域を上方向に走査して２回目のパルスレーザの照射を行う。この時の走査量は、０．７５μｍである。
【００１１】
このようにすると、図２２（４）に示すように、２回目のパルスレーザの照射が停止した時点で、細線ビーム３１０の上下端を起点として始まり、当該上下端から融解領域の中央部へ向かってそれぞれ結晶が成長する。ここで粒界Ｂは２回目のレーザ照射による融解で消滅する。また、２回目のレーザビームの下端は１回目のレーザ照射で形成された結晶を種として成長するため、このビーム下端部に結晶粒界は生じない。
【００１２】
そして、レーザの照射領域を順次走査してアモルファスシリコン膜２０２の融解と結晶化を繰り返すことにより、図２２（５）に示すように、上方向（走査方向）へ伸びる結晶粒を形成させ、この方向に直交する結晶粒界が存在しないようにすることができる。
【００１３】
また、松村らは、レーザアニールに遮光板（Ｌｉｇｈｔ−ｓｈｉｅｌｄ ｐｌａｔｅ）を用いる技術について報告している（非特許文献２参照）。この技術は、図２３に示すように、レーザ光の光路に遮光板４００を配置することで、細線ビーム３１０Ａの上下方向における温度勾配をより大きくし、結晶成長を促進させるものである。
【００１４】
この場合、図２４の断面図に示すように、遮光板４００はレーザ光３００Ａの右端部を一部遮光するように配置され、この部分を透過した光は回折により遮光板４００の下側に回り込み、回り込んだ部分では、レーザのエネルギーが低くなる。したがって、この部分のアモルファスシリコン膜２０２の温度は直接ビームがあたっている部分に比べて低くなる。
【００１５】
このようにして、図２４における右側の照射領域が低温で、左側の照射領域が高温となる温度勾配（図中の矢印）が生じる。この例では、温度勾配を利用して結晶成長距離を伸ばしている。
【００１６】
【特許文献１】
特開２００２−２１７２０６号公報
【非特許文献１】
“Ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ ｏｆ ｔｈｉｎ ｓｉｌｉｃｏｎ ｆｉｌｍｓ ｏｎ ＳｉＯ２”， Ｒｏｂｅｒｔ Ｓ． Ｓｐｏｓｉｌｉ ａｎｄ Ｊａｍｅｓ Ｓ． Ｉｍ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ６９ （１９） １９９６ ｐｐ．２８６４−２８６６．
【非特許文献２】
“Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ−Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ−Ｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍｓ”， Ｋｅｎｓｕｋｅ Ｉｓｈｉｋａｗａ， Ｍｏｔｏｈｉｒｏ Ｏｚａｗａ， Ｃｈａｎｇ−Ｈｏ Ｏｈ ａｎｄ Ｍａｓａｋｉｙｏ Ｍａｔｓｕｍｕｒａ， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．３７ （１９９８） ｐｐ．７３１−７３６．
【００１７】
【発明が解決しようとする課題】
上記した各レーザアニール法の場合、結晶成長の方向をある程度は制御できる。しかし、上記特許文献１に記載の技術では、レーザラインビームのビーム端部から中央に向かう結晶粒界の制御はできない。また、Ｊａｍｅｓ Ｓ． Ｉｍ（非特許文献１）や松村ら（非特許文献２）の方法では、レーザ光を走査する方向に結晶を伸ばし、この方向に結晶粒界を生じさせないようにすることが可能であるが、走査方向と直交する方向（アモルファスシリコン膜２０２の短辺方向）には結晶を大きく成長させることができず、そのためこの方向に多数の結晶粒界が生じるという問題がある。
【００１８】
つまり、図２５のシリコン層の平面構成図に示すように、図の左右方向（アモルファスシリコン膜２０２の短辺方向）において、レーザ走査方向に沿って形成される粒界Ｂは、形成箇所や密度が制御されておらず、隣接する粒界Ｂ，Ｂ間の距離（結晶１０２ａの巾ｔに相当）は、分布を有しており、その最大値は１μｍ程度である。そして、ＴＦＴにおけるキャリアの移動方向を図の縦方向（Ｉ方向）に設定した場合、結晶粒界Ｂが互いに交差している部分や、結晶粒界Ｂが横方向に折曲した部分でキャリアの移動が妨げられ、キャリア移動度が低下する。また、各結晶１０２ａの幅ｔは一定ではなく製造条件によって変動し、結晶粒界Ｂの数や方向も変化するので、得られたＴＦＴのキャリア移動度やしきい値電圧も製造条件により変動することになる。
【００１９】
上記ポリシリコン膜１０２の短辺方向に巾ｔが様々な結晶１０２ａが形成される原因としては、以下の理由が考えられる。１回目のパルスレーザの照射が行われると、上述したように図示Ｉ方向に沿って延びた結晶が形成される。ただし、レーザ照射により融解したアモルファスシリコン膜には、上記短辺方向における温度勾配が形成されないため、ランダムに核発生が生じる。その結果、様々な巾を有する結晶が形成される。そして、２回目以降のパルスレーザ照射による結晶成長は、大きさが様々であるこれらの結晶を核として行われるため、結果として得られる結晶粒は様々なものとなる。
【００２０】
本発明は、半導体薄膜の製造における上記した問題を解決し、半導体薄膜における結晶粒界の数を低減させるとともにその方向を制御した半導体薄膜を容易に製造することが可能な方法、及び半導体薄膜の製造装置の提供を目的とする。
また、動作速度の向上と、そのばらつきの抑制を実現した薄膜トランジスタの製造方法及び薄膜トランジスタの提供を目的とする。
【００２１】
【課題を解決するための手段】
本発明は、上記課題を解決するために、絶縁基板上に前駆膜となる半導体薄膜を形成し、前記前駆膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記前駆膜に当該一の方向に成長した結晶を形成する半導体薄膜の製造方法であって、前記一の方向と直交する方向における前記前駆膜上での前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとすることを特徴とする半導体薄膜の製造方法を提供するものである。
このように前記レーザ光のビーム長を、上記前駆膜の結晶成長幅のほぼ２倍以下の長さとすることで、レーザ光走査方向に細長い２本の単結晶化された半導体薄膜を製造することができる。結晶成長幅は、レーザ光走査方向と直交する方向の最大結晶幅に加えて、その周りにわずかに形成される多結晶部分とを含む長さを、ここでは上記結晶成長幅と定義する。
ここで、前記一の方向と直交する方向における前記前駆膜上での前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅と略同一の長さ以下とすれば、レーザ光走査方向に１本の細長い単結晶半導体薄膜を製造することが可能である。
【００２２】
前記前駆膜に対して、前記一の方向と直交する方向に所定の間隔をおいて複数配列した前記レーザ光を照射することもできる。すなわち、前記レーザ光は、前記一の方向と直交する方向に所定の間隔をおいて複数配列しても良い。
前記レーザ光の配列間隔は、０．３μｍ以上、好ましくは０．４μｍ以上、さらに好ましくは、０．６μｍ以上であることが望ましい。レーザ光の配列間隔は一定以上の長さが必要であるが、それよりも間隔をあけてあればできあがりの結晶状態に影響はない。
【００２３】
また、前記レーザ光を、平面視千鳥格子状に互い違いに配列して照射することもできる。そして、このように互い違いに配列されたレーザ光は前記一の方向からみたときにビーム長が互いに重なり合っていることが望ましい。このように平面視千鳥格子状に配列すれば、互いのレーザ光の走査方向両側の端部にできる多結晶領域を単結晶化することができる。前記多結晶領域を効果的に単結晶化する点で、特に、前記重なり合いが前記前駆膜上で０．７μｍ以上であることが望ましい。
【００２４】
次に、本発明は、絶縁基板上に前駆膜となる半導体薄膜を形成し、前記前駆膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記前駆膜に当該一の方向に成長した結晶を形成する半導体薄膜の製造方法であって、前記前駆膜へのレーザ光の照射を行うに際して、前記前駆膜の被照射領域に前記一の方向と直交する方向において被照射領域付近に形成される温度勾配領域が複数存在し、上記領域における中間温度地点間の距離が、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとなるように前記レーザ光の照射を行うことを特徴とする半導体薄膜の製造方法を提供する。
前記複数の温度勾配領域の中間温度地点間の距離を、結晶成長幅のほぼ２倍以下の長さとすることで、レーザ光走査方向に細長い２本の単結晶化された半導体薄膜を製造することができる。結晶成長幅は、レーザ光走査方向と直交する方向の最大結晶幅に加えて、その周りにわずかに形成される多結晶部分とを含む長さを、ここでは上記結晶成長幅と定義している。
ここで、前記前駆膜へのレーザ光の照射を行うに際して、前記前駆膜の被照射領域に前記一の方向と直交する方向において被照射領域付近に形成される温度勾配領域が複数存在し、上記領域における中間温度地点間の距離が、前記結晶の一の方向と直交する方向における結晶成長幅と略同一の長さ以下となるように前記レーザ光の照射を行うこともできる。この場合、レーザ光走査方向に１本の細長い単結晶半導体薄膜が製造可能である。
前記複数の温度勾配を、前記前駆膜に照射するレーザ光の光量を変化させることにより形成することができる。また、前記レーザ光の光量変化はレーザ光の光路上に遮蔽部材を挿入することにより行うことができる。
ここで、前記レーザ光の光量変化は、前記前駆膜上で１μｍあたり４６０．８ｍＪ／ｃｍ２以上であることが好ましい。また、同、１μｍあたり５２８ｍＪ／ｃｍ２以上とすることがより好ましい。
本発明では、前記前駆膜として、非晶質または多結晶のシリコン薄膜を用いることができる。
【００２５】
次に、本発明は、絶縁基板上に前駆膜となる非晶質または多結晶シリコン薄膜を形成し、前記非晶質または多結晶シリコン薄膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記非晶質または多結晶シリコン薄膜の当該一の方向に成長した結晶を形成するシリコン薄膜の製造方法であって、前記一の方向と直交する方向における前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとするシリコン薄膜の製造方法により製造したシリコン薄膜を備え、前記シリコン薄膜に、前記結晶成長方向と略同一方向のキャリア走行方向を有する電界効果型トランジスタのチャネル層が形成されていることを特徴とする薄膜トランジスタを提供する。上記構成を備えた本発明の薄膜トランジスタでは、チャネル層部分に粒界がないため、高いキャリア移動度と高いオン電流を実現できる。
【００２６】
次に、本発明は、レーザ発振器と、基板載置台と、この基板載置台上の基板に前記レーザ発振器からのレーザ光を照射するための光学系と、前記基板上で前記レーザ光を走査するための走査機構とを有する半導体薄膜の製造装置であって、前記レーザ光の光路上に所定形状の開口部を有するマスクを配置してなり、前記開口部を介したレーザ光の、前駆膜上における前記走査方向と直交する方向の幅は、前記レーザ光が当該開口部を通して前記基板上に投影されたとき成長させるべき結晶の成長幅の略２倍以下の長さである半導体薄膜の製造装置を提供する。この製造装置によれば、レーザ光走査方向に細長い２本の単結晶化された半導体薄膜の製造が可能となる。
ここで、前記レーザ光の光路上に所定の開口部を有するマスクを配置してなり、前記開口部を介したレーザ光の、前駆膜上における前記走査方向と直交する方向の幅は、前記レーザ光が当該開口を通して前記基板上に投影されたとき成長させるべき結晶の成長幅と略同一の長さ以下である製造装置とすれば、レーザ光走査方向に細長い１本の単結晶化された半導体薄膜が製造可能である。
前記マスクは、前記レーザ光走査方向と直交する方向に所定の間隔をおいて配列形成された複数の前記開口部を有するものとすることができる。
【００２７】
また本発明は、レーザ発振器と、基板載置台と、この基板載置台上の基板に前記レーザ発振器からのレーザ光を照射するための光学系と、前記基板上で前記レーザ光を走査するための走査機構とを有する半導体薄膜の製造装置であって、前記レーザ光の光路上に所定形状の開口部を有するマスクを配置してなり、前記マスクは、平面視千鳥格子状に配列形成された複数の前記開口部を有することを特徴とする半導体薄膜の製造装置を提供する。
前記千鳥格子状に配列形成された開口部は、レーザ光走査方向からみてそれらの開口幅が一部互いに重なるよう配置されていることが好ましい。このように配置することにより、互いのレーザ光の端部にできた多結晶領域を単結晶化することができる。
【００２８】
【発明の実施の形態】
以下、本発明に係る半導体薄膜の製造方法の実施の形態について、図１〜図６に基づいて説明する。図１は本発明で用いるレーザアニール装置の概略構成図、図２は図１に示すマスクの平面図、図３はレーザアニール工程を示す断面工程図、図４は図３に示す工程における前駆膜上での温度分布（レーザエネルギー強度分布）図である。
【００２９】
まず、図１に示すレーザアニール装置（半導体薄膜の製造装置）を用いてレーザアニールを行う。この図において、基板９０上に後述する前駆膜２０Ａが形成され、これらはプロセスチャンバ７０内のステージ７４上に載置されている。プロセスチャンバ７０の外側にはレーザ発振器６０が配置され、ここから波長３０８ｎｍのＸｅＣｌエキシマレーザがパルス状に発振される。レーザ発振器６０から出力されたレーザ光３０Ａはホモジナイザ６２で所定のビームプロファイルに整えられた後、ミラー６４により下方に光路を曲げられ、次にマスク６６を通って前駆膜２０Ａに照射する際のビーム形状となる。さらに、レーザ光３０Ａはレンズ６８で適宜縮小調整された後、プロセスチャンバ７０の壁面に設けられたウィンドウ７２を介して基板９０上の前駆膜２０Ａの表面に照射される。この前駆膜２０Ａは、非晶質又は多結晶の半導体膜からなるものであり、例えばプラズマＣＶＤ法等の成膜法によりアモルファスシリコン膜を成膜することで形成することができる。
【００３０】
ここで、ウィンドウ７２と前駆膜２０Ａとの間におけるレーザの光路にマスク８０が配置され、このマスク８０でビーム幅を絞られたレーザ光３０Ａが前駆膜２０Ａの表面に照射される。なお、基板９０はステージ７４とともに、図１における紙面と垂直な方向に移動可能とされており、その移動に伴ってこの方向（一の方向）にレーザ光３０Ａが走査されるようになっている。
【００３１】
マスク８０は、図２に示すように、中央部に矩形状の開口部８２が形成されたＡｌ板から成り、図３に示すようにレーザ光３０Ａの光路上にこの開口部８２を配置することで、開口部８２を通過したレーザ光３０Ａを前駆膜２０Ａに照射するようになっている。すなわち、図２に示すマスク８０において、開口部８２はレーザ光の透過部８６を成し、それ以外の部分は遮光部（非透過部）８４を成している。
【００３２】
図３に示すようにレーザ光３０Ａは方向Ｆにおいて開口部８２の幅より大きいビーム長を有してマスク８０に入射されるので、開口部８２を通過したレーザ光３０Ａは、その側端部（図示左右端部）近傍において回折し、前駆膜２０Ａに対して所定の広がりを有して照射される。これにより、レーザ光３０Ａを照射された前駆膜２０Ａ上の領域（被照射領域）において半導体膜が溶融され、レーザ光３０Ａの照射が停止した時点でこの溶融領域が固化して結晶化された半導体層が形成される。そして本発明では、このように半導体膜の結晶化を行うに際して、レーザ光３０Ａの方向Ｆにおけるビーム長（方向Ｆにおけるレーザ光のＦＷＨＭ（半値幅））を、前記前駆膜２０Ａに形成される結晶の成長幅と同一の長さ程度以下とする。これにより、前記前駆膜２０Ａに、レーザ光３０Ａの走査方向に延びる単結晶領域を形成することが可能になる。
【００３３】
このレーザ光照射時の前駆膜２０Ａにおける温度分布は図４に示すようになっている。図４に示す高温領域Ｈ、及びその両側の低温領域Ｌ、Ｌは、図３に示す前駆膜２０Ａ上の高温領域Ｈ、低温領域Ｌ、Ｌと対応している。すなわち、レーザ光照射時にレーザ光走査方向と直交する方向Ｆにおいて、レーザ光３０Ａは所定の広がりをもって照射されるため、前駆膜２０Ａの被照射領域中心部に形成された高温領域Ｈの両側に２つの温度勾配が、サブミクロン〜ミクロンオーダーの距離をおいて形成されている。
【００３４】
なお、上記した実施形態においては、マスクとして、Ａｌ板等に開口部を穿設した場合について説明したが、これに限ることなく、例えば図６（Ａ）に平面図、図６（Ｂ）に同、Ｇ−Ｇ’線に沿う断面図を示すように、石英等の光を透過させる基板の所定位置に非透過のパターンを形成したマスクを用いてもよい。
【００３５】
この図において、マスク８０Ｃは、石英の表面にレーザ光の非透過領域８４Ｃを有している。この非透過領域８４Ｃは、例えばアルミニウム、モリブデン、クロム、タングステンシリサイド、ステンレス合金といった金属膜等をパターニングすることにより形成することができる。そして、非透過領域８４Ｃが形成されていない部分は、マスク８０Ｂと同様に２つの矩形状の透過領域８２Ｃをなし、各透過領域８２Ｃから上記と同様な分割ビームが透過するようになっている。また、遮光膜上に保護膜となる酸化クロム膜のような透明膜を積層させても良い。
【００３６】
さらに、遮光膜部材として、単層もしくは多層の誘電体膜をパターニングしたものでも良い。開口パターンとしては矩形の例を示したが、これに限られることはなく、三角形、六角形、八角形などの多角形や円形、楕円形などであっても良く、更にはシェブロン状であっても良い。なお、これらのマスクを用いた場合のレーザアニール工程については、図６に示した場合と略同様であるのでその説明を省略する。
【００３７】
さらに、上記したマスクは、プロセスチャンバの内部に配設する場合に限られることはなく、レーザ発振器６０から前駆膜２０Ａ（２０Ｂ）に至るレーザ光３０Ａ（３０Ｂ）の光路のどの位置に配設してもよい（図１及び図７参照）。これらに加え、マスク６６に上記図６と同様な非透過領域を形成し、このマスク６６でマスク８０、８０Ｂの機能を兼ねるべく構成してもよい（図１参照）。
【００３８】
又、マスクに形成する開口部（透過部）についても、上記した矩形状の他、例えば極細幅のスリットを多数並べて開口部等としてもよく、多数の孔を密集させて開口部等としてもよい。そして、これらの場合には、スリットの本数や孔の個数・密度を変えてレーザ光のエネルギを調整することができる。
また、上記の実施形態では、ＸｅＣｌエキシマレーザを用いたが、使用されるレーザはＫｒＦレーザのような他のエキシマレーザであっても良く、またＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｎｄ：ＹＶＯ４レーザなどの固体レーザや炭酸ガスレーザ、アルゴンガスレーザなどのガスレーザであっても良い。
【００３９】
さらに、各種の絶縁基体の表面に本発明の製造方法によりＴＦＴ（薄膜トランジスタ）を形成することもできる。特に、絶縁基体として、シリコンウェハの表面に酸化膜が形成されたＳＯＩ（シリコン オン インシュレータ）を用いると、高集積化、高性能化の点で好ましい。
【００４０】
【実施例】
（実施例１）
本発明の第１の実施例を図７〜図１２を用いて説明する。
図７は、本例で用いたレーザアニール装置（半導体薄膜製造装置）の概略図である。図７に示すように、本レーザアニール装置は、エキシマレーザ発振器６０Ａから出射されたビーム１５０Ｌ（ＸｅＣｌ、波長３０８ｎｍ）は、ミラー１５２〜１５４、ホモジナイザ１５５、マスクステージ１５７により面方向で移動自在に支持されたマスク６６、１／３縮小投影レンズ１６０、ウィンドウ１６２を通り、チャンバ７０へ導入されるようになっている。
チャンバ７０内には基板ステージ７４が置かれ、基板ステージ７４上に基板１６５（詳細は後述）が置かれる。前記ビーム１５０Ｌは基板１６５上に照射され、かつマスクステージ１５７により走査される。このマスクステージ１５７はＸＹステージ、エアベアリング、リニアモータなどを備えてなり、ビーム１５０Ｌは高精細に走査される。尚、本レーザアニール装置ではマスクステージ１５７によりビーム１５０Ｌの走査を行うようになっているが、基板ステージ７４の移動によりビーム１５０Ｌを走査させても良い。
【００４１】
ビーム１５０Ｌは、マスク６６上に形成した開口パターン（開口部）に応じた形状に成形された後、フィールドエリア内に照射される。本発明に係る半導体薄膜製造装置では、成形されたビーム１５０Ｌの端部に急峻な強度プロファイルを形成するために、通常のレーザアニール装置で用いられるものより開口数（ＮＡ）が高いレンズが用いられる。ここではレンズのＮＡを０．２とし、基板１６５上におけるビーム１５０Ｌ端部のエネルギー密度のプロファイルが２〜９８％となる長さが１μｍとなるよう光学系を調整した。
【００４２】
次に、基板１６５について説明する。図８に基板１６５の断面構造の概略図を示す。同図に示すように、基板１６５は、ガラス基板１６５ａ上に、ＳｉＯ２膜１７０と、前駆膜となるａ−Ｓｉ膜１７１とを順次積層した構成を備えており、本例では、ガラス基板１６５ａには無アルカリガラスを用いた。具体的には、基板１６５は、ガラス基板１６５ａに、ガラスからの不純物の拡散を防ぐためのＳｉＯ２膜１７０を減圧化学気相成長（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＬＰ−ＣＶＤ）法を用いて３００ｎｍ成膜し、このＳｉＯ２膜１７０上に、前駆膜となるａ−Ｓｉ膜１７１をＬＰ−ＣＶＤ法を用いて６０ｎｍ成膜して作製した。
【００４３】
次に、マスク６６について説明する。図９にマスク６６の断面構造の概略図を示す。このマスク６６は、石英基板１６６ａ上に遮光部材を成すクロム膜１７５を成膜し、複数の開口部１７５ａからなる開口パターンを設けたものである。
図１０にマスク６６の開口パターンの概略平面図を示す。同図に示すように、本例で用いるマスク６６では、開口パターンはある単位パターン（図１０では矩形状の開口部１７５ａ）が繰返し一方向に配列されたものである。図１０に示すように単位パターンを成す開口部１７５ａは、幅ａ、長さｂの矩形状であり、隣接する開口部１７５ａ、１７５ａ同士は、間隔ｃだけ離間されて形成されている。
【００４４】
以上の構成のレーザアニール装置を用いて半導体薄膜を作製し、得られた結晶化膜に粒界強調のためのセコエッチを施して、走査型電子顕微鏡（ＳＥＭ）観察を行った。図１１に、以下の表１に記載の実験条件で結晶化した膜のＳＥＭ観察結果を示す。なお、表１に記載された開口部幅は図１０中ａに該当し、開口部長は図１０中ｂに該当し、開口部間隔は図１０中ｃに該当する。これらの数値はマスク６６上のものであり、基板上でのビーム長はそれぞれがレンズにより１／３になるように設計されている。従って、基板１６５のａ−Ｓｉ膜１７１上において、上記ビーム幅は４μｍ、ビーム長は２μｍである。なお、本実施例におけるビーム長は、レーザ光のＦＷＨＭ（半値幅）である。また、このときのエネルギー密度勾配は、照射強度が５５０ｍＪ／ｃｍ２であり、２〜９８％となる長さが１μｍであるため、５２８ｍＪ／ｃｍ２／μｍに相当する。
なお、表１中ステップ幅は２つのビーム（パルス）が照射される間にビームが基板上を移動する距離である。ビーム走査方向は図示するように図示下方から上方である。
【００４５】
図１１に示すように、図示中央部で上下方向（ビームスキャン方向）に沿って粒界がない単結晶領域が形成されていることがわかる。また、これらの単結晶領域は、図１１に示すように、それぞれマスク上の開口パターン（開口部１７５ａ）の位置に相当する位置に形成され、単結晶領域を区画するように延びて粒界群が形成された位置は遮光部（開口部１７５ａ間に形成された遮光部材）に相当することが確認された。このように、本発明に係る製造方法によれば、位置制御された単結晶領域を形成することが可能であることが確認された。
【００４６】
【表１】
Figure 2004363130
【００４７】
（実施例２）
次に、他条件を固定して、マスク６６裏面における開口部間隔を、０μｍ，０．６μｍ，０．９μｍ，１．０５μｍ，１．２μｍ，１．８μｍ（ビーム長はそれぞれ０μｍ，０．２μｍ，０．３μｍ，０．３５μｍ，０．４μｍ，０．６μｍになる）となるように変化させ、得られた結晶化膜の変化について調べた結果を図１２に示す。
【００４８】
図１２に示すように、マスク６６での開口部間隔が０．６μｍ以下（ビーム長０．２μｍ以下；図１２において、開口部長０．６μｍの写真）ではＳＥＭ観察上遮光部の影響はほとんど見られていない。これに対して、マスク６６での開口部間隔を０．９μｍ（ビーム長０．３μｍ）としたものにおいて、遮光部と透過部（開口部１７５ａ）に対応する位置での結晶状態に差異が現れ始め、マスク６６での開口部間隔１．２μｍ（ビーム長０．４μｍ）において幅１μｍ程度の粒界がない領域が開口部１７５ａ直下の領域に形成されていることが確認された。またマスク６６での開口部間隔を１．８μｍ（ビーム長０．６μｍ）とすると、より高い確率で幅１μｍ程度の粒界がない領域を遮光部直下の領域に形成することができることが確認された。
【００４９】
（実施例３）
次に、実施例１と同様にして、ただし、照射条件を表２に示すとおりとして実験を行った。本実施例では、実施例１と同様のマスクを用い、図１３のような矩形のビーム形状を形成し、ａ−Ｓｉ膜にスキャン照射を行った。表中の開口部幅、開口部長はマスク上の値である。基板１６５上では、これらの１／３の値（ビーム幅７μｍ、ビーム長４μｍ）となる。また、表２に示すように、比較例として、照射するビーム１５０Ｌのビーム幅を狭くし、逆にビーム長を長くして半導体薄膜の作製を行った。このときのエネルギー密度勾配は、照射領域が４８０ｍＪ／ｃｍ２であり、２〜９８％となる長さが１μｍであるため、４６０．８ｍＪ／ｃｍ２／μｍに相当する。
【００５０】
【表２】
Figure 2004363130
【００５１】
図１４に、上記条件にて作製した実施例３及び比較例の結晶化膜のセコエッチ後のＳＥＭ観察結果を示す。図１４上段に示す比較例では、ランダムな斜粒界領域が発生した。これに対して、本発明では開口部長を１２μｍ（ビーム長４μｍ）と短くした結果、ランダムな斜粒界が全く見られず、照射領域中心に単結晶が形成された。そのサイズはビームスキャン方向（ｘ方向）で１００μｍ、ビームスキャンと直交する方向（ｙ方向）で２．５μｍであった。また単結晶領域の両端には１μｍ弱の幅の微小ｐｏｌｙ−Ｓｉ領域が形成されていた。上記実施例３は、ビーム長を基板上で４μｍとしており、このビーム長はビームスキャンと直交する方向（ｙ方向）で単結晶領域及びその両端の微小ｐｏｌｙ−Ｓｉ領域を含む長さを結晶成長幅と呼ぶと、この結晶成長幅の２倍以下となっている。従って、本発明の要件を満たす製造方法によれば、ビーム走査方向に延在する粒界のない単結晶領域を形成できることがわかる。これにより、本発明によれば、ビーム照射位置に形成される単結晶領域にＴＦＴを形成することが可能になり、もってチャネル領域に粒界がない高移動度で高均一なＴＦＴを作製することが可能であり、従来問題点を解決できる。
【００５２】
図１４に示すように粒界のない単結晶領域が得られたのは、以下のように単結晶が成長されたことによると考えられる。
まず、スキャン開始直後では、ｘ方向のビーム端から幅１μｍ以下の結晶が、ｘ方向にランダムに成長する。
その後のスキャン照射によって、これらの結晶粒のうちの一つが、ｘ方向に成長すると同時に、ｙ方向ビーム端の効果により、ｙ方向に温度勾配が形成され、優先的にｙ方向に成長する。この結果、ランダムな斜粒界が消滅し、ｙ方向の粒径が２．５μｍに増大した単結晶領域が形成されたものと考えられる。
【００５３】
（実施例４）
次に、結晶成長のビーム長依存性を調べるために以下の実験を行った。
実施例１と同様のレーザアニール装置及びマスク６６を用い、図１０のような矩形のビーム形状を形成して、ａ−Ｓｉ膜１７１にスキャン照射を行った。その際、開口部長を１２，１８，３０μｍと変化させ、他の条件を表３のように固定した。開口部間隔、開口部幅、開口部長はマスク上の値である。基板１６５上では、これらの１／３の値（ビーム間隔１μｍ、ビーム幅７μｍ、ビーム長４μｍ）となる。その他の条件は実施例１と同様とした。
【００５４】
【表３】
Figure 2004363130
【００５５】
図１５に、実施例４−１〜４−３の結晶化膜のセコエッチ後のＳＥＭ観察結果を示す。また、図１６にそれぞれの結晶化膜における結晶成長機構を模式的に示す概念図を示す。
図１５上段に示すように、開口部長１２μｍ（ビーム長４μｍ）では、照射領域中心に単結晶が形成されている。これは、図１６上段に概念図を示すように、図示上下方向（図１５ｙ方向）に温度勾配が形成された結果、斜粒界の発生が抑制され、照射領域中心に単結晶が形成されたためであると考えられる。
【００５６】
次に、図１５中段に示すように、開口部長１８μｍ（ビーム長６μｍ）では、照射領域の中心にのみｘ方向に延びる直線状の粒界が１本形成された。これは、図１６中段に示すように、ｙ方向ビーム端の効果によるｙ方向の温度勾配により、斜粒界の発生が抑制され、ビーム長が一方向のビーム端の効果によって成長するｙ方向粒径の約２倍の長さに、微小ｐｏｌｙ−Ｓｉ領域の幅を加えた長さ程度であったためと考えられる。
【００５７】
次に、図１５下段に示すように、開口部３０μｍ（ビーム長１０μｍ）では、照射領域中心部にｘ方向に延びる斜粒界領域が観察された。これは図１６下段の概念図に示すように、ビーム１５０Ｌ端部で、図示上下方向（図１５ｙ方向）の温度勾配の影響により、ランダムな斜粒界の発生が抑制された単結晶領域が形成されたが、ビーム長（マスク開口部１７５ａの長さｂ）が長くなったことによりｙ方向中心付近では温度勾配の効果が得られなくなった結果、ランダムな斜粒界が形成されたものと考えられる。
【００５８】
以上の結果から、この実施例の照射条件において、開口部長を、マスク６６上で１８μｍ（ビーム長６μｍ）以下、望ましくはマスク６６上で１２μｍ（ビーム長４μｍ）以下にすれば、粒界位置が良好に制御された単結晶領域をａ−Ｓｉ膜１７１に形成することができ、これにより高移動度で高均一なＴＦＴ作製が可能である。ただし、前駆膜であるａ−Ｓｉ膜１７１の膜厚や成膜方法あるいはビームの照射強度、光学系の解像度が変われば、好ましいビーム長も変わってくるため、ビーム長はその他の条件に応じて適宜設計すればよい。すなわち、本発明に係る半導体薄膜の製造方法では、基板１６５上におけるビーム長は、形成されるｙ方向の最大結晶粒径と微小ｐｏｌｙ−Ｓｉ領域の長さの和の略２倍以下の長さとされるが、これは、ビーム長と結晶成長幅との関係は、厳密に前者が後者の２倍以下として規定されるものではなく、概ね２倍を目安とすることで粒界のない単結晶領域を得ることができることを意味する。
【００５９】
（実施例５）
次に、ビーム間隔依存性を調べるために以下の実験を行った。
本例では、実施例１と同様のレーザアニール装置及びマスク６６を用いるとともに、ビーム間隔を１０μｍ、及び０．５μｍと変更し、他の条件は表４のように固定してスキャン照射を行ってａ−Ｓｉ膜１７１の結晶化を行った。
【００６０】
【表４】
Figure 2004363130
【００６１】
図１７に結晶化膜のセコエッチ後のＳＥＭ観察結果を示す。同図に示すように、開口部間隔３０μｍ（実施例５−１）と１．５μｍ（実施例５−２）の結果を比較すると、単結晶領域のサイズ、結晶状態に変化は見られていない。実施例２および本実施例の結果から、開口部間隔（図１０に示す間隔ｃ）は一定長さが必要であるが、それより間隔をあけてあれば、ａ−Ｓｉ膜１７１上に形成される結晶化膜の結晶状態には影響がないといえる。
【００６２】
（実施例６）
１列の繰り返し開口パターンを有するマスク６６を用いた先の実施例１の場合、ビーム１５０Ｌ照射領域中心部に形成される単結晶領域を挟んで、照射領域のｙ方向（ビーム走査方向と直行する方向）の端部に微小ｐｏｌｙ−Ｓｉ領域が形成されることが、先の実施例において確認されている。そのサイズはｘ方向（ビーム走査方向）：１００μｍ、ｙ方向：０．７μｍであった。このような微小ｐｏｌｙ−Ｓｉ領域では微小な粒界が縦横に延びているため、係る領域には高性能で高均一なＴＦＴを形成することができないという問題がある。
【００６３】
そこで、本発明者らは、実施例１の構成において生じていた微小ｐｏｌｙ−Ｓｉ領域を消滅させるために、実施例１と同様のレーザアニール装置を用い、そのマスクとして、図１８に平面図を示すような複数の平面視矩形状のビームが千鳥格子状に２列に互い違いに配列されたビームを成形できるマスクを用いたスキャン照射によりａ−Ｓｉ膜１７１の結晶化を行った。尚、その他の条件は、下記の表５に示す条件とした。開口部間隔、開口部幅、開口部長、列間隔、重ね合わせ距離はマスク上の値である。基板上でのビーム長はいずれも１／３の値となる。尚、ビーム間隔は図１８に示す各矩形状のビームのｙ方向の配列間隔、ビーム幅は各ビームのｘ方向の辺長さ、ビーム長は各ビームのｙ方向の辺長さ、列間隔及び重ね合わせ距離は図示した位置の長さと対応している。
【００６４】
図１９に、結晶化膜の照射開始位置、終了位置のセコエッチ後のＳＥＭ観察結果を示す。
図１９に示すように、開口部の重ね合わせ距離が４．５μｍ（基板上のビームでは１．５μｍ）とされた実施例６−１では、前列ビームで形成された微小ｐｏｌｙ−Ｓｉ領域と前列ビーム間の遮光部に形成されたａ−Ｓｉ領域とが、後列ビームによりスキャン照射された結果、単結晶化されている。ｘ方向に平行な直線状の粒界のみが見られ、位置は後列ビーム内に相当して位置制御されている。従って、この半導体薄膜を用い、単結晶領域の延在方向に電子が移動するようにチャネル層を形成するならば、高移動度で高均一なＴＦＴ作製が可能である。
【００６５】
これに対して、開口部の重ね合わせ距離を１．５μｍ（基板上のビームでは０．５μｍ）とした実施例６−２では、図１９下段に示すように、前列ビーム、後列ビームで形成されたスキャン方向に延びる単結晶領域の間に、微小ｐｏｌｙ−Ｓｉ領域が残存していた。
以上の結果から、照射領域の長さ方向側方端に生じる微小ｐｏｌｙ−Ｓｉ領域を消滅させるためには、配列した複数ビームの重ね合わせ距離を、微小ｐｏｌｙ−Ｓｉ領域のｘ方向距離以上にする必要がある。本実施例では０．７μｍ以上となる。尚、図１８には、ビームを２列に配置した例を示したが、２列である必要はなく、３列以上であってもよい。
【００６６】
【表５】
Figure 2004363130
【００６７】
（実施例７）
次に、基板として、実施例１と同一のレーザアニール装置及び基板１６５を用いるとともに、マスクにより開口部長２７０μｍ（基板１６５上では９０μｍ）、開口部幅９．９μｍ（基板上では３．３ｕｍ）に成形されたビームによって長さ３００μｍに渡るスキャン照射を行い、斜粒界が存在する多結晶膜を作製した。この多結晶膜を活性層にしてチャネル長：１．４μｍ、チャネル幅：１．４μｍのｎ−ｃｈＴＦＴを作製した。得られたＴＦＴの移動度を測定したところ、３６０ｃｍ２／Ｖｓであった。
【００６８】
また、上記実施例１と同一のレーザアニール装置及び基板１６５を用いるとともに、マスクにより開口部長１２μｍ（基板上では４μｍ）、開口部幅２１μｍ（基板上では７ｕｍ）に成形されたビームによって長さ３００μｍに渡るスキャン照射を行い、図２６（ａ）に示すように、ａ−Ｓｉ領域１８１に、ビーム走査方向（図示左右方向）長さ：３００μｍ、幅（図示上下方向長さ）：２．５μｍの単結晶領域１８０が形成された半導体薄膜を得た。続いて、図２６（ａ）に示す単結晶領域１８０に、長さ（図示左右方向）：１０μｍ，幅（図示上下方向）：１．４μｍのアイランド１８２を形成した。
そして、図２６（ｂ）に示すように、上記アイランド１８２上に、ソース１８７、ドレイン１８８を形成するとともに、アイランド１８２と絶縁膜（図示略）を介して交差するゲート電極１８５、及び前記絶縁膜に貫設されてソース１８７、ドレイン１８８と電気的に接続されたコンタクト１８６、１８６を形成してｎ−ｃｈＴＦＴを作製した。このＴＦＴは、チャネル長：１．４μｍ、チャネル幅：１．４μｍとした。得られたＴＦＴの移動度を測定したところ、５２０ｃｍ２／Ｖｓであった。
上記２種類のＴＦＴの移動度の比較から、本願発明の要件を満たすＴＦＴによれば、従来のＴＦＴより移動度の高いＴＦＴが得られることは明らかであり、従って本発明により高性能のＴＦＴを提供することができる。
【００６９】
【発明の効果】
以上、詳細に説明したように、本発明によれば、レーザ照射により半導体膜を結晶化する工程を有する半導体薄膜の製造方法であって、レーザ走査方向と直交する方向の結晶幅を広くでき、また、結晶の発生する位置や数を良好に制御することができる半導体薄膜の製造方法を提供することができる。そして、係る製造方法により得られる結晶粒界の数が低減された単結晶領域を用いてＴＦＴを作製するならば、移動度が速く、従って動作速度の高いＴＦＴを得ることができるとともに、結晶粒界の数や方向が変動することが少なく、動作速度のばらつきが小さいＴＦＴを得ることができる。
また、本発明によれば、レーザ走査方向と直交する方向の結晶幅を広くでき、また、結晶の発生する位置や数を良好に制御することができる半導体薄膜の製造装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に用いるレーザアニール装置を示す図である。
【図２】マスクを示す平面図である。
【図３】本発明におけるレーザアニール工程を示す断面図である。
【図４】レーザアニール時の前駆膜の温度分布を示すグラフである。
【図５】マスクの別の例を示す平面図である。
【図６】マスクのさらに別の例を示す平面図である。
【図７】本発明の実施例に用いるレーザアニール装置を示す図である。
【図８】本発明に用いる基板断面図である。
【図９】本発明に用いるマスクの断面図である。
【図１０】本発明に用いるマスクを示す平面図である。
【図１１】実施例１により形成されたポリシリコン膜表面のＳＥＭ写真を示す図である。
【図１２】実施例２により形成されたポリシリコン膜表面のＳＥＭ写真を示す図である。
【図１３】実施例３のビーム形状を示す図である。
【図１４】実施例３により形成されたシリコン膜表面のＳＥＭ写真を示す図である。
【図１５】実施例４により形成されたシリコン膜表面のＳＥＭ写真を示す図である。
【図１６】本発明の作用を示す図である。
【図１７】実施例５により形成されたシリコン膜表面のＳＥＭ写真を示す図である。
【図１８】実施例６のビーム形状を示す図である。
【図１９】実施例６により形成されたシリコン膜表面のＳＥＭ写真を示す図である。
【図２０】従来例を示す図である。
【図２１】従来例の薄膜トランジスタの製造工程を示す図である。
【図２２】従来例を示す図である。
【図２３】従来例を示す図である。
【図２４】従来例を示す図である。
【図２５】従来例のポリシリコン膜表面の模式図である。
【図２６】実施例７のＴＦＴを示す図である。
【符号の説明】
２０Ａ 前駆膜
３０Ａ レーザ光
６０ レーザ発振器
６６，８０，８０Ｂ マスク
８２，８２Ｂ 開口部
９０，１６５ 基板
Ｆ 一の方向と直交する方向

Claims (21)

  1. 絶縁基板上に前駆膜となる半導体薄膜を形成し、前記前駆膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記前駆膜に当該一の方向に成長した結晶を形成する半導体薄膜の製造方法であって、
    前記一の方向と直交する方向における前記前駆膜上での前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとすることを特徴とする半導体薄膜の製造方法。
  2. 請求項１記載の半導体薄膜の製造方法であって、
    前記一の方向と直交する方向における前記前駆膜上での前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅と略同一の長さ以下とすることを特徴とする半導体薄膜の製造方法。
  3. 請求項１又は２記載の半導体薄膜の製造方法であって、
    前記前駆膜に対して、前記一の方向と直交する方向に所定の間隔をおいて複数配列した前記レーザ光を照射することを特徴とする半導体薄膜の製造方法。
  4. 請求項３記載の半導体薄膜の製造方法であって、
    前記レーザ光の配列間隔を、０．３μｍ以上とすることを特徴とする半導体薄膜の製造方法。
  5. 請求項３記載の半導体薄膜の製造方法であって、
    前記レーザ光の配列間隔を、０．４μｍ以上とすることを特徴とする半導体薄膜の製造方法。
  6. 請求項３記載の半導体薄膜の製造方法であって、
    前記レーザ光の配列間隔を、０．６μｍ以上とすることを特徴とする半導体薄膜の製造方法。
  7. 請求項１または２に記載の半導体薄膜の製造方法であって、
    前記前駆膜に対して、平面視千鳥格子状に配列した複数の前記レーザ光を照射することを特徴とする半導体薄膜の製造方法。
  8. 請求項７記載の半導体薄膜の製造方法であって、
    前記平面視千鳥格子状に配列された複数のレーザ光は、前記一の方向からみたとき、互いのビーム長が重なり合うように配列されていることを特徴とする半導体薄膜の製造方法。
  9. 請求項８に記載の半導体薄膜の製造方法であって、
    前記ビーム長が重なり合う長さが、前記前駆膜上で０．７μｍ以上であることを特徴とする半導体薄膜の製造方法。
  10. 絶縁基板上に前駆膜となる半導体薄膜を形成し、前記前駆膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記前駆膜に当該一の方向に成長した結晶を形成する半導体薄膜の製造方法であって、
    前記前駆膜へのレーザ光の照射を行うに際して、
    前記前駆膜の被照射領域に前記一の方向と直交する方向において被照射領域付近に形成される温度勾配領域が複数存在し、該温度勾配領域における中間温度地点間の距離が、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとなるように前記レーザ光の照射を行うことを特徴とする半導体薄膜の製造方法。
  11. 請求項１０記載の半導体薄膜の製造方法であって、
    前記前駆膜へのレーザ光の照射を行うに際して、
    前記前駆膜の被照射領域に前記一の方向と直交する方向において被照射領域付近に形成される温度勾配領域が複数存在し、該温度勾配領域における中間温度地点間の距離が、前記結晶の一の方向と直交する方向における結晶成長幅と略同一の長さ以下となるように前記レーザ光の照射を行うことを特徴とする半導体薄膜の製造方法。
  12. 請求項１０又は１１記載の半導体薄膜の製造方法であって、
    前記複数の温度勾配を、前記前駆膜に照射する前記レーザ光の光量を変化させることにより形成することを特徴とする半導体薄膜の製造方法。
  13. 請求項１２記載の半導体薄膜の製造方法であって、
    前記レーザ光の光路上に遮蔽部材を挿入することにより前記レーザ光の光量を変化させることを特徴とする半導体薄膜の製造方法。
  14. 請求項１２記載の半導体薄膜の製造方法であって、
    前記レーザ光の光量変化は、前記前駆膜上で１μｍあたり４６０．８ｍＪ／ｃｍ２以上であることを特徴とする半導体薄膜の製造方法。
  15. 請求項１乃至１４のいずれか一項に記載の半導体薄膜の製造方法であって、
    前記前駆膜として非晶質または多結晶のシリコン薄膜を用いることを特徴とする半導体薄膜の製造方法。
  16. 絶縁基板上に前駆膜となる非晶質または多結晶シリコン薄膜を形成し、前記非晶質または多結晶シリコン薄膜に所定のビーム長を持つレーザ光を照射して被照射領域の溶融、固化を行うと共に、レーザ光を一の方向に走査して前記非晶質または多結晶シリコン薄膜の当該一の方向に成長した結晶を形成するシリコン薄膜の製造方法であって、前記一の方向と直交する方向における前記レーザ光のビーム長を、前記結晶の一の方向と直交する方向における結晶成長幅の略２倍以下の長さとするシリコン薄膜の製造方法により製造したシリコン薄膜を備え、
    前記シリコン薄膜に、前記結晶成長方向と略同一方向のキャリア走行方向を有する電界効果型トランジスタのチャネル層が形成されていることを特徴とする薄膜トランジスタ。
  17. レーザ発振器と、基板載置台と、この基板載置台上の基板に前記レーザ発振器からのレーザ光を照射するための光学系と、前記基板上で前記レーザ光を走査するための走査機構とを有する半導体薄膜の製造装置であって、
    前記レーザ光の光路上に所定形状の開口部を有するマスクを配置してなり、
    前記開口部を介したレーザ光の、前記前駆膜上における前記走査方向と直交する方向の幅は、前記レーザ光が当該開口部を通して前記基板上に投影されたとき成長させるべき結晶の成長幅の略２倍以下の長さであることを特徴とする半導体薄膜の製造装置。
  18. 請求項１７記載の半導体薄膜の製造装置であって、
    前記レーザ光の光路上に所定の開口部を有するマスクを配置してなり、
    前記開口部を介したレーザ光の、前記前駆膜上における前記走査方向と直交する方向の幅は、前記レーザ光が当該開口を通して前記基板上に投影されたとき成長させるべき結晶の成長幅と略同一の長さ以下であることを特徴とする半導体薄膜の製造装置。
  19. 請求項１７または１８記載の半導体薄膜の製造装置であって、
    前記マスクは、前記レーザ光走査方向と直交する方向に所定の間隔をおいて配列形成された複数の前記開口部を有することを特徴とする半導体薄膜の製造装置。
  20. レーザ発振器と、基板載置台と、この基板載置台上の基板に前記レーザ発振器からのレーザ光を照射するための光学系と、前記基板上で前記レーザ光を走査するための走査機構とを有する半導体薄膜の製造装置であって、
    前記レーザ光の光路上に所定形状の開口部を有するマスクを配置してなり、
    前記マスクは、平面視千鳥格子状に配列形成された複数の前記開口部を有することを特徴とする半導体薄膜の製造装置。
  21. 請求項２０記載の半導体薄膜の製造装置であって、
    前記千鳥格子状に配列形成された開口部は、レーザ光走査方向からみて、それらの開口幅が一部互いに重なるよう配置されていることを特徴とする半導体薄膜の製造装置。
JP2003156033A 2003-05-30 2003-05-30 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ Expired - Fee Related JP4470395B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003156033A JP4470395B2 (ja) 2003-05-30 2003-05-30 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
US10/856,275 US7354810B2 (en) 2003-05-30 2004-05-28 Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor
US12/006,848 US20080135785A1 (en) 2003-05-30 2008-01-07 Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156033A JP4470395B2 (ja) 2003-05-30 2003-05-30 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2004363130A true JP2004363130A (ja) 2004-12-24
JP4470395B2 JP4470395B2 (ja) 2010-06-02

Family

ID=33549156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156033A Expired - Fee Related JP4470395B2 (ja) 2003-05-30 2003-05-30 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ

Country Status (2)

Country Link
US (2) US7354810B2 (ja)
JP (1) JP4470395B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210413A (ja) * 2005-01-25 2006-08-10 Sharp Corp 投影マスクならびに半導体デバイスの製造方法および製造装置
KR101397567B1 (ko) * 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
JP2014139991A (ja) * 2013-01-21 2014-07-31 V Technology Co Ltd レーザアニール方法、レーザアニール装置
JP2016134542A (ja) * 2015-01-21 2016-07-25 住友重機械工業株式会社 レーザアニール装置
WO2019035333A1 (ja) * 2017-08-15 2019-02-21 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP5172079B2 (ja) * 2005-05-26 2013-03-27 株式会社ジャパンディスプレイイースト 画像表示装置の製造方法
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
KR20070078132A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법
TWI298183B (en) * 2006-05-16 2008-06-21 Ind Tech Res Inst Method for forming poly-silicon film
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) * 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) * 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
EP2248155A4 (en) * 2008-02-29 2011-10-05 Univ Columbia FLASH LIGHT-RECOGNIZED FOR THIN FILMS
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8785815B2 (en) 2012-06-22 2014-07-22 Applied Materials, Inc. Aperture control of thermal processing radiation
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
CN109742088B (zh) * 2018-12-29 2021-03-16 武汉华星光电技术有限公司 一种tft阵列基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP2002217206A (ja) 2000-11-20 2002-08-02 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像入力装置
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US20040087116A1 (en) * 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
KR100997275B1 (ko) * 2003-06-12 2010-11-29 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100572519B1 (ko) * 2003-12-26 2006-04-19 엘지.필립스 엘시디 주식회사 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100796590B1 (ko) * 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210413A (ja) * 2005-01-25 2006-08-10 Sharp Corp 投影マスクならびに半導体デバイスの製造方法および製造装置
KR101397567B1 (ko) * 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
JP2014139991A (ja) * 2013-01-21 2014-07-31 V Technology Co Ltd レーザアニール方法、レーザアニール装置
JP2016134542A (ja) * 2015-01-21 2016-07-25 住友重機械工業株式会社 レーザアニール装置
WO2019035333A1 (ja) * 2017-08-15 2019-02-21 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク

Also Published As

Publication number Publication date
JP4470395B2 (ja) 2010-06-02
US20080135785A1 (en) 2008-06-12
US20050003591A1 (en) 2005-01-06
US7354810B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
JP4470395B2 (ja) 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
US7135388B2 (en) Method for fabricating single crystal silicon film
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
US6737672B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US7611577B2 (en) Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
JP2004335839A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP2012004250A (ja) 低温ポリシリコン膜の形成装置及び方法
JP4558262B2 (ja) 半導体装置の製造方法
JP3859978B2 (ja) 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JP4353352B2 (ja) 半導体装置及びその製造方法
KR101289055B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
KR100611040B1 (ko) 레이저 열처리 장치
JP2008244374A (ja) 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
JP2007281465A (ja) 多結晶膜の形成方法
US8614471B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20030015617A (ko) 결정질 실리콘의 제조방법
JP5077511B2 (ja) 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2002353140A (ja) 半導体装置及びその製造方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
JP2007067431A (ja) 半導体装置
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees