JP2004357417A - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP2004357417A JP2004357417A JP2003152376A JP2003152376A JP2004357417A JP 2004357417 A JP2004357417 A JP 2004357417A JP 2003152376 A JP2003152376 A JP 2003152376A JP 2003152376 A JP2003152376 A JP 2003152376A JP 2004357417 A JP2004357417 A JP 2004357417A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- detector
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷及び無負荷のときに低損失となり、起動時及び負荷急変時等にスイッチ素子等に過大電流が流れないスイッチング電源を提供する。
【解決手段】スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記検出器の出力に前記電流指令値の下限より低い電圧を印加するオフセット回路を備えることを特徴とするスイッチング電源。
【選択図】 図１
【解決手段】スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記検出器の出力に前記電流指令値の下限より低い電圧を印加するオフセット回路を備えることを特徴とするスイッチング電源。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、低スタンバイ電力・低コスト・簡便・高信頼を図るのスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源は、立ち上がりブランキング回路を備えるものである（例えば、特許文献１参照。）。その詳細について、図５を用いて説明する。図５は、従来のスイッチング電源を示す構成図である。
【０００３】
同図において、共通電位ＣＯＭ及び共通電位ＧＮＤをスイッチング電源の共通電位とする。また、入力電圧Ｖｉｎと磁性素子であるトランスＴ１の一次巻線Ｎ１とスイッチ素子Ｑ１と検出器である抵抗Ｒ６と直列に接続する。そして、スイッチ素子Ｑ１のオンオフにより入力電圧ＶｉｎがトランスＴ１に印加される。
【０００４】
また、トランスＴ１の二次巻線Ｎ２はダイオードＤ４１に接続し、ダイオードＤ４１はコンデンサＣ４２に接続し、コンデンサＣ４２は負荷（図示せず）に接続する。そして、二次巻線Ｎ２に誘起する電圧は、ダイオードＤ４１で整流され、コンデンサＣ４２で平滑され、出力電圧Ｖｏｕｔとなる。出力電圧Ｖｏｕｔ及び負荷電流Ｉｏは負荷に電力を供給する。
【０００５】
さらに、トランスＴ１の補助巻線ＮｂはダイオードＤ７に接続し、ダイオードＤ７はコンデンサＣ１３に接続し、コンデンサＣ１３は制御回路１１に接続する。そして、補助巻線Ｎｂに誘起する電圧は、ダイオードＤ７で整流され、コンデンサＣ１３で平滑され、正電源Ｖｃｃとなり、制御回路１１に電力を供給する。
【０００６】
また、出力電圧Ｖｏｕｔは、抵抗Ｒ７４を介して、エラーアンプＵ７１の反転入力端に接続する。エラーアンプＵ７１の非反転入力端は基準電圧Ｖｒｅｆに接続する。また、エラーアンプＵ７１の出力端とエラーアンプの反転入力端との間にコンデンサＣ７１を接続する。さらにまた、エラーアンプＵ７１の出力はフォトカプラＰＣ１及び抵抗Ｒ７１を介して電流指令値ＦＢとなり、制御回路１１に接続する。そして、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差は電流指令値ＦＢを生成し、制御回路１１にフィードバックされる。また、抵抗Ｒ７４及びコンデンサＣ７１並びに抵抗Ｒ７１は系の応答特性を設定する。
【０００７】
さらに、抵抗Ｒ６は、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタを介して制御回路１１に接続する。なお、スイッチ素子Ｑ１のターンオンのときに発生するサージが小さいときは、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタは省略してもよい。
【０００８】
そして、抵抗Ｒ６には、スイッチ素子Ｑ１のオンオフで生ずる電流に比例した電圧Ｖ３が発生する。即ち、抵抗Ｒ６には一次巻線Ｎ１の電流に比例した電圧Ｖ３が発生する。また、抵抗Ｒ６にはスイッチ素子Ｑ１の電流に比例した電圧Ｖ３が発生する。そしてまた、電圧Ｖ３は、抵抗Ｒ１５及びコンデンサＣ２４を介して電圧Ｖ４となる。
【０００９】
また、制御回路１１の駆動信号ＯＵＴはスイッチ素子Ｑ１に接続する。そして、スイッチ素子Ｑ１のオンオフが制御される。
【００１０】
さらにまた、制御回路１１の構成について詳しく説明する。電流指令値ＦＢは、コンパレータＵ３の非反転入力端に接続する。そして、電流指令値ＦＢは電流源Ｉ１でプルアップし、フォトカプラＰＣ１のフォトトランジスタを介して共通電位ＣＯＭに接続する。また、電圧Ｖ４は、立ち上がりブランキング回路Ｕ５を介して電圧Ｖ５となり、コンパレータＵ３の非反転入力端に接続する。さらに、コンパレータＵ３の出力はフリップフロップＵ４のリセット端に接続する。
【００１１】
また、発振器Ｕ２の出力である電圧Ｖ１はフリップフロップＵ４のセット端とオア回路Ｇ１の入力とに接続する。さらに、フロップフロップＵ４の反転出力である電圧Ｖ２はオア回路Ｇ１の入力に接続する。また、オア回路Ｇ１の出力はインバータＧ２を介して駆動信号ＯＵＴとなり、スイッチ素子Ｑ１に接続する。
【００１２】
このような、図５の従来例の動作について図６を用いて説明する。図６は、図５の従来例の動作波形である。
【００１３】
図６（ａ）は発振器の出力である電圧Ｖ１の波形であり、図６（ｂ）はフリップフロップＵ４の反転出力である電圧Ｖ２の波形であり、図６（ｃ）は駆動信号ＯＵＴの波形であり、図６（ｄ）は抵抗Ｒ６に発生する電圧Ｖ３の波形であり、図６（ｅ）は低域フィルタの出力である電圧Ｖ４の波形であり、図６（ｆ）は立ち上がりブランキング回路Ｕ５の出力である電圧Ｖ５の波形である。
【００１４】
まず、電圧Ｖ１がハイレベルのときは、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はオフとなる。また、フリップフロップＵ４のセット端はハイレベルとなり、フリップフロップＵ４の反転出力ＮＱはロウレベルとなる。
【００１５】
次に、電圧Ｖ１がハイレベルからロウレベルへ変化したときは、フリップフロップＵ４の反転出力ＮＱはロウレベルを保持しているため、オア回路Ｇ１の出力はロウレベルとなり、インバータＧ２の出力はハイレベルとなり、スイッチ素子Ｑ１はターンオンする。
【００１６】
そして、一次巻線Ｎ１及びスイッチ素子Ｑ１の電流はランプ状に上昇し、電圧Ｖ３はランプ状に上昇する。また、スイッチ素子Ｑ１のターンオンのときに電圧Ｖ３にはサージが発生する。
【００１７】
さらに、電圧Ｖ４及び電圧Ｖ５は、電圧Ｖ３と同様に、ランプ状に上昇する。また、電圧Ｖ４の波形は電圧Ｖ３の波形に有ったサージが抑制される。さらにまた、電圧Ｖ５の波形は、電圧Ｖ４の波形からスイッチ素子Ｑ１のターンオン後の期間ｔＡの範囲が削除される。なお、期間ｔＡは立ち上がりブランキング回路Ｕ５で所定の値に設定される。
【００１８】
さらにその次に、電圧Ｖ５が電流指令値ＦＢまで達すると、コンパレータＵ３の出力はロウレベルからハイレベルへ変化し、フリップフロップＵ４のリセット端はハイレベルとなり、フリップフロップＵ４の反転出力はハイレベルとなり、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はターンオフする。即ち、コンパレータＵ３はスイッチ素子Ｑ１のターンオフのトリガを出力する。
【００１９】
そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも大きいときは、電流指令値ＦＢは減少し、電圧Ｖ５が電流指令値ＦＢまで達する期間が減少し、スイッチ素子Ｑ１のオン期間は減少し、時比率（デューティ）は減少し、二次巻線Ｎ２に誘起する電圧は減少し、出力電圧Ｖｏｕｔは減少する。
【００２０】
また、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも小さいときは、電流指令値ＦＢは増加し、電圧Ｖ５が電流指令値ＦＢまで達する期間が増加し、スイッチ素子Ｑ１のオン期間は増加し、時比率（デューティ）は増加し、二次巻線Ｎ２に誘起する電圧は増加し、出力電圧Ｖｏｕｔは増加する。
【００２１】
このようにして、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。そして、図５の従来例はいわゆる電流モードで動作する。
【００２２】
さらに、図５の従来例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、上述の動作の説明から明らかなように、スイッチ素子Ｑ１のオン期間は期間ｔＡよりも小さくなることができない。このため、例えば無負荷のときは、間欠動作となる。
【００２３】
軽負荷及び無負荷のときの間欠動作を詳しく説明する。
まず、期間ｔＡの最小パルス幅でスイッチ素子Ｑ１はオンオフすると、出力電圧Ｖｏｕは上昇し、電流指令値ＦＢは低下し、コンパレータＵ３の出力はハイレベルで飽和し、フリップフロップＵ４の反転出力はハイレベルで飽和し、オア回路Ｇ１の出力はハイレベルで飽和し、駆動信号ＯＵＴはロウレベルで飽和し、スイッチ素子Ｑ１はオフを保持する。
【００２４】
次に、出力電圧Ｖｏｕｔが低下すると、電流指令値ＦＢは上昇し、コンパレータＵ３の出力はハイレベル及びロウレベルとなり、フリップフロップＵ４の反転出力はハイレベル及びロウレベルとなり、オア回路Ｇ１の出力はハイレベル又はロウレベルとなり、駆動信号ＯＵＴはハイレベル又はロウレベルとなり、スイッチ素子Ｑ１はオンオフする。
【００２５】
このようにして、図５の従来例は、軽負荷及び無負荷のときに間欠動作をする。そして、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失の特性となる。
【００２６】
また、従来のスイッチング電源において、電圧ＩＳ（検出器の出力）に電圧を印加する技術が開示されている（例えば、特許文献２参照。）。しかしながら、本発明は特許文献２等とは目的、構成において異なる上に、この構成に基づく作用及び効果が異なる。
【００２７】
【特許文献１】
特開平８−９８５３４号公報
【特許文献２】
特開平９−１４０１３０号公報
【００２８】
【発明が解決しようとする課題】
しかしながら、このような図５の従来例は、期間ｔＡ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れてしまうという課題がある。即ち、図５の従来例の期間ｔＡは不感帯でありスイッチ素子Ｑ１はオフできず、信頼性が低下するという課題がある。
【００２９】
そして、図５の従来例は、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときに低損失となるが、起動時及び負荷急変時等に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れて故障することがあった。即ち、図５の従来例における期間ｔＡの設定にはトレードオフがあった。
【００３０】
本発明の目的は、以上説明した課題を解決するものであり、軽負荷及び無負荷のときに低損失となり、起動時及び負荷急変時等にスイッチ素子等に過大電流が流れないスイッチング電源を提供することにある。
【００３１】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記検出器の出力に前記電流指令値の下限より低い電圧を印加するオフセット回路を備えることを特徴とするスイッチング電源。
（２）前記検出器と前記コンパレータとの間に接続され、前記検出器の出力の前記スイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分が前記電流指令値の下限より低い電圧となる低域フィルタを備えることを特徴とする（１）記載のスイッチング電源。
（３）前記磁性素子は前記オフセット回路を形成する補助巻線を備えることを特徴とする（１）記載のスイッチング電源。
（４）前記オフセット回路の調整手段を備えることを特徴とする（１）記載のスイッチング電源。
（５）スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記電流指令値の下限の設定手段を備えることを特徴とするスイッチング電源。
【００３２】
【発明の実施の形態】
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図５の従来例と同じ要素には同一符号を付し、説明を省略する。
【００３３】
図１の実施例の特徴は、補助巻線Ｎｂ、コンデンサＣ２２、抵抗Ｒ２６及び抵抗Ｒ３３等で形成するオフセット回路を備える点にある。
【００３４】
詳しくは、トランスＴ１の補助巻線ＮｂにダイオードＤ８を接続し、ダイオードＤ８にコンデンサＣ２２を接続する。そして、補助巻線Ｎｂに誘起する電圧は、ダイオードＤ８で整流され、コンデンサＣ２２で平滑され、負電源ＶＢとなる。また、負電源ＶＢには入力電圧Ｖｉｎに相関のある電圧が発生する。
【００３５】
さらに、電流指令値ＦＢの下限は共通電位ＣＯＭである。そして、負電源ＶＢは共通電位ＣＯＭよりも低い。また、負電源ＶＢは、抵抗Ｒ２６を介して、コンパレータＵ３の非反転入力端である電圧ＩＳに接続する。そして、電圧ＩＳは抵抗Ｒ３３でプルダウンする。
【００３６】
即ち、磁性素子であるトランスＴ１は負電源ＶＢを生成する補助巻線Ｎｂを備える。また、抵抗Ｒ２６及び抵抗Ｒ３３は、負電源ＶＢがコンパレータＵ３に生成するオフセットの調整手段として作用する。抵抗Ｒ２６を小さくし、抵抗Ｒ３３を大きくするとオフセットは大きくなり、抵抗Ｒ２６を大きくし、抵抗Ｒ３３を小さくするとオフセットは小さくなる。このように、オフセットは所定の値に設定可能である。
【００３７】
そしてまた、検出器の出力である電圧Ｖ３は、抵抗Ｒ１５及びコンデンサＣ２４を介して電圧ＩＳとなり、コンパレータＵ３の非反転入力端に接続する。なお、図１の実施例の制御回路１０の構成は、図５の従来例の制御回路１１の構成において立ち上がりブランキング回路Ｕ５を省略したものとする。
【００３８】
このような、図１の従来例の動作について図２を用いて説明する。図２は、図１の実施例の動作波形である。図２の動作波形は、図６の動作波形に対応している。
【００３９】
図１（ａ）は発振器の出力である電圧Ｖ１の波形であり、図１（ｂ）はフリップフロップＵ４の反転出力である電圧Ｖ２の波形であり、図１（ｃ）は駆動信号ＯＵＴの波形であり、図１（ｄ）は抵抗Ｒ６に発生する電圧Ｖ３の波形であり、図１（ｅ）は低域フィルタの出力である電圧ＩＳの波形である。
【００４０】
図１の実施例の動作は、図５の従来例と同様になり、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。
【００４１】
さらに、図１の実施例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、電流指令値ＦＢは負の値をとらず、正の値のみで作用するため、スイッチ素子Ｑ１のターンオンから電圧ＩＳがゼロに達するまでの期間ｔＢは、スイッチ素子Ｑ１の最小オン期間となる。
【００４２】
そして、図１の実施例は、図５の従来例と同様に、軽負荷及び無負荷のときに間欠動作をする。また、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失にできる。
【００４３】
さらに、図１の実施例の期間ｔＢは不感帯ではないため、期間ｔＢ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときに、好適にスイッチ素子をオフすることができる。したがって、起動時及び負荷急変時等に好適な特性となる。
【００４４】
詳しくは、一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときは、電圧Ｖ３が上昇し、電圧ＩＳが上昇し、コンパレータＵ３の出力はロウレベルからハイレベルへ変化し、フリップフロップＵ４のリセット端はハイレベルとなり、フリップフロップＵ４の反転出力はハイレベルとなり、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はターンオフする。
【００４５】
このように、図１の実施例における期間ｔＢの設定にはトレードオフがない。
【００４６】
また、前述の例では、制御回路１０を集積回路で形成する場合、コンパレータＵ３の非反転入力端（電圧ＩＳ）がゼロ以下となって、ラッチアップとなる可能性があるが、これを抑制する回路を付加してもよい。具体的には、例えば、カソードにコンパレータＵ３の非反転入力端を接続し、アノードに共通電位を接続する保護ダイオード（図示せず）を付加する。
【００４７】
さらに、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタは、電圧ＩＳのスイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分が電流指令値ＦＢの下限であるゼロより低い電圧となるようにすると、動作が安定となり好適である。
【００４８】
即ち、抵抗Ｒ１５及びコンデンサＣ２４の定数を電圧ＩＳのスイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分がゼロより低い電圧となるようにするとよい。
【００４９】
さらに、図３は本発明に係るスイッチング電源の他の実施例を示す構成図である。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００５０】
図３の実施例の特徴は、電流指令値ＦＢの下限の設定手段である抵抗Ｒ９０を備える点にある。
【００５１】
詳しくは、制御回路１０のコンパレータＵ３の反転入力端（電流指令値ＦＢ）とフォトカプラＰＣ１との間に抵抗Ｒ９０を接続する。
【００５２】
また、図３の実施例は、図１の実施例におけるダイオードＤ８、コンデンサＣ２２、抵抗Ｒ２６及び抵抗Ｒ３３を削除する。
【００５３】
このような、図３の従来例の動作について図４を用いて説明する。図４は、図３の実施例の動作波形である。図４の動作波形は、図２の動作波形に対応し、同じ要素には同一符号を付し、説明を省略する。
【００５４】
電圧ＩＳは正の値を有する。また、電流指令値ＦＢは、下限値ｔｈよりも低くならない。そして、下限値ｔｈは電流源Ｉ１の値と抵抗Ｒ９０の値との積になる。
【００５５】
そして、図３の実施例の動作は、図１の実施例と同様に、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。
【００５６】
さらに、図３の実施例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、電流指令値ＦＢは下限値ｔｈ以下とならないため、スイッチ素子Ｑ１のターンオンから電圧ＩＳがゼロに達するまでの期間ｔＣは、スイッチ素子Ｑ１の最小オン期間となる。
【００５７】
そして、図３の実施例は、図１の実施例と同様に、軽負荷及び無負荷のときに間欠動作をする。また、期間ｔＣを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失にできる。
【００５８】
さらに、図３の実施例は、図１の実施例と同様に、期間ｔＣ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときに、好適にスイッチ素子をオフすることができる。したがって、起動時及び負荷急変時等に好適な特性となる。
【００５９】
また、前述の例では、検出器は抵抗であったが、これとは別に、検出器はカレントトランスであっても同様の効果がある。
【００６０】
さらに、前述の例では、検出器は一次巻線Ｎ１及びスイッチ素子Ｑ１の電流を検出するものであったが、これとは別に、検出器は二次巻線の電流等を検出するものであっても同様の効果がある。
【００６１】
このように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲で更に多くの変更及び変形を含むものである。
【００６２】
【発明の効果】
以上のことにより、本発明によれば、軽負荷及び無負荷のときに低損失となり、起動時及び負荷急変時等に一次巻線及びスイッチ素子に過大電流が流れない好適なスイッチング電源を提供できる。
【００６３】
また、低スタンバイ電力・低コスト・簡便なスイッチング電源を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の実施例の動作波形である。
【図３】本発明の他の実施例を示す構成図である。
【図４】図３の実施例の動作波形である。
【図５】従来のスイッチング電源を示す構成図である。
【図６】図５の従来例の動作波形である。
【符号の説明】
Ｃ２２ コンデンサ
Ｃ２４ コンデンサ（低域フィルタの一部）
Ｄ８ ダイオード
Ｑ１ スイッチ素子
Ｒ６ 抵抗（検出器）
Ｒ１５ 抵抗（低域フィルタの一部）
Ｒ２６，Ｒ３３ 抵抗（調整手段）
Ｔ１ トランス（磁性素子）
Ｎｂ 補助巻線
Ｕ３ コンパレータ
Ｕ５ 立ち上がりブランキング回路
Ｕ７１ エラーアンプ
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
ＣＯＭ，ＧＮＤ 共通電位
ＶＢ 負電源
ＦＢ 電流指令値
ｔｈ 下限値
【発明の属する技術分野】
本発明は、低スタンバイ電力・低コスト・簡便・高信頼を図るのスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源は、立ち上がりブランキング回路を備えるものである（例えば、特許文献１参照。）。その詳細について、図５を用いて説明する。図５は、従来のスイッチング電源を示す構成図である。
【０００３】
同図において、共通電位ＣＯＭ及び共通電位ＧＮＤをスイッチング電源の共通電位とする。また、入力電圧Ｖｉｎと磁性素子であるトランスＴ１の一次巻線Ｎ１とスイッチ素子Ｑ１と検出器である抵抗Ｒ６と直列に接続する。そして、スイッチ素子Ｑ１のオンオフにより入力電圧ＶｉｎがトランスＴ１に印加される。
【０００４】
また、トランスＴ１の二次巻線Ｎ２はダイオードＤ４１に接続し、ダイオードＤ４１はコンデンサＣ４２に接続し、コンデンサＣ４２は負荷（図示せず）に接続する。そして、二次巻線Ｎ２に誘起する電圧は、ダイオードＤ４１で整流され、コンデンサＣ４２で平滑され、出力電圧Ｖｏｕｔとなる。出力電圧Ｖｏｕｔ及び負荷電流Ｉｏは負荷に電力を供給する。
【０００５】
さらに、トランスＴ１の補助巻線ＮｂはダイオードＤ７に接続し、ダイオードＤ７はコンデンサＣ１３に接続し、コンデンサＣ１３は制御回路１１に接続する。そして、補助巻線Ｎｂに誘起する電圧は、ダイオードＤ７で整流され、コンデンサＣ１３で平滑され、正電源Ｖｃｃとなり、制御回路１１に電力を供給する。
【０００６】
また、出力電圧Ｖｏｕｔは、抵抗Ｒ７４を介して、エラーアンプＵ７１の反転入力端に接続する。エラーアンプＵ７１の非反転入力端は基準電圧Ｖｒｅｆに接続する。また、エラーアンプＵ７１の出力端とエラーアンプの反転入力端との間にコンデンサＣ７１を接続する。さらにまた、エラーアンプＵ７１の出力はフォトカプラＰＣ１及び抵抗Ｒ７１を介して電流指令値ＦＢとなり、制御回路１１に接続する。そして、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差は電流指令値ＦＢを生成し、制御回路１１にフィードバックされる。また、抵抗Ｒ７４及びコンデンサＣ７１並びに抵抗Ｒ７１は系の応答特性を設定する。
【０００７】
さらに、抵抗Ｒ６は、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタを介して制御回路１１に接続する。なお、スイッチ素子Ｑ１のターンオンのときに発生するサージが小さいときは、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタは省略してもよい。
【０００８】
そして、抵抗Ｒ６には、スイッチ素子Ｑ１のオンオフで生ずる電流に比例した電圧Ｖ３が発生する。即ち、抵抗Ｒ６には一次巻線Ｎ１の電流に比例した電圧Ｖ３が発生する。また、抵抗Ｒ６にはスイッチ素子Ｑ１の電流に比例した電圧Ｖ３が発生する。そしてまた、電圧Ｖ３は、抵抗Ｒ１５及びコンデンサＣ２４を介して電圧Ｖ４となる。
【０００９】
また、制御回路１１の駆動信号ＯＵＴはスイッチ素子Ｑ１に接続する。そして、スイッチ素子Ｑ１のオンオフが制御される。
【００１０】
さらにまた、制御回路１１の構成について詳しく説明する。電流指令値ＦＢは、コンパレータＵ３の非反転入力端に接続する。そして、電流指令値ＦＢは電流源Ｉ１でプルアップし、フォトカプラＰＣ１のフォトトランジスタを介して共通電位ＣＯＭに接続する。また、電圧Ｖ４は、立ち上がりブランキング回路Ｕ５を介して電圧Ｖ５となり、コンパレータＵ３の非反転入力端に接続する。さらに、コンパレータＵ３の出力はフリップフロップＵ４のリセット端に接続する。
【００１１】
また、発振器Ｕ２の出力である電圧Ｖ１はフリップフロップＵ４のセット端とオア回路Ｇ１の入力とに接続する。さらに、フロップフロップＵ４の反転出力である電圧Ｖ２はオア回路Ｇ１の入力に接続する。また、オア回路Ｇ１の出力はインバータＧ２を介して駆動信号ＯＵＴとなり、スイッチ素子Ｑ１に接続する。
【００１２】
このような、図５の従来例の動作について図６を用いて説明する。図６は、図５の従来例の動作波形である。
【００１３】
図６（ａ）は発振器の出力である電圧Ｖ１の波形であり、図６（ｂ）はフリップフロップＵ４の反転出力である電圧Ｖ２の波形であり、図６（ｃ）は駆動信号ＯＵＴの波形であり、図６（ｄ）は抵抗Ｒ６に発生する電圧Ｖ３の波形であり、図６（ｅ）は低域フィルタの出力である電圧Ｖ４の波形であり、図６（ｆ）は立ち上がりブランキング回路Ｕ５の出力である電圧Ｖ５の波形である。
【００１４】
まず、電圧Ｖ１がハイレベルのときは、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はオフとなる。また、フリップフロップＵ４のセット端はハイレベルとなり、フリップフロップＵ４の反転出力ＮＱはロウレベルとなる。
【００１５】
次に、電圧Ｖ１がハイレベルからロウレベルへ変化したときは、フリップフロップＵ４の反転出力ＮＱはロウレベルを保持しているため、オア回路Ｇ１の出力はロウレベルとなり、インバータＧ２の出力はハイレベルとなり、スイッチ素子Ｑ１はターンオンする。
【００１６】
そして、一次巻線Ｎ１及びスイッチ素子Ｑ１の電流はランプ状に上昇し、電圧Ｖ３はランプ状に上昇する。また、スイッチ素子Ｑ１のターンオンのときに電圧Ｖ３にはサージが発生する。
【００１７】
さらに、電圧Ｖ４及び電圧Ｖ５は、電圧Ｖ３と同様に、ランプ状に上昇する。また、電圧Ｖ４の波形は電圧Ｖ３の波形に有ったサージが抑制される。さらにまた、電圧Ｖ５の波形は、電圧Ｖ４の波形からスイッチ素子Ｑ１のターンオン後の期間ｔＡの範囲が削除される。なお、期間ｔＡは立ち上がりブランキング回路Ｕ５で所定の値に設定される。
【００１８】
さらにその次に、電圧Ｖ５が電流指令値ＦＢまで達すると、コンパレータＵ３の出力はロウレベルからハイレベルへ変化し、フリップフロップＵ４のリセット端はハイレベルとなり、フリップフロップＵ４の反転出力はハイレベルとなり、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はターンオフする。即ち、コンパレータＵ３はスイッチ素子Ｑ１のターンオフのトリガを出力する。
【００１９】
そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも大きいときは、電流指令値ＦＢは減少し、電圧Ｖ５が電流指令値ＦＢまで達する期間が減少し、スイッチ素子Ｑ１のオン期間は減少し、時比率（デューティ）は減少し、二次巻線Ｎ２に誘起する電圧は減少し、出力電圧Ｖｏｕｔは減少する。
【００２０】
また、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも小さいときは、電流指令値ＦＢは増加し、電圧Ｖ５が電流指令値ＦＢまで達する期間が増加し、スイッチ素子Ｑ１のオン期間は増加し、時比率（デューティ）は増加し、二次巻線Ｎ２に誘起する電圧は増加し、出力電圧Ｖｏｕｔは増加する。
【００２１】
このようにして、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。そして、図５の従来例はいわゆる電流モードで動作する。
【００２２】
さらに、図５の従来例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、上述の動作の説明から明らかなように、スイッチ素子Ｑ１のオン期間は期間ｔＡよりも小さくなることができない。このため、例えば無負荷のときは、間欠動作となる。
【００２３】
軽負荷及び無負荷のときの間欠動作を詳しく説明する。
まず、期間ｔＡの最小パルス幅でスイッチ素子Ｑ１はオンオフすると、出力電圧Ｖｏｕは上昇し、電流指令値ＦＢは低下し、コンパレータＵ３の出力はハイレベルで飽和し、フリップフロップＵ４の反転出力はハイレベルで飽和し、オア回路Ｇ１の出力はハイレベルで飽和し、駆動信号ＯＵＴはロウレベルで飽和し、スイッチ素子Ｑ１はオフを保持する。
【００２４】
次に、出力電圧Ｖｏｕｔが低下すると、電流指令値ＦＢは上昇し、コンパレータＵ３の出力はハイレベル及びロウレベルとなり、フリップフロップＵ４の反転出力はハイレベル及びロウレベルとなり、オア回路Ｇ１の出力はハイレベル又はロウレベルとなり、駆動信号ＯＵＴはハイレベル又はロウレベルとなり、スイッチ素子Ｑ１はオンオフする。
【００２５】
このようにして、図５の従来例は、軽負荷及び無負荷のときに間欠動作をする。そして、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失の特性となる。
【００２６】
また、従来のスイッチング電源において、電圧ＩＳ（検出器の出力）に電圧を印加する技術が開示されている（例えば、特許文献２参照。）。しかしながら、本発明は特許文献２等とは目的、構成において異なる上に、この構成に基づく作用及び効果が異なる。
【００２７】
【特許文献１】
特開平８−９８５３４号公報
【特許文献２】
特開平９−１４０１３０号公報
【００２８】
【発明が解決しようとする課題】
しかしながら、このような図５の従来例は、期間ｔＡ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れてしまうという課題がある。即ち、図５の従来例の期間ｔＡは不感帯でありスイッチ素子Ｑ１はオフできず、信頼性が低下するという課題がある。
【００２９】
そして、図５の従来例は、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときに低損失となるが、起動時及び負荷急変時等に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れて故障することがあった。即ち、図５の従来例における期間ｔＡの設定にはトレードオフがあった。
【００３０】
本発明の目的は、以上説明した課題を解決するものであり、軽負荷及び無負荷のときに低損失となり、起動時及び負荷急変時等にスイッチ素子等に過大電流が流れないスイッチング電源を提供することにある。
【００３１】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記検出器の出力に前記電流指令値の下限より低い電圧を印加するオフセット回路を備えることを特徴とするスイッチング電源。
（２）前記検出器と前記コンパレータとの間に接続され、前記検出器の出力の前記スイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分が前記電流指令値の下限より低い電圧となる低域フィルタを備えることを特徴とする（１）記載のスイッチング電源。
（３）前記磁性素子は前記オフセット回路を形成する補助巻線を備えることを特徴とする（１）記載のスイッチング電源。
（４）前記オフセット回路の調整手段を備えることを特徴とする（１）記載のスイッチング電源。
（５）スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、前記オンオフで生ずる電流の検出器と、前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、を備えるスイッチング電源において、前記電流指令値の下限の設定手段を備えることを特徴とするスイッチング電源。
【００３２】
【発明の実施の形態】
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図５の従来例と同じ要素には同一符号を付し、説明を省略する。
【００３３】
図１の実施例の特徴は、補助巻線Ｎｂ、コンデンサＣ２２、抵抗Ｒ２６及び抵抗Ｒ３３等で形成するオフセット回路を備える点にある。
【００３４】
詳しくは、トランスＴ１の補助巻線ＮｂにダイオードＤ８を接続し、ダイオードＤ８にコンデンサＣ２２を接続する。そして、補助巻線Ｎｂに誘起する電圧は、ダイオードＤ８で整流され、コンデンサＣ２２で平滑され、負電源ＶＢとなる。また、負電源ＶＢには入力電圧Ｖｉｎに相関のある電圧が発生する。
【００３５】
さらに、電流指令値ＦＢの下限は共通電位ＣＯＭである。そして、負電源ＶＢは共通電位ＣＯＭよりも低い。また、負電源ＶＢは、抵抗Ｒ２６を介して、コンパレータＵ３の非反転入力端である電圧ＩＳに接続する。そして、電圧ＩＳは抵抗Ｒ３３でプルダウンする。
【００３６】
即ち、磁性素子であるトランスＴ１は負電源ＶＢを生成する補助巻線Ｎｂを備える。また、抵抗Ｒ２６及び抵抗Ｒ３３は、負電源ＶＢがコンパレータＵ３に生成するオフセットの調整手段として作用する。抵抗Ｒ２６を小さくし、抵抗Ｒ３３を大きくするとオフセットは大きくなり、抵抗Ｒ２６を大きくし、抵抗Ｒ３３を小さくするとオフセットは小さくなる。このように、オフセットは所定の値に設定可能である。
【００３７】
そしてまた、検出器の出力である電圧Ｖ３は、抵抗Ｒ１５及びコンデンサＣ２４を介して電圧ＩＳとなり、コンパレータＵ３の非反転入力端に接続する。なお、図１の実施例の制御回路１０の構成は、図５の従来例の制御回路１１の構成において立ち上がりブランキング回路Ｕ５を省略したものとする。
【００３８】
このような、図１の従来例の動作について図２を用いて説明する。図２は、図１の実施例の動作波形である。図２の動作波形は、図６の動作波形に対応している。
【００３９】
図１（ａ）は発振器の出力である電圧Ｖ１の波形であり、図１（ｂ）はフリップフロップＵ４の反転出力である電圧Ｖ２の波形であり、図１（ｃ）は駆動信号ＯＵＴの波形であり、図１（ｄ）は抵抗Ｒ６に発生する電圧Ｖ３の波形であり、図１（ｅ）は低域フィルタの出力である電圧ＩＳの波形である。
【００４０】
図１の実施例の動作は、図５の従来例と同様になり、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。
【００４１】
さらに、図１の実施例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、電流指令値ＦＢは負の値をとらず、正の値のみで作用するため、スイッチ素子Ｑ１のターンオンから電圧ＩＳがゼロに達するまでの期間ｔＢは、スイッチ素子Ｑ１の最小オン期間となる。
【００４２】
そして、図１の実施例は、図５の従来例と同様に、軽負荷及び無負荷のときに間欠動作をする。また、期間ｔＡを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失にできる。
【００４３】
さらに、図１の実施例の期間ｔＢは不感帯ではないため、期間ｔＢ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときに、好適にスイッチ素子をオフすることができる。したがって、起動時及び負荷急変時等に好適な特性となる。
【００４４】
詳しくは、一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときは、電圧Ｖ３が上昇し、電圧ＩＳが上昇し、コンパレータＵ３の出力はロウレベルからハイレベルへ変化し、フリップフロップＵ４のリセット端はハイレベルとなり、フリップフロップＵ４の反転出力はハイレベルとなり、オア回路Ｇ１の出力はハイレベルとなり、インバータＧ２の出力はロウレベルとなり、スイッチ素子Ｑ１はターンオフする。
【００４５】
このように、図１の実施例における期間ｔＢの設定にはトレードオフがない。
【００４６】
また、前述の例では、制御回路１０を集積回路で形成する場合、コンパレータＵ３の非反転入力端（電圧ＩＳ）がゼロ以下となって、ラッチアップとなる可能性があるが、これを抑制する回路を付加してもよい。具体的には、例えば、カソードにコンパレータＵ３の非反転入力端を接続し、アノードに共通電位を接続する保護ダイオード（図示せず）を付加する。
【００４７】
さらに、抵抗Ｒ１５及びコンデンサＣ２４からなる低域フィルタは、電圧ＩＳのスイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分が電流指令値ＦＢの下限であるゼロより低い電圧となるようにすると、動作が安定となり好適である。
【００４８】
即ち、抵抗Ｒ１５及びコンデンサＣ２４の定数を電圧ＩＳのスイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分がゼロより低い電圧となるようにするとよい。
【００４９】
さらに、図３は本発明に係るスイッチング電源の他の実施例を示す構成図である。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００５０】
図３の実施例の特徴は、電流指令値ＦＢの下限の設定手段である抵抗Ｒ９０を備える点にある。
【００５１】
詳しくは、制御回路１０のコンパレータＵ３の反転入力端（電流指令値ＦＢ）とフォトカプラＰＣ１との間に抵抗Ｒ９０を接続する。
【００５２】
また、図３の実施例は、図１の実施例におけるダイオードＤ８、コンデンサＣ２２、抵抗Ｒ２６及び抵抗Ｒ３３を削除する。
【００５３】
このような、図３の従来例の動作について図４を用いて説明する。図４は、図３の実施例の動作波形である。図４の動作波形は、図２の動作波形に対応し、同じ要素には同一符号を付し、説明を省略する。
【００５４】
電圧ＩＳは正の値を有する。また、電流指令値ＦＢは、下限値ｔｈよりも低くならない。そして、下限値ｔｈは電流源Ｉ１の値と抵抗Ｒ９０の値との積になる。
【００５５】
そして、図３の実施例の動作は、図１の実施例と同様に、出力電圧Ｖｏｕｔは所定の電圧（基準電圧Ｖｒｅｆ）で安定となる。
【００５６】
さらに、図３の実施例において負荷が小さくなると、スイッチ素子Ｑ１のオン期間は減少する。しかしながら、電流指令値ＦＢは下限値ｔｈ以下とならないため、スイッチ素子Ｑ１のターンオンから電圧ＩＳがゼロに達するまでの期間ｔＣは、スイッチ素子Ｑ１の最小オン期間となる。
【００５７】
そして、図３の実施例は、図１の実施例と同様に、軽負荷及び無負荷のときに間欠動作をする。また、期間ｔＣを大きく設定すると、軽負荷及び無負荷のときの間欠動作の周期が長くなり低損失にできる。
【００５８】
さらに、図３の実施例は、図１の実施例と同様に、期間ｔＣ中に一次巻線Ｎ１及びスイッチ素子Ｑ１に過大電流が流れたときに、好適にスイッチ素子をオフすることができる。したがって、起動時及び負荷急変時等に好適な特性となる。
【００５９】
また、前述の例では、検出器は抵抗であったが、これとは別に、検出器はカレントトランスであっても同様の効果がある。
【００６０】
さらに、前述の例では、検出器は一次巻線Ｎ１及びスイッチ素子Ｑ１の電流を検出するものであったが、これとは別に、検出器は二次巻線の電流等を検出するものであっても同様の効果がある。
【００６１】
このように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲で更に多くの変更及び変形を含むものである。
【００６２】
【発明の効果】
以上のことにより、本発明によれば、軽負荷及び無負荷のときに低損失となり、起動時及び負荷急変時等に一次巻線及びスイッチ素子に過大電流が流れない好適なスイッチング電源を提供できる。
【００６３】
また、低スタンバイ電力・低コスト・簡便なスイッチング電源を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の実施例の動作波形である。
【図３】本発明の他の実施例を示す構成図である。
【図４】図３の実施例の動作波形である。
【図５】従来のスイッチング電源を示す構成図である。
【図６】図５の従来例の動作波形である。
【符号の説明】
Ｃ２２ コンデンサ
Ｃ２４ コンデンサ（低域フィルタの一部）
Ｄ８ ダイオード
Ｑ１ スイッチ素子
Ｒ６ 抵抗（検出器）
Ｒ１５ 抵抗（低域フィルタの一部）
Ｒ２６，Ｒ３３ 抵抗（調整手段）
Ｔ１ トランス（磁性素子）
Ｎｂ 補助巻線
Ｕ３ コンパレータ
Ｕ５ 立ち上がりブランキング回路
Ｕ７１ エラーアンプ
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
ＣＯＭ，ＧＮＤ 共通電位
ＶＢ 負電源
ＦＢ 電流指令値
ｔｈ 下限値
Claims (5)
- スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、
前記オンオフで生ずる電流の検出器と、
前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、
を備えるスイッチング電源において、
前記検出器の出力に前記電流指令値の下限より低い電圧を印加するオフセット回路を備えることを特徴とするスイッチング電源。 - 前記検出器と前記コンパレータとの間に接続され、前記検出器の出力の前記スイッチ素子Ｑ１のターンオンのときに発生するサージに相当する部分が前記電流指令値の下限より低い電圧となる低域フィルタを備えることを特徴とする請求項１記載のスイッチング電源。
- 前記磁性素子は前記オフセット回路を形成する補助巻線を備えることを特徴とする請求項１記載のスイッチング電源。
- 前記オフセット回路の調整手段を備えることを特徴とする請求項１記載のスイッチング電源。
- スイッチ素子のオンオフにより入力電圧が印加され、出力となる電圧を誘起する磁性素子と、
前記オンオフで生ずる電流の検出器と、
前記出力と所定の電圧との差からなる電流指令値及び前記検出器の出力を入力し、前記スイッチ素子のターンオフのトリガを出力するコンパレータと、
を備えるスイッチング電源において、
前記電流指令値の下限の設定手段を備えることを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003152376A JP2004357417A (ja) | 2003-05-29 | 2003-05-29 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003152376A JP2004357417A (ja) | 2003-05-29 | 2003-05-29 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004357417A true JP2004357417A (ja) | 2004-12-16 |
Family
ID=34047609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003152376A Withdrawn JP2004357417A (ja) | 2003-05-29 | 2003-05-29 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004357417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT508107A1 (de) * | 2009-03-10 | 2010-10-15 | Siemens Ag Oesterreich | Durchflusswandler mit stromregelung |
| JP2013240157A (ja) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | 電源装置、車載機器、車両 |
-
2003
- 2003-05-29 JP JP2003152376A patent/JP2004357417A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT508107A1 (de) * | 2009-03-10 | 2010-10-15 | Siemens Ag Oesterreich | Durchflusswandler mit stromregelung |
| AT508107B1 (de) * | 2009-03-10 | 2015-05-15 | Siemens Ag | Durchflusswandler mit stromregelung |
| JP2013240157A (ja) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | 電源装置、車載機器、車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110401349B (zh) | 电源控制用半导体装置和开关电源装置及其设计方法 | |
| EP0774827A2 (en) | Switching power supply | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| JP6860118B2 (ja) | 力率改善回路及び半導体装置 | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| JP4064296B2 (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| WO2022169487A1 (en) | Peak current mode control for buck-boost regulators | |
| JP2004201385A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP3494403B2 (ja) | スイッチング電源 | |
| JP2006166667A (ja) | スイッチングレギュレータ | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JP2008521380A (ja) | スイッチモード電源用のスイッチ型二次制御回路のソフト始動 | |
| JPH11332220A (ja) | 直流電源回路 | |
| JP2002171750A (ja) | 電源装置 | |
| JP2004357417A (ja) | スイッチング電源 | |
| JP2005020917A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP2008079488A (ja) | 直流変換装置 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11122920A (ja) | スイッチング電源装置 | |
| JP3642397B2 (ja) | Ｄｃ／ｄｃコンバータの待機電力低減回路 | |
| JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JP2006174630A (ja) | スイッチング電源の制御方法、制御回路および電源装置 | |
| JPH08317650A (ja) | スイッチング電源装置 | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20081014 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20081209 Free format text: JAPANESE INTERMEDIATE CODE: A761 |