JP2004356630A5 - - Google Patents

Download PDF

Info

Publication number
JP2004356630A5
JP2004356630A5 JP2004156449A JP2004156449A JP2004356630A5 JP 2004356630 A5 JP2004356630 A5 JP 2004356630A5 JP 2004156449 A JP2004156449 A JP 2004156449A JP 2004156449 A JP2004156449 A JP 2004156449A JP 2004356630 A5 JP2004356630 A5 JP 2004356630A5
Authority
JP
Japan
Prior art keywords
mask
standoff
layer
adhesive
electrical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004156449A
Other languages
English (en)
Other versions
JP2004356630A (ja
JP4401241B2 (ja
Filing date
Publication date
Priority claimed from US10/447,169 external-priority patent/US6998539B2/en
Application filed filed Critical
Publication of JP2004356630A publication Critical patent/JP2004356630A/ja
Publication of JP2004356630A5 publication Critical patent/JP2004356630A5/ja
Application granted granted Critical
Publication of JP4401241B2 publication Critical patent/JP4401241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (6)

  1. ライナ層と、
    該ライナ層に取り付けられた接着剤スタンドオフ層と、
    前記ライナ層及び前記接着剤スタンドオフ層中に形成された複数のスタンドオフ開口と、
    前記ライナ層に取り付けられたマスク接着剤層と、
    該マスク接着剤層に取り付けられたマスク層と、
    前記マスク接着剤層及び前記マスク層中に、前記複数のスタンドオフ開口と位置を調整して形成された複数のマスク開口と、
    を備えたことを特徴とするスタンドオフ/マスク構造。
  2. 請求項1に記載のスタンドオフ/マスク構造であって、
    前記ライナ層及び前記マスク層の各層は、ポリエステル、ポリイミド、ポリアミド、ポリエチルイミド、ポリスルホン、ポリエチルスルホン、ポリエチルエチルケトン、及びポリフェニレンスルフィドからなる群から選択した物質で構成されることを特徴とするスタンドオフ/マスク構造。
  3. 請求項1に記載のスタンドオフ/マスク構造であって、
    前記ライナ層と前記マスク層との各層は、約1μm〜約500μmの範囲内の厚さを有することを特徴とするスタンドオフ/マスク構造。
  4. 請求項1に記載のスタンドオフ/マスク構造であって、
    前記ライナ層と前記マスク層との各層は、約10μm〜約100μmの範囲内の厚さを有することを特徴とするスタンドオフ/マスク構造。
  5. 相互接続された電気回路構造をマスクする方法であって、
    第1の電気回路構造の複数の接触領域上に積層スタンドオフ/マスク構造を施す工程であって、多層スタンドオフ/マスク構造が、前記接触領域と位置が調整された複数のスタンドオフ開口を有する接着剤スタンドオフと、該スタンドオフ開口と位置が調整された複数のマスク開口を有するマスクと、を有する工程と、
    前記マスク開口と前記スタンドオフ開口とを介して導電性ペーストを施し、前記第1の電気回路構造の前記複数の接触領域上に導電性バンプを形成する工程と、
    前記マスクを除去する工程と、
    第2の電気回路構造を前記スタンドオフ及び前記導電性バンプに取り付ける工程と、
    を有することを特徴とする方法。
  6. 請求項に記載の方法に従って製造された相互接続された電気回路構造。
JP2004156449A 2003-05-27 2004-05-26 電気的相互接続のためのスタンドオフ/マスク構造 Expired - Fee Related JP4401241B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/447,169 US6998539B2 (en) 2003-05-27 2003-05-27 Standoff/mask structure for electrical interconnect

Publications (3)

Publication Number Publication Date
JP2004356630A JP2004356630A (ja) 2004-12-16
JP2004356630A5 true JP2004356630A5 (ja) 2007-07-05
JP4401241B2 JP4401241B2 (ja) 2010-01-20

Family

ID=33131583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004156449A Expired - Fee Related JP4401241B2 (ja) 2003-05-27 2004-05-26 電気的相互接続のためのスタンドオフ/マスク構造

Country Status (5)

Country Link
US (1) US6998539B2 (ja)
EP (1) EP1482547A3 (ja)
JP (1) JP4401241B2 (ja)
CN (1) CN100388468C (ja)
BR (1) BRPI0401840A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7478586B2 (en) * 2004-06-04 2009-01-20 Peacock Myers, P.C. Rotisserie roaster smoker
JP2007280197A (ja) * 2006-04-10 2007-10-25 Toshiba Corp 通信媒体、通信媒体処理装置、及び通信媒体処理システム
US7742311B2 (en) * 2007-04-13 2010-06-22 Hewlett-Packard Development Company, L.P. Damage prevention interposer for electronic package and electronic interconnect structure
US8156641B2 (en) * 2009-05-21 2012-04-17 Xerox Corporation Interconnection method for tightly packed arrays with flex circuit
DE102009024874A1 (de) * 2009-06-09 2010-12-16 Nb Technologies Gmbh Siebdruckform
JP5024342B2 (ja) * 2009-09-16 2012-09-12 株式会社村田製作所 回路モジュール
DE102009054764A1 (de) * 2009-12-16 2011-06-22 Robert Bosch GmbH, 70469 Verfahren und Vorrichtung zum Herstellen eines Schaltungsträgers und Schaltungsträger
KR101184792B1 (ko) * 2010-09-10 2012-09-20 삼성전기주식회사 범프 형성용 마스크 및 이의 제조 방법
TWI606565B (zh) * 2016-08-31 2017-11-21 金寶電子工業股份有限公司 封裝結構及其製作方法
US10950568B2 (en) * 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
US10141668B1 (en) * 2017-07-06 2018-11-27 Palo Alto Research Center Incorporated Detachable flex-to-flex electrical connection
US20190067232A1 (en) 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348253A (en) * 1981-11-12 1982-09-07 Rca Corporation Method for fabricating via holes in a semiconductor wafer
US4928387A (en) * 1989-09-07 1990-05-29 Rockwell International Corp. Temporary soldering aid for manufacture of printed wiring assemblies
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP2907188B2 (ja) * 1997-05-30 1999-06-21 日本電気株式会社 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US5878661A (en) * 1998-07-13 1999-03-09 Ford Motor Company Self-shearing stencil
JP3350454B2 (ja) * 1998-09-24 2002-11-25 三菱電機株式会社 半導体集積回路装置およびその製造方法並びに製造装置
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
DE19923166A1 (de) * 1999-05-20 2000-12-07 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Schablone und Schablone zum Aufbringen von Lötpaste auf Leiterplatten
TW444258B (en) * 2000-05-04 2001-07-01 Orient Semiconductor Elect Ltd Manufacturing method of printed bump on semiconductor wafer or substrate
JP2002118347A (ja) * 2000-10-11 2002-04-19 Micro Tekku Kk 印刷スクリーン及び有底ビア穴埋め方法
US20030180448A1 (en) * 2002-03-21 2003-09-25 T.L.M. Advanced Laser Technology Ltd. Method for fabrication of printed circuit boards

Similar Documents

Publication Publication Date Title
US6753612B2 (en) Economical high density chip carrier
JP2004356630A5 (ja)
JP6507027B2 (ja) インダクタ及びその製造方法
TWI345939B (en) Method of manufacturing a multilayer wiring board
US20090148594A1 (en) Interconnection element with plated posts formed on mandrel
JP2004186670A5 (ja)
JP2005064451A5 (ja)
CN102159026A (zh) 刚挠性电路板及其制造方法
TWI592062B (zh) 支持體及其製造方法,佈線板之製造方法,電子零件之製造方法,暨佈線構造
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP2007158150A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US9736948B2 (en) Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
JP2003273571A5 (ja)
JP2007150275A5 (ja)
JP2008282842A5 (ja)
TWI463931B (zh) 電路板及其製作方法
US9769928B2 (en) High efficiency embedding technology
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
CN105789171A (zh) 具有预定义通孔图案的电子封装及制作和使用其的方法
JP2013090273A (ja) 電子部品およびその製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2869907B2 (ja) 半導体装置の接続構造
JP6986926B2 (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
CN101587877A (zh) 封装基板的结构及其制法