JP2004327780A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2004327780A JP2004327780A JP2003121386A JP2003121386A JP2004327780A JP 2004327780 A JP2004327780 A JP 2004327780A JP 2003121386 A JP2003121386 A JP 2003121386A JP 2003121386 A JP2003121386 A JP 2003121386A JP 2004327780 A JP2004327780 A JP 2004327780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- compound semiconductor
- mesfet
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 150000001875 compounds Chemical class 0.000 claims description 41
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 230000014509 gene expression Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
- B01D29/085—Funnel filters; Holders therefor
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G25/00—Watering gardens, fields, sports grounds or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
- B01D35/02—Filters adapted for location in special places, e.g. pipe-lines, pumps, stop-cocks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D2201/00—Details relating to filtering apparatus
- B01D2201/34—Seals or gaskets for filtering elements
- B01D2201/347—Radial sealings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Water Supply & Treatment (AREA)
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】ピンチオフ近傍となるゲートバイアスの範囲において、ＭＥＳＦＥＴの相互コンダクタンス（ｇｍ）の線形性の劣化や、ドレインコンダクタンス（ｇｄ）の劣化を抑制する。
【解決手段】半絶縁性のＧａＡｓ基板１２上に、ＧａＡｓ基板１２側から順次ｉ−ＡｌＧａＡｓバッファ層１４、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するｎ−ＡｌＧａＡｓ電子供給層１６、およびｎ−ＧａＡｓチャンネル層１８を有する半導体層構造２０を配設し、このｎ−ＧａＡｓチャンネル層１８の上にゲート電極２２を設け、このゲート電極２２を介して互いに対向するソース電極２６及びドレイン電極２８を備えたＭＥＳＦＥＴを構成する。
【選択図】 図１
【解決手段】半絶縁性のＧａＡｓ基板１２上に、ＧａＡｓ基板１２側から順次ｉ−ＡｌＧａＡｓバッファ層１４、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するｎ−ＡｌＧａＡｓ電子供給層１６、およびｎ−ＧａＡｓチャンネル層１８を有する半導体層構造２０を配設し、このｎ−ＧａＡｓチャンネル層１８の上にゲート電極２２を設け、このゲート電極２２を介して互いに対向するソース電極２６及びドレイン電極２８を備えたＭＥＳＦＥＴを構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、電界効果トランジスタに係り、特に移動体通信基地局や人工衛星などの高出力用増幅器に使用される電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
最近の携帯端末機、例えば携帯電話の開発においては、単に小型軽量化のみならず、伝達される音声の音質などが重要なポイントとなっている。音質の向上には歪みの少ない信号を伝達することが必要である。このための一つの重要項目は、移動体通信基地局などの高出力電力増幅器において利得に加えて増幅特性の歪みの少ないことが重要である。同様に衛星通信などに用いる人工衛星搭載の高出力増幅器は、単に軽量で利得が大きいことだけではなく、その増幅特性において歪みの少ないことが要求されるようになっている。
【０００３】
これらの高出力電力増幅器においては、その高速性と相俟って化合物半導体を用いた電界効果トランジスタが多く使用されている。例えばＧａＡｓチャンネルを用いたＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）が広く用いられている。
ＧａＡｓを用いたＭＥＳＦＥＴの公知例としては、層厚が７００ｎｍのアンドープＧａＡｓ層の上に、層厚が２００ｎｍのアンドープＡｌ０．３Ｇａ０．７Ａｓ層のバッファ層を設け、この上にリセスを有する層厚が５０ｎｍで、ドーピング濃度が４×１０１８ｃｍ−３のＳｉドープのＧａＡｓチャンネル層（ａｃｔｉｖｅ ｌａｙｅｒ）を有する積層構造を用い、ゲート長を４０ｎｍ〜３００ｎｍのＭＥＳＦＥＴを構成する例が記載されている。（例えば、非特許文献１ １０４８頁左欄 参照）
【０００４】
【発明が解決しようとする課題】
従来のＭＥＳＦＥＴは、ｎ−ＧａＡｓチャンネル層に密接して、ｎ−ＧａＡｓチャンネル層よりも伝導体のエネルギーレベルの高いアンドープＡｌＧａＡｓ層のバッファ層を設けている。この構成により、一応ｎ−ＧａＡｓチャンネル層中の電子がバッファ層に拡散することによってｎ−ＧａＡｓチャンネル層とバッファ層との界面付近における電子分布が拡がることを防ぎ、相互コンダクタンス（ｇｍ）やドレインコンダクタンス（ｇｄ）の劣化を防いでいる。
【０００５】
しかしながら、この構成ではｎ−ＧａＡｓチャンネル層中の層の厚み方向の電子分布は単に平坦な分布を示すだけである。このために、ゲート電極に負電圧のバイアスを印加してｎ−ＧａＡｓチャンネル層に空乏層を拡げる場合に、負電圧のバイアスの絶対値が小さい場合には、空乏層が比較的小さく電子の移動には特に問題はない。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、相互コンダクタンス（ｇｍ）の線形性の劣化や、ドレインコンダクタンス（ｇｄ）の劣化が発生するという問題点があった。
なお相互コンダクタンス（ｇｍ）の線形性を確保するために、チャンネル層とバッファ層との境界近傍であってチャンネル層側の電子密度を高くすることが有効であることはすでに指摘されている。（非特許文献２ ６０２頁左欄 参照）
【０００６】
【非特許文献１】
Ｊａｍｅｓ Ａ． Ａｄａｍｓ ｅｔ Ａｌ．， “Ｓｈｏｒｔ−Ｃｈａｎｎｅｌ Ｅｆｆｅｃｔｓ ａｎｄ Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ ｉｎ Ｎａｎｏｍｅｔｅｒ −Ｓｃａｌｅ ＧａＡｓ ＭＥＳＦＥＴ’ｓ”， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， ＶＯＬ． ４０， ＮＯ． ６， ＪＵＮＥ １９９３， ｐｐ．１０４７−１０５２
【非特許文献２】
Ｒ．Ｅ．ＷＩＬＬＩＡＭＳ ｅｔ Ａｌ．， “Ｇｒａｄｅｄ Ｃｈａｎｎｅｌ ＦＥＴ ’ｓ ：Ｉｍｐｒｏｖｅｄ Ｌｉｎｅａｒｉｔｙ ａｎｄ Ｎｏｉｓｅ Ｆｉｇｕｒｅ”， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， ＶＯＬ． ＥＤ−２５， ＮＯ． ６， ＪＵＮＥ １９７８， ｐｐ．６００−６０５
【０００７】
この発明は上記の問題点を解消するためになされたもので、第１の目的は、ピンチオフ近傍となるゲートバイアスを印加した場合においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な電界効果トランジスタを構成することである。
【０００８】
【課題を解決するための手段】
この発明に係る電界効果トランジスタは、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第１化合物半導体層、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するとともに第１化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するｎ型の第２化合物半導体層、および第２化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するｎ型の第３化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第２化合物半導体層が完全に空乏化され、第２化合物半導体層の電子が第２化合物半導体層と第３化合物半導体層との界面近傍であって第３化合物半導体層側に拡散し、第３化合物半導体層における第２化合物半導体層との界面近傍の電子濃度分布が高くなる。
【０００９】
【発明の実施の形態】
以下の発明の実施の形態においては、電界効果トランジスタの一例としてＭＥＳＦＥＴを用いて説明する。
実施の形態１．
図１はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。
図１において、このＭＥＳＴＥＴ１０は半絶縁性の半導体基板としての半絶縁性のＧａＡｓ基板１２を用いて、このＧａＡｓ基板１２上にノンドープの第１化合物半導体層としてのノンドープのＡｌＧａＡｓのバッファ層１４（以下、ノンドープであることを“ｉ−”、ｎ導電型であることを“ｎ−”と表記する。）が配設されている。バッファ層１４の層厚Ｔｂは１０〜５００ｎｍ程度である。このバッファ層１４の上に第２化合物半導体層としてのｎ−ＡｌＧａＡｓからなる電子供給層１６が配設されている。
【００１０】
電子供給層１６は、ドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１×１０１７〜１×１０１８ｃｍ−３（以下、例えば１×１０１７を１Ｅ１７と表記する。）、さらに望ましくは１．５Ｅ１７〜５Ｅ１７ｃｍ−３とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
この電子供給層１６の上に、第３化合物半導体層としてのｎ−ＧａＡｓのチャンネル層１８が配設されている。チャンネル層１８は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｃは５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
【００１１】
バッファ層１４と電子供給層１６とチャンネル層１８に関して、バッファ層１４の伝導帯下端のエネルギーレベルをＥｃ（ｂ）、電子供給層１６の伝導帯下端のエネルギーレベルをＥｃ（ｅ）、チャンネル層１８の伝導帯下端のエネルギーレベルをＥｃ（ｃ）とした場合、
Ｅｃ（ｂ）≧Ｅｃ（ｅ）＞Ｅｃ（ｃ）・・・・・（１）
の関係が必要である。
また電子供給層１６は完全に空乏化されることが必要であり、不純物ドーピング濃度に関しては
Ｎｄｅ≧Ｎｄｃ・・・・・（２）
であり、層厚に関しては、
Ｔｂ，Ｔｃ＞Ｔｅ・・・・（３）
であることが必要である。
【００１２】
またバッファ層１４と電子供給層１６とは、この実施の形態ではともにＡｌＧａＡｓを用いているが、バッファ層１４Ａｌの組成比は電子供給層１６のＡｌ組成比と同等であるか或いはそれより大きくされている。すなわちバッファ層１４の伝導帯下端のエネルギーレベルは電子供給層１６と同等か或いは大きく設定されている。
このバッファ層１４、電子供給層１６、及びチャンネル層１８とから半導体構造としての半導体積層構造２０が形成されている。
半導体積層構造２０のチャンネル層１８の表面上にゲート電極２２がショットキ接合され、ゲート電極２２を間に介在させてゲート電極の両側に、チャンネル層１８の表面に配設したコンタクト層２４を配設し、このコンタクト層２４を介し半導体積層構造２０のチャンネル層１８の表面上にソース電極２６及びドレイン電極２８がオーミック接合されている。
コンタクト層２４はドーピング不純物をＳｉとし高濃度にドーピングしたＧａＡｓで形成されている。
【００１３】
このＭＥＳＦＥＴ１０の製造方法の概略は次のとおりである。
半絶縁性のＧａＡｓ基板１２の上に、例えばＭＯＣＶＤなどにより、バッファ層１４としてのｉ−ＡｌＧａＡｓ層、電子供給層１６としてのｎ−ＡｌＧａＡｓ層、チャンネル層１８としてのｎ−ＧａＡｓ層を順次積層して半導体積層構造２０を形成し、さらに半導体積層構造２０の上にコンタクト層２４としてのｎ−ＧａＡｓ層を形成する。
次に、ゲート電極２２を配設するためにチャンネル層１８を露呈した開口を形成するために、コンタクト層２４をエッチングする。
次いで、露呈した開口を介して、ゲート電極２２をチャンネル層１８の露呈面に蒸着し、次いでゲート電極２２を介して互いに対向するようにコンタクト層２４上にソース電極２６及びドレイン電極２８を形成する。
【００１４】
図２はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
図２において、縦軸は電子濃度、横軸はゲート電極からの距離である。半導体積層構造２０においては、チャンネル層１８が電子供給層１６を介してバッファ層１４と隣接している。チャンネル層１８はｎ−ＧａＡｓにより形成され、この実施の形態では、バッファ層１４は電子供給層１６のＡｌ組成比と同等であるＡｌ組成比のＡｌＧａＡｓで形成されている。したがってチャンネル層１８の伝導帯下端のエネルギーレベルは電子供給層１６やバッファ層１４の伝導帯下端のエネルギーレベルより低いために、バッファ層１４の電子濃度は極めて小さく、チャンネル層１８の電子濃度は所定の高さにほぼ均一に分布する。
【００１５】
さらにチャンネル層１８とバッファ層１４とが電子供給層１６を介してバッファ層１４と隣接している。電子供給層１６は、不純物ドーピング濃度Ｎｄｅを１Ｅ１７〜１Ｅ１８ｃｍ−３とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものであるので、電子供給層１６の電子はバンドギャップの小さい隣接するチャンネル層１８に拡散し、この電子供給層１６は完全に空乏化する。この結果、電子供給層１６との界面近傍においてチャンネル層１８の電子濃度が高くなる。この部分が図２のグラフにおいて円で囲んだＡ部である。
【００１６】
このＭＥＳＦＥＴ１０を増幅回路として使用する場合には、例えばソース電極２６を接地し、ソース電極２６とドレイン電極２８との間でドレイン電極２８に負電圧のバイアスを印加し、ソース電極２６とゲート電極２２との間で、ゲート電極２２に負電圧のバイアスを印加する。
このとき、ゲート電圧の絶対値が小さいときには、チャンネル層１８に形成される空乏領域が小さいために、電子の移動は容易に行われる。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、チャンネルの隙間が狭くなる。
【００１７】
従来のＭＥＳＦＥＴでは、バッファ層近傍のチャンネル層においてもチャンネル層の他の部分においても電子濃度が均一であるから、ピンチオフ近傍になると、相互コンダクタンス（ｇｍ）の線形性の劣化や、ドレインコンダクタンス（ｇｄ）の劣化が発生していた。
しかしこの発明に係るＭＥＳＦＥＴ１０においては、図２のＡ部に示すように、電子供給層１６の電子がチャンネル層１８に拡散するために、電子供給層１６近傍のチャンネル層１８の電子濃度が高められている。
【００１８】
したがって、ピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な値を得ることができる。
延いては電子供給層１６をチャンネル層１８とバッファ層１４との間に付加するという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。
【００１９】
変形例１
図３はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。図３において、図１と同じ符号は同じものか相当のものである。また以下の各図においても同様である。
図３において、ＭＥＳＦＥＴ３０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ３０がＭＥＳＦＥＴ１０のｎ−ＧａＡｓのチャンネル層１８に替えて、ｎ−ＩｎＧａＡｓのチャンネル層３２を使用したもので、他の構成は同じである。
【００２０】
ｎ−ＩｎＧａＡｓのチャンネル層３２を使用した場合でも、チャンネル層３２は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度は５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
このため、式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ３０においては、チャンネル層３２に使用したＩｎＧａＡｓはＧａＡｓに比較して電子移動度が高くなる。したがってコンダクタンス（ｇｍ）が大きくなることにより、利得が大きくなる。
【００２１】
変形例２
図４はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図４において、ＭＥＳＦＥＴ３６が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ３６が、電子供給層１６のＡｌＧａＡｓのＡｌ組成比ｘをｘ≧０．２７とするとともに、ＭＥＳＦＥＴ１０のｎ−ＧａＡｓのチャンネル層１８に替えて、ｎ−Ｉｎ０．５Ｇａ０．５Ｐのチャンネル層３８を使用したもので、他の構成は同じである。
【００２２】
ｎ−Ｉｎ０．５Ｇａ０．５Ｐのチャンネル層３８を使用した場合でも、チャンネル層３８は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度は５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
また、電子供給層１６はＡｌ組成比が少し変わるだけで、他の条件は同じである。Ａｌ組成比を限定するのは、Ｉｎ０．５Ｇａ０．５Ｐとの格子整合と式（１）を考慮したためである。
このため、ＭＥＳＦＥＴ３６の構成においても式（１）、式（２）、式（３）の関係が満足されている。
ＭＥＳＦＥＴ３６では、Ｉｎ０．５Ｇａ０．５Ｐはバンドギャップが大きく、臨界破壊耐圧が高くなるので、高電圧動作に適した電界効果トランジスタを構成することができる。
【００２３】
変形例３
図５はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図５において、ＭＥＳＦＥＴ４０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ４０が、バッファ層１４のＡｌＧａＡｓのＡｌ組成比ｘをｘ≧０．２７とするとともに、ＭＥＳＦＥＴ１０のｎ−ＡｌＧａＡｓの電子供給層１６に替えて、ｎ−Ｉｎ０．５Ｇａ０．５Ｐの電子供給層４２を使用したもので、他の構成は同じである。
【００２４】
電子供給層４２はドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１Ｅ１７〜１Ｅ１８ｃｍ−３、さらに望ましくは１．５Ｅ１７〜５Ｅ１７とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
また、バッファ層１４はＡｌ組成比が少し変わるだけで、他の条件は同じである。Ａｌ組成比を限定するのは、Ｉｎ０．５Ｇａ０．５Ｐとの格子整合と式（１）を考慮したためである。
このため、ＭＥＳＦＥＴ４０の構成においても式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ４０においては、電子供給層４２に使用したＩｎ０．５Ｇａ０．５ＰはＤＸセンターがないので、電子の供給が安定し、動作時の不安定性がない。したがって信頼性の高い電界効果トランジスタを構成することができる。
【００２５】
変形例４
図６はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図６において、ＭＥＳＦＥＴ４６が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ４６が、ＭＥＳＦＥＴ１０のｎ−ＡｌＧａＡｓの電子供給層１６に替えて、ｎ−Ｉｎ０．５２Ａｌ０．４８Ｐの電子供給層４８を使用したもので、他の構成は同じである。
【００２６】
電子供給層４８はドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１Ｅ１７〜１Ｅ１８ｃｍ−３、さらに望ましくは１．５Ｅ１７〜５Ｅ１７とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
このため、ＭＥＳＦＥＴ４６の構成においても式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ４６においては、電子供給層４８に使用したＩｎ０．５２Ａｌ０．４８Ｐは、Ｉｎ０．５Ｇａ０．５Ｐと同様にＤＸセンターがないので、電子の供給が安定し動作時の不安定性がない。したがって信頼性の高い電界効果トランジスタを構成することができる。
【００２７】
実施の形態２．
図７はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。
図７において、ＭＥＳＦＥＴ５０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ５０がＭＥＳＦＥＴ１０の半導体積層構造２０のチャンネル層１８の上にさらに第４化合物半導体層としてのｎ−ＡｌＧａＡｓ層５２を加えて半導体積層構造２０としたものである。
このｎ−ＡｌＧａＡｓ層５２は必ずしもｎ導電型である必要はなくノンドープのＡｌＧａＡｓ層でもかまわない。
そしてゲート電極２２はｎ−ＡｌＧａＡｓ層５２の表面上にショットキ接合されている。ソース電極２６及びドレイン電極２８は、ｎ−ＡｌＧａＡｓ層５２の表面に配設されたこのコンタクト層２４上にゲート電極の両側に対向して配設され、コンタクト層２４の表面上にオーミック接合されている。
【００２８】
このＭＥＳＦＥＴ５０の製造方法の大略はＭＥＳＦＥＴ１０と同じであるが、半導体積層構造２０を形成するときに、チャンネル層１８としてのｎ−ＧａＡｓ層の上にさらにｎ−ＡｌＧａＡｓ層５２を形成する。そしてコンタクト層２４のエッチングに際しては、ｎ−ＡｌＧａＡｓ層５２をエッチングストッパ層として使用することが相違している。
図８はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【００２９】
この実施の形態のＭＥＳＦＥＴ５０においても実施の形態１のＭＥＳＦＥＴ１０と、バッファ層１４、電子供給層１６、及びチャンネル層１８の構成は同じであるので、電子供給層１６との界面近傍においてチャンネル層１８の電子濃度が高くなることは同様である。この部分が図８のグラフにおいて円で囲んだＡ部である。
したがってこのＭＥＳＦＥＴ５０においては、実施の形態１のＭＥＳＦＥＴ１０が有する効果と同じ効果を有している。さらにゲート電極２２がｎ−ＡｌＧａＡｓ層５２に配設されているために、ゲート電極２２がチャンネル層１８のｎ−ＧａＡｓ層に配設されている場合に比べてショットキバリアが高くなる。延いては逆方向耐圧の高い電界効果トランジスタを構成することができる。
【００３０】
以上の説明において、ｎ型のドーピング不純物としてＳｉを使用しているが、このほかにＳｅなどでも良い。
またチャンネル層にリセス構造を有しない電界効果トランジスタについて説明したが、リセス構造を有する電界効果トランジスタなど他の型式の電界効果トランジスタにおいても同様の効果を有する。
【００３１】
【発明の効果】
この発明に係る電界効果トランジスタは以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係る電界効果トランジスタにおいては、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第１化合物半導体層、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するとともに第１化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するｎ型の第２化合物半導体層、および第２化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するｎ型の第３化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第２化合物半導体層が完全に空乏化され、第２化合物半導体層の電子が第２化合物半導体層と第３化合物半導体層との界面近傍であって第３化合物半導体層側に拡散し、第３化合物半導体層における第２化合物半導体層との界面近傍の電子濃度分布が高くなる。
【００３２】
このため負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な値を得ることができる。
延いては電子供給層をバッファ層とチャンネル層との間に介在させるという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る電界効果トランジスタの断面図である。
【図２】この発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【図３】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図４】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図５】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図６】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図７】この発明の一実施の形態に係る電界効果トランジスタの断面図である。
【図８】この発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【符号の説明】
１２ ＧａＡｓ基板、 ２０ 半導体積層構造、 １４ バッファ層、 １６ 電子供給層、 １８ チャンネル層、 ２２ ゲート電極、 ２６ ソース電極、 ２８ ドレイン電極、 ５２ ｎ−ＡｌＧａＡｓ層。
【発明の属する技術分野】
この発明は、電界効果トランジスタに係り、特に移動体通信基地局や人工衛星などの高出力用増幅器に使用される電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
最近の携帯端末機、例えば携帯電話の開発においては、単に小型軽量化のみならず、伝達される音声の音質などが重要なポイントとなっている。音質の向上には歪みの少ない信号を伝達することが必要である。このための一つの重要項目は、移動体通信基地局などの高出力電力増幅器において利得に加えて増幅特性の歪みの少ないことが重要である。同様に衛星通信などに用いる人工衛星搭載の高出力増幅器は、単に軽量で利得が大きいことだけではなく、その増幅特性において歪みの少ないことが要求されるようになっている。
【０００３】
これらの高出力電力増幅器においては、その高速性と相俟って化合物半導体を用いた電界効果トランジスタが多く使用されている。例えばＧａＡｓチャンネルを用いたＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）が広く用いられている。
ＧａＡｓを用いたＭＥＳＦＥＴの公知例としては、層厚が７００ｎｍのアンドープＧａＡｓ層の上に、層厚が２００ｎｍのアンドープＡｌ０．３Ｇａ０．７Ａｓ層のバッファ層を設け、この上にリセスを有する層厚が５０ｎｍで、ドーピング濃度が４×１０１８ｃｍ−３のＳｉドープのＧａＡｓチャンネル層（ａｃｔｉｖｅ ｌａｙｅｒ）を有する積層構造を用い、ゲート長を４０ｎｍ〜３００ｎｍのＭＥＳＦＥＴを構成する例が記載されている。（例えば、非特許文献１ １０４８頁左欄 参照）
【０００４】
【発明が解決しようとする課題】
従来のＭＥＳＦＥＴは、ｎ−ＧａＡｓチャンネル層に密接して、ｎ−ＧａＡｓチャンネル層よりも伝導体のエネルギーレベルの高いアンドープＡｌＧａＡｓ層のバッファ層を設けている。この構成により、一応ｎ−ＧａＡｓチャンネル層中の電子がバッファ層に拡散することによってｎ−ＧａＡｓチャンネル層とバッファ層との界面付近における電子分布が拡がることを防ぎ、相互コンダクタンス（ｇｍ）やドレインコンダクタンス（ｇｄ）の劣化を防いでいる。
【０００５】
しかしながら、この構成ではｎ−ＧａＡｓチャンネル層中の層の厚み方向の電子分布は単に平坦な分布を示すだけである。このために、ゲート電極に負電圧のバイアスを印加してｎ−ＧａＡｓチャンネル層に空乏層を拡げる場合に、負電圧のバイアスの絶対値が小さい場合には、空乏層が比較的小さく電子の移動には特に問題はない。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、相互コンダクタンス（ｇｍ）の線形性の劣化や、ドレインコンダクタンス（ｇｄ）の劣化が発生するという問題点があった。
なお相互コンダクタンス（ｇｍ）の線形性を確保するために、チャンネル層とバッファ層との境界近傍であってチャンネル層側の電子密度を高くすることが有効であることはすでに指摘されている。（非特許文献２ ６０２頁左欄 参照）
【０００６】
【非特許文献１】
Ｊａｍｅｓ Ａ． Ａｄａｍｓ ｅｔ Ａｌ．， “Ｓｈｏｒｔ−Ｃｈａｎｎｅｌ Ｅｆｆｅｃｔｓ ａｎｄ Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ ｉｎ Ｎａｎｏｍｅｔｅｒ −Ｓｃａｌｅ ＧａＡｓ ＭＥＳＦＥＴ’ｓ”， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， ＶＯＬ． ４０， ＮＯ． ６， ＪＵＮＥ １９９３， ｐｐ．１０４７−１０５２
【非特許文献２】
Ｒ．Ｅ．ＷＩＬＬＩＡＭＳ ｅｔ Ａｌ．， “Ｇｒａｄｅｄ Ｃｈａｎｎｅｌ ＦＥＴ ’ｓ ：Ｉｍｐｒｏｖｅｄ Ｌｉｎｅａｒｉｔｙ ａｎｄ Ｎｏｉｓｅ Ｆｉｇｕｒｅ”， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， ＶＯＬ． ＥＤ−２５， ＮＯ． ６， ＪＵＮＥ １９７８， ｐｐ．６００−６０５
【０００７】
この発明は上記の問題点を解消するためになされたもので、第１の目的は、ピンチオフ近傍となるゲートバイアスを印加した場合においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な電界効果トランジスタを構成することである。
【０００８】
【課題を解決するための手段】
この発明に係る電界効果トランジスタは、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第１化合物半導体層、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するとともに第１化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するｎ型の第２化合物半導体層、および第２化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するｎ型の第３化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第２化合物半導体層が完全に空乏化され、第２化合物半導体層の電子が第２化合物半導体層と第３化合物半導体層との界面近傍であって第３化合物半導体層側に拡散し、第３化合物半導体層における第２化合物半導体層との界面近傍の電子濃度分布が高くなる。
【０００９】
【発明の実施の形態】
以下の発明の実施の形態においては、電界効果トランジスタの一例としてＭＥＳＦＥＴを用いて説明する。
実施の形態１．
図１はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。
図１において、このＭＥＳＴＥＴ１０は半絶縁性の半導体基板としての半絶縁性のＧａＡｓ基板１２を用いて、このＧａＡｓ基板１２上にノンドープの第１化合物半導体層としてのノンドープのＡｌＧａＡｓのバッファ層１４（以下、ノンドープであることを“ｉ−”、ｎ導電型であることを“ｎ−”と表記する。）が配設されている。バッファ層１４の層厚Ｔｂは１０〜５００ｎｍ程度である。このバッファ層１４の上に第２化合物半導体層としてのｎ−ＡｌＧａＡｓからなる電子供給層１６が配設されている。
【００１０】
電子供給層１６は、ドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１×１０１７〜１×１０１８ｃｍ−３（以下、例えば１×１０１７を１Ｅ１７と表記する。）、さらに望ましくは１．５Ｅ１７〜５Ｅ１７ｃｍ−３とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
この電子供給層１６の上に、第３化合物半導体層としてのｎ−ＧａＡｓのチャンネル層１８が配設されている。チャンネル層１８は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｃは５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
【００１１】
バッファ層１４と電子供給層１６とチャンネル層１８に関して、バッファ層１４の伝導帯下端のエネルギーレベルをＥｃ（ｂ）、電子供給層１６の伝導帯下端のエネルギーレベルをＥｃ（ｅ）、チャンネル層１８の伝導帯下端のエネルギーレベルをＥｃ（ｃ）とした場合、
Ｅｃ（ｂ）≧Ｅｃ（ｅ）＞Ｅｃ（ｃ）・・・・・（１）
の関係が必要である。
また電子供給層１６は完全に空乏化されることが必要であり、不純物ドーピング濃度に関しては
Ｎｄｅ≧Ｎｄｃ・・・・・（２）
であり、層厚に関しては、
Ｔｂ，Ｔｃ＞Ｔｅ・・・・（３）
であることが必要である。
【００１２】
またバッファ層１４と電子供給層１６とは、この実施の形態ではともにＡｌＧａＡｓを用いているが、バッファ層１４Ａｌの組成比は電子供給層１６のＡｌ組成比と同等であるか或いはそれより大きくされている。すなわちバッファ層１４の伝導帯下端のエネルギーレベルは電子供給層１６と同等か或いは大きく設定されている。
このバッファ層１４、電子供給層１６、及びチャンネル層１８とから半導体構造としての半導体積層構造２０が形成されている。
半導体積層構造２０のチャンネル層１８の表面上にゲート電極２２がショットキ接合され、ゲート電極２２を間に介在させてゲート電極の両側に、チャンネル層１８の表面に配設したコンタクト層２４を配設し、このコンタクト層２４を介し半導体積層構造２０のチャンネル層１８の表面上にソース電極２６及びドレイン電極２８がオーミック接合されている。
コンタクト層２４はドーピング不純物をＳｉとし高濃度にドーピングしたＧａＡｓで形成されている。
【００１３】
このＭＥＳＦＥＴ１０の製造方法の概略は次のとおりである。
半絶縁性のＧａＡｓ基板１２の上に、例えばＭＯＣＶＤなどにより、バッファ層１４としてのｉ−ＡｌＧａＡｓ層、電子供給層１６としてのｎ−ＡｌＧａＡｓ層、チャンネル層１８としてのｎ−ＧａＡｓ層を順次積層して半導体積層構造２０を形成し、さらに半導体積層構造２０の上にコンタクト層２４としてのｎ−ＧａＡｓ層を形成する。
次に、ゲート電極２２を配設するためにチャンネル層１８を露呈した開口を形成するために、コンタクト層２４をエッチングする。
次いで、露呈した開口を介して、ゲート電極２２をチャンネル層１８の露呈面に蒸着し、次いでゲート電極２２を介して互いに対向するようにコンタクト層２４上にソース電極２６及びドレイン電極２８を形成する。
【００１４】
図２はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
図２において、縦軸は電子濃度、横軸はゲート電極からの距離である。半導体積層構造２０においては、チャンネル層１８が電子供給層１６を介してバッファ層１４と隣接している。チャンネル層１８はｎ−ＧａＡｓにより形成され、この実施の形態では、バッファ層１４は電子供給層１６のＡｌ組成比と同等であるＡｌ組成比のＡｌＧａＡｓで形成されている。したがってチャンネル層１８の伝導帯下端のエネルギーレベルは電子供給層１６やバッファ層１４の伝導帯下端のエネルギーレベルより低いために、バッファ層１４の電子濃度は極めて小さく、チャンネル層１８の電子濃度は所定の高さにほぼ均一に分布する。
【００１５】
さらにチャンネル層１８とバッファ層１４とが電子供給層１６を介してバッファ層１４と隣接している。電子供給層１６は、不純物ドーピング濃度Ｎｄｅを１Ｅ１７〜１Ｅ１８ｃｍ−３とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものであるので、電子供給層１６の電子はバンドギャップの小さい隣接するチャンネル層１８に拡散し、この電子供給層１６は完全に空乏化する。この結果、電子供給層１６との界面近傍においてチャンネル層１８の電子濃度が高くなる。この部分が図２のグラフにおいて円で囲んだＡ部である。
【００１６】
このＭＥＳＦＥＴ１０を増幅回路として使用する場合には、例えばソース電極２６を接地し、ソース電極２６とドレイン電極２８との間でドレイン電極２８に負電圧のバイアスを印加し、ソース電極２６とゲート電極２２との間で、ゲート電極２２に負電圧のバイアスを印加する。
このとき、ゲート電圧の絶対値が小さいときには、チャンネル層１８に形成される空乏領域が小さいために、電子の移動は容易に行われる。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、チャンネルの隙間が狭くなる。
【００１７】
従来のＭＥＳＦＥＴでは、バッファ層近傍のチャンネル層においてもチャンネル層の他の部分においても電子濃度が均一であるから、ピンチオフ近傍になると、相互コンダクタンス（ｇｍ）の線形性の劣化や、ドレインコンダクタンス（ｇｄ）の劣化が発生していた。
しかしこの発明に係るＭＥＳＦＥＴ１０においては、図２のＡ部に示すように、電子供給層１６の電子がチャンネル層１８に拡散するために、電子供給層１６近傍のチャンネル層１８の電子濃度が高められている。
【００１８】
したがって、ピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な値を得ることができる。
延いては電子供給層１６をチャンネル層１８とバッファ層１４との間に付加するという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。
【００１９】
変形例１
図３はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。図３において、図１と同じ符号は同じものか相当のものである。また以下の各図においても同様である。
図３において、ＭＥＳＦＥＴ３０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ３０がＭＥＳＦＥＴ１０のｎ−ＧａＡｓのチャンネル層１８に替えて、ｎ−ＩｎＧａＡｓのチャンネル層３２を使用したもので、他の構成は同じである。
【００２０】
ｎ−ＩｎＧａＡｓのチャンネル層３２を使用した場合でも、チャンネル層３２は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度は５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
このため、式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ３０においては、チャンネル層３２に使用したＩｎＧａＡｓはＧａＡｓに比較して電子移動度が高くなる。したがってコンダクタンス（ｇｍ）が大きくなることにより、利得が大きくなる。
【００２１】
変形例２
図４はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図４において、ＭＥＳＦＥＴ３６が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ３６が、電子供給層１６のＡｌＧａＡｓのＡｌ組成比ｘをｘ≧０．２７とするとともに、ＭＥＳＦＥＴ１０のｎ−ＧａＡｓのチャンネル層１８に替えて、ｎ−Ｉｎ０．５Ｇａ０．５Ｐのチャンネル層３８を使用したもので、他の構成は同じである。
【００２２】
ｎ−Ｉｎ０．５Ｇａ０．５Ｐのチャンネル層３８を使用した場合でも、チャンネル層３８は、層厚Ｔｃが１０〜５０ｎｍ、ドーピング不純物をＳｉとし、不純物ドーピング濃度は５Ｅ１６〜１Ｅ１８ｃｍ−３程度である。
また、電子供給層１６はＡｌ組成比が少し変わるだけで、他の条件は同じである。Ａｌ組成比を限定するのは、Ｉｎ０．５Ｇａ０．５Ｐとの格子整合と式（１）を考慮したためである。
このため、ＭＥＳＦＥＴ３６の構成においても式（１）、式（２）、式（３）の関係が満足されている。
ＭＥＳＦＥＴ３６では、Ｉｎ０．５Ｇａ０．５Ｐはバンドギャップが大きく、臨界破壊耐圧が高くなるので、高電圧動作に適した電界効果トランジスタを構成することができる。
【００２３】
変形例３
図５はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図５において、ＭＥＳＦＥＴ４０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ４０が、バッファ層１４のＡｌＧａＡｓのＡｌ組成比ｘをｘ≧０．２７とするとともに、ＭＥＳＦＥＴ１０のｎ−ＡｌＧａＡｓの電子供給層１６に替えて、ｎ−Ｉｎ０．５Ｇａ０．５Ｐの電子供給層４２を使用したもので、他の構成は同じである。
【００２４】
電子供給層４２はドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１Ｅ１７〜１Ｅ１８ｃｍ−３、さらに望ましくは１．５Ｅ１７〜５Ｅ１７とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
また、バッファ層１４はＡｌ組成比が少し変わるだけで、他の条件は同じである。Ａｌ組成比を限定するのは、Ｉｎ０．５Ｇａ０．５Ｐとの格子整合と式（１）を考慮したためである。
このため、ＭＥＳＦＥＴ４０の構成においても式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ４０においては、電子供給層４２に使用したＩｎ０．５Ｇａ０．５ＰはＤＸセンターがないので、電子の供給が安定し、動作時の不安定性がない。したがって信頼性の高い電界効果トランジスタを構成することができる。
【００２５】
変形例４
図６はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
図６において、ＭＥＳＦＥＴ４６が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ４６が、ＭＥＳＦＥＴ１０のｎ−ＡｌＧａＡｓの電子供給層１６に替えて、ｎ−Ｉｎ０．５２Ａｌ０．４８Ｐの電子供給層４８を使用したもので、他の構成は同じである。
【００２６】
電子供給層４８はドーピング不純物をＳｉとし、不純物ドーピング濃度Ｎｄｅは１Ｅ１７〜１Ｅ１８ｃｍ−３、さらに望ましくは１．５Ｅ１７〜５Ｅ１７とし、層厚Ｔｅを１ｎｍ〜１０ｎｍ程度にしたものである。
このため、ＭＥＳＦＥＴ４６の構成においても式（１）、式（２）、式（３）の関係が満足されている。
このＭＥＳＦＥＴ４６においては、電子供給層４８に使用したＩｎ０．５２Ａｌ０．４８Ｐは、Ｉｎ０．５Ｇａ０．５Ｐと同様にＤＸセンターがないので、電子の供給が安定し動作時の不安定性がない。したがって信頼性の高い電界効果トランジスタを構成することができる。
【００２７】
実施の形態２．
図７はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。
図７において、ＭＥＳＦＥＴ５０が図１のＭＥＳＦＥＴ１０と相違するところは、ＭＥＳＦＥＴ５０がＭＥＳＦＥＴ１０の半導体積層構造２０のチャンネル層１８の上にさらに第４化合物半導体層としてのｎ−ＡｌＧａＡｓ層５２を加えて半導体積層構造２０としたものである。
このｎ−ＡｌＧａＡｓ層５２は必ずしもｎ導電型である必要はなくノンドープのＡｌＧａＡｓ層でもかまわない。
そしてゲート電極２２はｎ−ＡｌＧａＡｓ層５２の表面上にショットキ接合されている。ソース電極２６及びドレイン電極２８は、ｎ−ＡｌＧａＡｓ層５２の表面に配設されたこのコンタクト層２４上にゲート電極の両側に対向して配設され、コンタクト層２４の表面上にオーミック接合されている。
【００２８】
このＭＥＳＦＥＴ５０の製造方法の大略はＭＥＳＦＥＴ１０と同じであるが、半導体積層構造２０を形成するときに、チャンネル層１８としてのｎ−ＧａＡｓ層の上にさらにｎ−ＡｌＧａＡｓ層５２を形成する。そしてコンタクト層２４のエッチングに際しては、ｎ−ＡｌＧａＡｓ層５２をエッチングストッパ層として使用することが相違している。
図８はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【００２９】
この実施の形態のＭＥＳＦＥＴ５０においても実施の形態１のＭＥＳＦＥＴ１０と、バッファ層１４、電子供給層１６、及びチャンネル層１８の構成は同じであるので、電子供給層１６との界面近傍においてチャンネル層１８の電子濃度が高くなることは同様である。この部分が図８のグラフにおいて円で囲んだＡ部である。
したがってこのＭＥＳＦＥＴ５０においては、実施の形態１のＭＥＳＦＥＴ１０が有する効果と同じ効果を有している。さらにゲート電極２２がｎ−ＡｌＧａＡｓ層５２に配設されているために、ゲート電極２２がチャンネル層１８のｎ−ＧａＡｓ層に配設されている場合に比べてショットキバリアが高くなる。延いては逆方向耐圧の高い電界効果トランジスタを構成することができる。
【００３０】
以上の説明において、ｎ型のドーピング不純物としてＳｉを使用しているが、このほかにＳｅなどでも良い。
またチャンネル層にリセス構造を有しない電界効果トランジスタについて説明したが、リセス構造を有する電界効果トランジスタなど他の型式の電界効果トランジスタにおいても同様の効果を有する。
【００３１】
【発明の効果】
この発明に係る電界効果トランジスタは以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係る電界効果トランジスタにおいては、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第１化合物半導体層、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するとともに第１化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するｎ型の第２化合物半導体層、および第２化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するｎ型の第３化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第２化合物半導体層が完全に空乏化され、第２化合物半導体層の電子が第２化合物半導体層と第３化合物半導体層との界面近傍であって第３化合物半導体層側に拡散し、第３化合物半導体層における第２化合物半導体層との界面近傍の電子濃度分布が高くなる。
【００３２】
このため負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス（ｇｍ）の線形性の劣化が抑制され、またドレインコンダクタンス（ｇｄ）の良好な値を得ることができる。
延いては電子供給層をバッファ層とチャンネル層との間に介在させるという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る電界効果トランジスタの断面図である。
【図２】この発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【図３】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図４】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図５】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図６】この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
【図７】この発明の一実施の形態に係る電界効果トランジスタの断面図である。
【図８】この発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。
【符号の説明】
１２ ＧａＡｓ基板、 ２０ 半導体積層構造、 １４ バッファ層、 １６ 電子供給層、 １８ チャンネル層、 ２２ ゲート電極、 ２６ ソース電極、 ２８ ドレイン電極、 ５２ ｎ−ＡｌＧａＡｓ層。
Claims (4)
- 半絶縁性の半導体基板と、
この半導体基板上に配設された半導体層構造であって、上記半導体基板上にこの半導体基板側から順次配設されたノンドープの第１化合物半導体層、１×１０１７ｃｍ−３から１×１０１８ｃｍ−３の不純物ドーピング濃度と１ｎｍから１０ｎｍの層厚みとを有するとともに第１化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するｎ型の第２化合物半導体層、および第２化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するｎ型の第３化合物半導体層を有した半導体層構造と、
この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し上記半導体層構造上に配設されたソース電極及びドレイン電極と、
を備えた電界効果トランジスタ。 - 第１化合物半導体層をＡｌＧａＡｓにより、第２化合物半導体層をＡｌＧａＡｓにより、第３化合物半導体層をＧａＡｓにより形成したことを特徴とする請求項１記載の電界効果トランジスタ。
- 半導体層構造が第３化合物半導体層上に第３化合物半導体層の伝導帯下端のエネルギーレベルを越える伝導帯下端のエネルギーレベルを有する第４化合物半導体層をさらに備えたことを特徴とする請求項１または２記載の電界効果トランジスタ。
- 第４化合物半導体層をＡｌＧａＡｓにより形成したことを特徴とする請求項３記載の電界効果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121386A JP4601263B2 (ja) | 2003-04-25 | 2003-04-25 | 電界効果トランジスタ |
| KR1020040026238A KR100553963B1 (ko) | 2003-04-25 | 2004-04-16 | 전계효과 트랜지스터 |
| US10/828,322 US6946691B2 (en) | 2003-04-25 | 2004-04-21 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121386A JP4601263B2 (ja) | 2003-04-25 | 2003-04-25 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327780A true JP2004327780A (ja) | 2004-11-18 |
| JP4601263B2 JP4601263B2 (ja) | 2010-12-22 |
Family
ID=33296558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003121386A Expired - Lifetime JP4601263B2 (ja) | 2003-04-25 | 2003-04-25 | 電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6946691B2 (ja) |
| JP (1) | JP4601263B2 (ja) |
| KR (1) | KR100553963B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166138A (ja) * | 2010-02-10 | 2011-08-25 | Taiwan Semiconductor Manufacturing Co Ltd | 状態密度が設計された電界効果トランジスタ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014239201A (ja) | 2013-05-08 | 2014-12-18 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
| US9263522B2 (en) | 2013-12-09 | 2016-02-16 | Qualcomm Incorporated | Transistor with a diffusion barrier |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123364A (ja) * | 1984-07-11 | 1986-01-31 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS6372168A (ja) * | 1986-09-16 | 1988-04-01 | Agency Of Ind Science & Technol | 逆構造高移動度トランジスタ |
| JPH0230149A (ja) * | 1988-07-20 | 1990-01-31 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| KR940006711B1 (ko) * | 1991-09-12 | 1994-07-25 | 포항종합제철 주식회사 | 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법 |
| US6365925B2 (en) * | 1997-09-12 | 2002-04-02 | Sony Corporation | Semiconductor device |
| US6057566A (en) * | 1998-04-29 | 2000-05-02 | Motorola, Inc. | Semiconductor device |
| JP3421306B2 (ja) * | 2000-07-19 | 2003-06-30 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
| US6963090B2 (en) * | 2003-01-09 | 2005-11-08 | Freescale Semiconductor, Inc. | Enhancement mode metal-oxide-semiconductor field effect transistor |
-
2003
- 2003-04-25 JP JP2003121386A patent/JP4601263B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-16 KR KR1020040026238A patent/KR100553963B1/ko active IP Right Grant
- 2004-04-21 US US10/828,322 patent/US6946691B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123364A (ja) * | 1984-07-11 | 1986-01-31 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS6372168A (ja) * | 1986-09-16 | 1988-04-01 | Agency Of Ind Science & Technol | 逆構造高移動度トランジスタ |
| JPH0230149A (ja) * | 1988-07-20 | 1990-01-31 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166138A (ja) * | 2010-02-10 | 2011-08-25 | Taiwan Semiconductor Manufacturing Co Ltd | 状態密度が設計された電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6946691B2 (en) | 2005-09-20 |
| KR20040092419A (ko) | 2004-11-03 |
| JP4601263B2 (ja) | 2010-12-22 |
| KR100553963B1 (ko) | 2006-02-22 |
| US20040211977A1 (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276723B2 (en) | Ultra-linear multi-channel field effect transistor | |
| US20080265283A1 (en) | Hetero-junction bipolar transistor | |
| JP2001217257A (ja) | 半導体装置およびその製造方法 | |
| JPH06333956A (ja) | 電界効果型半導体装置 | |
| US5087950A (en) | Schottky barrier junction gate field effect transistor | |
| JP3058262B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP4601263B2 (ja) | 電界効果トランジスタ | |
| JP2004241711A (ja) | 半導体装置 | |
| JP3258835B2 (ja) | 電界効果型半導体装置 | |
| JP3036404B2 (ja) | 半導体装置とその製造方法 | |
| JP3413345B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2549206B2 (ja) | 電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP3092293B2 (ja) | 電界効果トランジスタ | |
| JPH06188272A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH08264760A (ja) | ヘテロ接合電界効果型トランジスタとその製造方法 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP2003258003A (ja) | 半導体装置及びその製造方法 | |
| JP3711949B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ | |
| JP2004158772A (ja) | 電界効果トランジスタ | |
| JPH08274346A (ja) | 半導体装置およびそれを用いた回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4601263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |