JP2004310027A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2004310027A
JP2004310027A JP2003389694A JP2003389694A JP2004310027A JP 2004310027 A JP2004310027 A JP 2004310027A JP 2003389694 A JP2003389694 A JP 2003389694A JP 2003389694 A JP2003389694 A JP 2003389694A JP 2004310027 A JP2004310027 A JP 2004310027A
Authority
JP
Japan
Prior art keywords
layer
gate
electrode
forming
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003389694A
Other languages
English (en)
Other versions
JP3995159B2 (ja
Inventor
Woong-Kwon Kim
ウン−クォン・キム
Se-June Kim
セ−ジュン・キム
Jong-Hwae Lee
ジョン−フェ・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020076724A external-priority patent/KR100924751B1/ko
Priority claimed from KR1020020077950A external-priority patent/KR100870698B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2004310027A publication Critical patent/JP2004310027A/ja
Application granted granted Critical
Publication of JP3995159B2 publication Critical patent/JP3995159B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Abstract

【課題】合着マージンを最小化して透過率を高め、また、工程単純化の構造を持ち、さらに、ブラックマトリックスの熱酸化を防止できる液晶表示装置及びその製造方法を提供する。
【解決手段】ブラックマトリックスを保護する第２保護層を形成して、工程安定性を高めて、第２保護層を含めた構造で画素領域内絶縁層などをそのまま維持してコンタクトホールを通じて透明導電層と金属配線を連結させて、カラーフィルター工程でブラックマトリックスとの段差を縮めて、平坦化特徴を持つことが長所である。
【選択図】図４Ｉ

Description

本発明は液晶表示装置に係り、特に、薄膜トランジスタが形成された基板上にカラーフィルターを同時に形成するカラーフィルターオン薄膜トランジスタＣＯＴ（color filter on TFT）構造の液晶表示装置及びその製造方法に関する。
一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わって、変わった液晶の配列方向によって光が透過する特性も変わる。
一般的に、液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。
図１は、一般的な液晶表示装置を概略的に示した図面である。図示したように、一般的なカラー液晶表示装置１１は、赤、緑、青色のカラーフィルター８とカラーフィルター８間に構成されたブラックマトリックス６及び前記カラーフィルター８の上部に蒸着された共通電極１８が形成された上部基板５と 画素領域Ｐが定義されており、画素領域Ｐには画素電極１７とスイッチング素子Ｔが構成されて、画素領域Ｐの周りにアレイ配線が形成された下部基板２２を含み、上部基板５と下部基板２２の間には、液晶が充填されている。
前記下部基板２２はアレイ基板とも称するが、スイッチング素子である薄膜トランジスタＴがマトリックスの形態で位置して、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。
この時、前記画素領域Ｐは前記ゲート配線１３とデータ配線１５が交差して定義される領域で、前記画素領域Ｐ上には前述したように透明な画素電極１７が形成される。
前記画素電極１７にはインジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
前記画素電極１７と並列に接続したストレージキャパシターＣstがゲート配線１３の上部に構成され、このストレージキャパシターＣstの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のソース／ドレイン金属層３０を用いる。
この時、前記ソース／ドレイン金属層３０は画素電極１７と接触されて画素電極１７の信号を受けるように構成される。
前述したように、前記カラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２を合着して液晶パネルを製作する場合には、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。
以下、図２を参照して説明する。
図２は図１のII−II'に沿って切断した断面図である。前述したように、液晶表示装置は、アレイ基板である第１基板２２と前記第１基板２２と離隔されたカラーフィルター基板である第２基板５と、前記第１基板２２及び第２基板５の間に位置する液晶層１４を含む。
アレイ基板２２の上部にはゲート電極３２とアクティブ層３４とソース電極３６とドレイン電極３８を含む薄膜トランジスタＴと、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成される。
画素領域Ｐには前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成されて、画素電極１７と並列に連結したストレージキャパシターＣstがゲート配線１３の上部に構成される。
前記上部基板５には前記ゲート配線１３とデータ配線１５と薄膜トランジスタＴに対応してブラックマトリックス６が構成されて、下部基板２２の画素領域Ｐに対応してカラーフィルター８が構成される。
ここで、一般的なアレイ基板の構成は垂直クロストーク（cross talk）を防止するために、データ配線１５と画素電極１７を一定間隔Ａ離隔して構成し、ゲート配線１３と画素電極も一定間隔Ｃ離隔して構成する。
データ配線１５及びゲート配線１３と画素電極１７間の離隔した空間ＡＣは光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮る役割をする。
また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射された光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。
ところが、前記上部基板５と下部基板２２を合着する工程において合着誤差（misalign）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計するため、そのマージン分だけ開口率が低下する。
また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｃがブラックマトリックス６にすべてが遮られない光漏れ不良が発生する場合がたびたびある。このような場合には、前記光漏れが外部に現れるので、液晶表示装置の画質を低下させる問題がある。
本発明は前述したような問題を解決するために、合着マージンを最小化して透過率を高める構造の液晶表示装置及びその製造方法を提供することを目的とする。
このために、本発明では、薄膜トランジスタが形成された基板上にカラーフィルター素子と共に形成するカラーフィルターオン薄膜トランジスタ（ＣＯＴ）液晶表示装置を提供する。
また、本発明は、工程単純化の構造を持つＣＯＴ液晶表示装置を提供する。
さらに、本発明は、ブラックマトリックスの熱酸化を防止できる絶縁層及びその製造方法を含むＣＯＴ液晶表示装置を提供する。
前記目的を達成するための本発明による液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されいて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む保護層を形成する段階；前記保護層の上部に、前記画素領域に対応して前記ドレイン電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスをエッチングマスクで前記保護層とゲート絶縁膜をパターニングして前記ドレイン電極の一部とゲートパッド及びデータパッドを露出する段階；前記ブラックマトリックスの上部に前記ドレイン電極の一部とゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
ここで、前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
前記第１透明導電層は前記画素領域で前記基板と接触する。
前記保護層は無機絶縁物質で構成される。
前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は 前記ゲート配線の一部と重なるキャパシター電極を形成する段階を含める。
本発明では、前記ブラックマトリックスを形成する段階は、前記オープン部によって前記キャパシター電極の上部の保護層の一部を現す段階を含み、前記保護層とゲート絶縁膜をパターニングする段階は、前記キャパシター電極の一部を現す段階を含み、前記第１透明導電層を形成する段階は、前記第１透明導電層を前記キャパシター電極の一部と接触させる段階を含める。
本発明によるもう一つの液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む保護層を形成する段階；前記ゲートパッドの上部の保護層とゲート絶縁膜をパターニングして前記ゲートパッドを露出するゲートパッドコンタクトホールを形成する段階；前記保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスをエッチングマスクで前記保護層を選択的にパターニングして前記ドレイン電極の一部とキャパシター電極の一部、及びデータパッドを露出する段階；前記ブラックマトリックスの上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
前記第１透明導電層は前記画素領域で前記ゲート絶縁膜と接触する。
前記保護層は前記ゲート絶縁膜より低い温度で形成されることが望ましくて、前記ゲート絶縁膜と同じ物質で構成される。
本発明によるもう一つの液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む第１保護層を形成する段階；前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部分露出する第１オープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極の一部とキャパシター電極の一部を現す第２オープン部と、前記ゲートパッドを現すゲートパッドコンタクトホール及び前記データパッドを現すデータパッドコンタクトホールを形成する段階；前記第２保護層の上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；前記第２オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成されて、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含める。
前記第１透明導電層は前記画素領域で前記基板と接触する。
前記第１保護層は無機絶縁物質で構成される。
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成されて、前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）そして、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成できる。前記シリコン窒化膜（ＳｉＮx）はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されて、前記シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）はスパッタリング法で形成できる。また、前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎｘ）のうちの一つで構成される場合もある。
前記第２保護層は約５００Åないし約３０００Åの厚さを持ち、約２５０℃以下の温度で形成されるのが望ましい。
本発明による他の液晶表示装置の製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；前記薄膜トランジスタを包む第１保護層を形成する段階；前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部を露出するオープン部を持つブラックマトリックスを形成する段階；前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極を現すドレインコンタクトホールと、前記キャパシター電極を現すキャパシターコンタクトホール、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；前記第２保護層の上部に前記ドレインコンタクトホールとキャパシターコンタクトホール、ゲートパッドコンタクトホール及びデータパッドコンタクトホールを通じて前記ドレイン電極とキャパシター電極、ゲートパッド及びデータパッドと各々接触する第１透明導電層を形成する段階；前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；前記カラーフィルター層の上部に前記第１透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階を含む。
前記半導体層は非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成されて、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む。
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成されて、前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）そして、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成できる。前記シリコン窒化膜（ＳｉＮx）はプラズマ化学気相成長法（ＰＥＣＶＤ）で形成されて、シリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）はスパッタリング法で形成できる。また、前記第２保護層は３ＭＳを利用したプラズマ化学気相成長法（ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎｘ）のうちの一つで構成される。
前記第２保護層は約５００Åないし約３０００Åの厚さを持ち、約２５０℃以下の温度で形成されるのが望ましい。
本発明による液晶表示装置は、基板上に相互交差して画素領域を定義するゲート配線とデータ配線；前記ゲート配線とデータ配線の交差地点に形成されてゲート電極とソース電極及びドレイン電極で構成された薄膜トランジスタ；前記ゲート配線の一端に位置するゲートパッドと前記データ配線の一端に位置するデータパッド；前記薄膜トランジスタを包み前記ゲートパッド及びデータパッドを露出する第１保護層；前記第１保護層の上部に形成されて、前記画素領域に対応して前記ドレイン電極の一部を露出する第１オープン部を持つブラックマトリックス；前記ブラックマトリックスの上部の画素領域に形成されて前記ドレイン電極の一部と接触する第１画素電極；前記画素領域の第１画素電極の上部に形成されたカラーフィルター層；前記カラーフィルター層の上部に形成されて前記第１画素電極と接触する第２画素電極；及び前記ゲートパッドと接触するゲートパッド端子及び前記データパッドと接触するデータパッド端子を含む。
前記第１画素電極は前記画素領域で前記基板と接触できる。
前記第１保護層は無機絶縁物質で構成される。
本発明は前記ゲート配線の一部と重なるようにして前記データ配線のような物質で構成されたキャパシター電極をさらに含める。ここで、第１オープン部は前記第１保護層を通じて前記キャパシター電極の一部を露出して、前記第１画素電極は、前記キャパシター電極の一部と接触できる。
前記ブラックマトリックスと前記第１画素電極の間に第２保護層をさらに含める。前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出する第２オープン部を含める。
また、前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出するドレインコンタクトホールを含める。
前記第１画素電極は前記画素領域で前記第２保護層と接触でき、前記第２保護層は前記ゲートパッドを露出するゲートパッドコンタクトホール及び前記データパッドを露出するデータパッドコンタクトホールを含める。
前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される。
前記第２保護層は約５００Åないし約３０００Åの厚さが望ましい。
このように、本発明によるＣＯＴ液晶表示装置及びその製造方法によると、カラーフィルター素子とアレイ素子を同じ基板に形成するために、合着マージンを最小化して、開口率を向上させて、別途のコンタクトホール工程なしでブラックマトリックスをマスクで利用するエッチング工程が可能になるため、工程単純化を通じた生産収率向上が可能になる。
また、本発明では、ブラックマトリックスを保護するための第２保護層を加えて形成させて、工程安定性を高めて、第２保護層を含めた構造で画素領域内絶縁層などをそのまま維持してコンタクトホール方式で透明導電層と金属配線を連結させる方式によると、カラーフィルター工程でブラックマトリックスとの段差を縮めて、平坦化特徴を持つ。
以下、添附した図面を参照しながら、本発明による望ましい実施の形態を説明する。図３は、本発明によるＣＯＴ液晶表示装置用アレイ基板の構成を示した図面で、高開口率の構造を一例として図示して、別途のコンタクトホールなしに側面接触方式で透明導電層を構成する例を中心に説明する。
図示したように、第１方向にゲート配線１１２が形成され、第１方向と交差する第２方向にデータ配線１２６が形成され、ゲート配線１１２及びデータ配線１２６の交差領域は画素領域Ｐと定義する。
前記ゲート配線１１２及びデータ配線１２６の一端には各々のゲートパッド１１７及びデータパッド１２８が形成される。
前記ゲート配線１１２及びデータ配線１２６の交差地点には薄膜トランジスタＴが形成され、薄膜トランジスタＴと連結されて画素電極１４２が形成される。
前記薄膜トランジスタＴは、前記ゲート配線１１２から分岐されたゲート電極１１４と、前記データ配線１２６から分岐されたソース電極１２２と、前記ソース電極１２２と一定間隔離隔されたドレイン電極１２４で構成される。
前記画素電極１４２は前段ゲート配線１１２と一部重なるように構成され、前記画素電極１４２と重ねられたゲート配線１１２領域は第１キャパシター電極１１６を構成している。第１キャパシター電極１１６を包む領域には、前記データ配線１２６と同一物質で構成された第２キャパシター電極１３０が形成され、前記第２キャパシター電極１３０は画素電極１４２と電気的に連結され、前記第１キャパシター電極１１６と第２キャパシター電極１３０及び画素電極１４２の重ねられた領域はストレージキャパシターＣstを構成する。
そして、図面で斜線領域はブラックマトリックス１３４形成部に当たり、前記ブラックマトリックス１３４はゲート配線１１２及びデータ配線１２６、そして、薄膜トランジスタＴを包む領域及び画素電極１４２の枠部を包む領域に位置して、画素領域Ｐのメイン領域を露出させるオープン部１３３を持つ。
ここで、前記オープン部１３３は第２キャパシター電極１３０及びドレイン電極１２４を一部露出させる領域範囲を持つことによって、前記画素電極１４２はドレイン電極１２４及び第２キャパシター電極１３０と別途のコンタクトホールなしで直接的に連結されることを特徴とする。
そして、前記ゲートパッド１１７及びデータパッド１２８を包む領域にはゲートパッド端子１４４及びデータパッド端子１４６が形成される。
しかし、ＣＯＴ構造では、ブラックマトリックス１３４を画素電極１４２と同一基板に形成することによるブラックマトリックス１３４と画素電極１４２間の合着マージンは既存の液晶表示装置より最小化される。
以下、前記ＣＯＴ液晶表示装置の薄膜トランジスタ部、画素領域部、ストレージキャパシター部、ゲートパッド部、データパッド部に係った断面積層構造を製造工程別に図面を参照して説明する。
−−第１の実施の形態−−
図４Ａないし４Ｉ、 図５Ａないし５Ｉ，図６Ａないし６Ｉは本発明の第１の実施の形態に係り、ＣＯＴ液晶表示装置用基板に関する製造工程を段階別に現した断面図であって、図４Ａないし４Ｉは前記図３の切断線ＩＶ−ＩＶ'、図５Ａないし５Ｉは前記図３の切断線Ｖ−Ｖ'、図６Ａないし６Ｉは前記図３の切断線ＶＩ−ＶＩ'線に沿って切断して示した断面図である。
図４Ａ、５Ａ，６Ａでは、基板１１０上に第１金属物質を蒸着した後、感光性物質を利用した露光、現像工程を含むフォトエッチング工程と定義されるマスク工程の第１マスク工程によってゲート電極１１４とゲート配線１１２及びゲートパッド１１７を形成する。ここで、ゲート配線１１２の一部は第１キャパシター電極１１６の役割をする。図３に示したように、前記ゲート電極１１４はゲート配線１１２で分岐されたパターニングで、前記ゲートパッド１１７はゲート配線１１２の一端に位置するパターニングに当たる。
図４Ｂ、５Ｂ，６Ｂでは、前記ゲート電極１１４、ゲート配線１１２及びゲートパッド１１７を包む領域に第１絶縁物質、非晶質シリコン物質、不純物非晶質シリコン物質の順に蒸着した後、第１絶縁物質をゲート絶縁膜１１８で形成して、第２マスク工程によって非晶質シリコン物質、不純物非晶質シリコン物質をパターニングしてゲート電極１１４領域を包む位置にアクティブ層１２０Ａとオーミックコンタクト層１２０Ｂの順に形成する。
前記アクティブ層１２０Ａとオーミックコンタクト層１２０Ｂは半導体層１２０を構成する。
図４Ｃ、５Ｃ，６Ｃでは、前記半導体層１２０を包む位置に第２金属物質を蒸着して、第３マスク工程によって半導体層１２０の上部で互いに一定間隔離隔されるソース電極１２２及びドレイン電極１２４と、前記ソース電極１２２とに連結されて、前述したような第１方向と交差する第２方向へデータ配線１２６を形成する。
この段階では、前記データ配線１２６の一端に位置するデータパッド１２８を形成する段階と、前記第１キャパシター電極１１６と重ねられた位置にアイランドパターニングで構成された第２キャパシター電極１３０を形成する段階を含む。
前記ゲートパッド１１７及びデータパッド１２８は画像が表現されない非表示領域に位置する。前記ゲート電極１１４、半導体層１２０、ソース電極１２２及びドレイン電極１２４は薄膜トランジスタＴを構成する。
この段階では、前記ソース電極１２２及びドレイン電極１２４の間に位置するオーミックコンタクト層１２０ｂを除去して、露出されたアクティブ層１２０ａ領域をチャンネルＣＨで構成する段階を含む。前記チャンネルＣＨ製造工程は別途のマスク工程なしで、前記ソース電極１２２及びドレイン電極１２４を、マスクを利用してエッチング処理する工程により行なわれる。
図４Ｄ、５Ｄ，６Ｄでは、前記ソース電極１２２及びドレイン電極１２４、データ配線１２６、第２キャパシター電極１３０、そして、データパッド１２８を包む領域に第２絶縁物質を利用して第１保護層１３２を形成する。
前記第１保護層１３２は、以後、形成されるブラックマトリックス（図示せず）と薄膜トランジスタＴの間に発生する接触不良を防止する機能をするもので、無機絶縁物質から選択されることが望ましく、最も望ましくは、シリコン窒化膜（ＳｉＮx）で形成する。
図４Ｅ、５Ｅ，６Ｅでは、前記第１保護層１３２の上部に光遮断性物質を形成した後、第４マスク工程によりゲートパッド１１７及データパッド１２８を除いたゲート配線１１２及びデータ配線１２６、そして、薄膜トランジスタＴを包んで、サブピクセル領域でオープン部を持つブラックマトリックス１３４を形成する。
前記ブラックマトリックス１３４を構成する物質は、不透明な有機物質から選択されることが望ましく、前記ブラックマトリックス１３４は光遮断の役割と共に薄膜トランジスタを保護する役割もする。
前記ブラックマトリックス１３４のオープン部はドレイン電極１２４及び第２キャパシター電極１３０を各々の一部を露出させる領域で形成されることが特徴である。
図４Ｆ，５Ｆ，６Ｆでは、前記ブラックマトリックス１３４及び露出されたドレイン電極１２４及び第２キャパシター電極１３０をマスクで利用して、露出された第１保護層１３２とゲート絶縁膜１１８を一括エッチングする。この段階では、前記ドレイン電極１２４及び第２キャパシター電極１３０の一部領域とゲートパッド１１７、データパッド１２８、そして、基板１１０が露出される。
図４Ｇ，５Ｇ，６Ｇでは、前記ブラックマトリックス１３４を包む領域に第１透明導電性物質で構成された第１透明導電層を形成される。前記第１透明導電層１３６は、以後、形成されるカラーフィルター（図示せず）をパターニングする薬液が下部のゲート絶縁膜１１８に浸透して、ゲート配線１１２及びゲート電極１１４に損傷を与えるのを防ぐ役割をする。
この段階では、前記第１透明導電層１３６が、一括エッチング工程を通じて露出されたドレイン電極１２４及び第２キャパシター電極１３０領域と直接的に接触されることが特徴であって、前記第１透明導電層１３６はブラックマトリックス１３４の側面段差部を含む領域に形成されることが好ましい。また、前記第１透明導電層１３６は露出された第１基板１１０とも接触するように形成される。
図４Ｈ，５Ｈ，６Ｈでは、前記ブラックマトリックス１３４をカラー別境界部として、ブラックマトリックス１３４のオープン部１３３にカラーフィルター１３８を形成する。図面に図示してはないが、前記カラーフィルター１３８の製造段階では、第５マスク工程ないし第７マスク工程により赤色、緑色、青色のカラーフィルターを順に形成する段階によってカラーフィルター１３８を形成する。
図４Ｉ，５Ｉ，６Ｉでは、前記カラーフィルター層１３８の上部に第２透明導電性物質で構成された第２透明導電層１４０を形成する段階と、第８マスク工程によりサブピクセル単位で第１透明導電層１３６、第２透明導電層１４０に構成された画素電極１４２を形成する段階とを示している。また、この段階では、ゲートパッド１１７の上部でパターニングされた第１透明導電層１３６、第２透明導電層１４０はゲートパッド端子１１４を構成し、データパッド１２８の上部でパターニングされた第１透明導電層１３６、第２透明導電層１４０はデータパッド端子１４６を構成する。
以下に説明する第２の実施の形態ないし第４の実施の形態は、前記第１の実施の形態の図４Ａないし４Ｄ、図５Ａないし５Ｄ，図６Ａないし６Ｄと同一な製造工程を持つので、その以後の製造工程に付いて説明する。
−−第２の実施の形態−−
図７Ａないし７Ｆ、図８Ａないし８Ｆ、図９Ａないし９Ｆは、本発明の第２の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、前記第１の実施の形態の工程と連係されて本実施の形態の特徴的な工程を中心に図示した。また説明の便利上、マスク工程数に関する説明は省略する。
図７Ａ、８Ａ，９Ａは、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに描写された段階により保護層２３２を形成した後、ゲートパッド２１７の上部の保護層２３２及びゲート絶縁膜２１８を除去してゲートパッド２１７を一部露出させるゲートパッドコンタクトホール２１９を形成する段階を示している。
図７Ｂ、８Ｂ，９Ｂは、前記保護層２３２の上部に光遮断性物質を形成した後、ゲートパッド２１７とデータパッド２２８を除いたゲート配線２１２及びデータ配線２２６、そして、薄膜トランジスタＴを包み、サブピクセル領域Ｐに対応するオープン部２３３を持つブラックマトリックス２３４を形成する段階を示している。ここで、前記ブラックマトリックス２３４のオープン部２３３はドレイン電極２２４及び第２キャパシター電極２３０の上部の保護層２３２を各々一部露出させる領域で形成することを特徴とする。
図７Ｃ、８Ｃ，９Ｃは、前記ブラックマトリックス２３４を、マスクを利用して露出された保護層２３２だけを選択的にエッチングする段階を示している。ここで、前記保護層２３２だけを選択的にエッチングするためには、エッチング選択比の調節が重要で、一例で、同一絶縁物質を利用してゲート絶縁膜２１８及び保護層２３２を形成したとしても、保護層２３２をゲート絶縁膜２１８より低い蒸着温度で蒸着すると、ゲート絶縁膜２１８よりエッチングの速度が早くなって選択エッチングすることができる。
そして、前記ゲート絶縁膜２１８を相互に異なる物質、一例として、シリコン窒化膜／シリコン酸化膜（ＳｉＮx／ＳｉＯ2）または、シリコン窒化膜／他の酸化膜（ＳｉＮx／ＡｌＯx、ＴａＯx、ＴｉＯx）の積層構造で利用する場合、前記第１の実施の形態の構造を従うが、このうちの一部が残る構造の適用ができる。従って、ゲートパッド２２８、ドレイン電極２２４及び第２キャパシター電極２３０の一部、そして、ゲート絶縁膜２１８が露出される。
図７Ｄ、８Ｄ，９Ｄは、前記ブラックマトリックス２３４を包む領域に第１透明導電性物質で構成された第１透明導電層２３６を形成する段階を示している。この段階では、前記第１透明導電層２３６は、前記エッチング工程を通じて露出されたドレイン電極２２４及び第２キャパシター電極２３０、そして、データパッド２２８とは別途のコンタクトホールなしで直接的に連結され、ゲートパッド２１７とはゲートパッドコンタクトホール２１９を通じて連結されることを特徴とする。前記第１透明導電層２３６は、サブピクセル領域Ｐ上でゲート絶縁膜２１８と接触する。
図７Ｅ、８Ｅ，９Ｅでは、前記ブラックマトリックス２３４をカラー別境界部として、ブラックマトリックス２３６のオープン部２３３にカラーフィルター層２３８を形成する段階を示している。カラーフィルター層２３８は赤色、緑色、青色のサブカラーフィルターで構成される。
図７Ｆ、８Ｆ，９Ｆでは、前記カラーフィルター層２３８の上部に第２透明導電層２４０を形成した後、第１透明導電層２３６及び第２透明導電層２４０をパターニングして、サブピクセル単位で第１透明導電層２３６及び第２透明導電層２４０で構成された画素電極２４２を形成する段階を示している。
また、この段階では、ゲートパッド２１７の上部でパターニングされた第１透明導電層２３６及び第２透明導電層２４０はゲートパッド端子２４４を構成し、データパッド２２８の上部でパターニングされた第１透明導電層２３６及び第２透明導電層２４０はデータパッド端子２４６を構成する。
本発明の第１の実施の形態及び第２の実施の形態では、第１透明導電層２３６がブラックマトリックスの上部に形成されてブラックマトリックスと接触するので、第１透明導電層を形成する工程の間、ブラックマトリックスが熱酸化される。このような問題を防ぐため、別の保護層をブラックマトリックスと第１透明導電層の間に形成できる。
−−第３の実施の形態−−
図１０Ａないし１０Ｅ、図１１Ａないし１１Ｅ、図１２Ａないし１２Ｅは、本発明の第３の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに図示された段階の次の工程を示す。
図１０Ａ，１１Ａ，１２Ａは、図４Ｄと図５Ｄ、そして、図６Ｄに示したように、保護層１３２と言及される第１保護層３３２を形成した後、光遮断性物質を形成してパターニングした第１保護層３３２の上部にオープン部３３３を持つブラックマトリックス３３４を形成して、前記ブラックマトリックス３３４を含む基板３１０の全面に第３絶縁物質を利用して第２保護層を形成する段階を示している。
前述したように、前記第２保護層３３５はブラックマトリックス３３４が工程中に熱酸化するのを防ぐために形成されることを特徴とし、このために第２保護層３３５を構成する物質は低温蒸着方法であるプラズマ化学気相成長法（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）によるシリコン窒化膜（ＳｉＮx）または、スパッタリング法によるシリコン酸化膜（ＳｉＯ2）、シリコン酸化窒素化膜（ＳｉＯxＮy）のうちから選択される。
このうち、シリコン酸化膜、シリコン酸化窒素化膜をＰＥＣＶＤ法によって形成する場合、蒸着温度を上げなければならないため、スパッタリング法に限ることが望ましい。また、本実施の形態による第２保護層３３５を構成する物質は、３ＭＳ（methyl-silane）を反応ガスとして利用するＰＥＣＶＤ法で蒸着して構成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）または窒化膜（Ｎｘ）のうちの一つから選択されることもある。
前述した第２保護層３３５の物質のうち、シリコン窒化膜の場合、反応ガス及びパワーの調節を通じて膜を精密に形成し、工程中、多種類の溶媒に対した浸透を防ぐために、通常利用される反応ガスのシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）以外に水素（Ｈ2）またはヘリウム（Ｈｅ）を添加してより低温条件で膜を形成するのが望ましい。
また、前記第２保護層３３５は外部からのストレスによるフィリング変形を防ぐために、蒸着の厚さは３０００Å以下で形成するのが望ましく、最も望ましくは、５００Åないし３０００Åの範囲で選択するのがよい。また、前記ブラックマトリックス３３４の材料の熱的安定性を考えて、常温基準２５０℃以下で蒸着工程が行なわれるのが望ましい。
図１０Ｂ，１１Ｂ，１２Ｂでは、マスク工程を通じて第２保護層３３５と第１保護層３３２及びゲート絶縁膜３１８をパターニングして画素領域Ｐとゲートパッド３１７及びデータパッド３２８を各々一部露出させるオープン部３３３、ゲートパッドコンタクトホール３１９、データパッドコンタクトホール３２９を形成する段階を示している。
前記第１の実施の形態及び第２の実施の形態では、ブラックマトリックス及び露出されたドレイン電極及び第２キャパシター電極をマスクを利用する別途のコンタクトホール工程なしにオープン部及びパッド電極の全面を露出させたが、本実施例では、第２保護層３３５が形成された基板上にオープン部を形成するためにマスク工程が含まれ、この時、ブラックマトリックス３３４と重ねられてないドレイン電極３２４及び第２キャパシター電極３３０領域はそれ自体でマスクの役割をし、ドレイン電極３２４及び第２キャパシター電極３３０と重ねられてない画素領域Ｐでは、第１保護層３３２、第２保護層３３５及びゲート絶縁膜３１８が一括エッチングされる。
図１０Ｃ，１１Ｃ，１１Ｃでは、前記第２保護層３３５を包む基板全面に第１透明導電性物質で構成された第１透明導電層３３６を形成する段階を示している。前記第１透明導電層３３６は、前記図１０Ｂの段階を通じて露出されたドレイン電極及び第２キャパシター電極３３０と別途のコンタクトホールなしで直接的に連結する。この段階では、前記第１透明導電層３３６はブラックマトリックス３３４の側面段差部を含む領域に形成されることが重要であって、ゲートパッド３１７部では、ゲートパッドコンタクトホールを通じてゲートパッド３１７と連結され、データパッド３２８部では、データパッドコンタクトホールを通じてデータパッド３２８と連結されることを特徴とする。
図１０Ｄ，１１Ｄ，１２Ｄは、前記ブラックマトリックス３３４をカラー別境界部として、ブラックマトリックス３３４のオープン部にカラーフィルター３３８を形成する段階を示している。
図１０Ｅ，１１Ｅ，１２Ｅは、前記カラーフィルター３３８の上部に第２透明導電性物質で構成された第２透明導電層３４０を形成する段階と、マスク工程によりサブピクセル単位で第１透明導電層３３６、第２透明導電層３４０で構成された画素電極３４２を形成する段階を示している。また、この段階では、ゲートパッド３１７の上部でパターニングされた第１透明導電層３３６及び第２透明導電層３４０はゲートパッド端子３４４を構成し、データパッド３２８の上部でパターニングされた第１透明導電層３３６及び第２透明導電層３４０はデータパッド端子３４６を構成する。
本発明の第３の実施の形態では、第２保護層３３５と第１保護層３３２及びゲート絶縁膜３１８が画素領域Ｐで除去されるので、カラーフィルター３３８が形成された領域とブラックマトリックス３３４が形成された領域の間には大きな段差ができる。本発明の第４の実施の形態は、このような段差を縮めるためにコンタクトホールを形成する例を提示する。
−−第４の実施の形態−−
図１３Ａないし１３Ｅ、図１４Ａないし１４Ｅ、図１５Ａないし１５Ｅは、本発明の第４の実施の形態によるＣＯＴ液晶表示装置用アレイ基板の製造工程を段階別に現した断面図で、図４Ａないし４Ｄと図５Ａないし５Ｄ、そして、図６Ａないし６Ｄに図示された段階の次の工程を示している。
図１３Ａ、１４Ａ，１５Ａは、図４Ｄと図５Ｄ、そして、図６Ｄに示したように、保護層１３２と言及される第１保護層４３２を形成した後、光遮断性物質を形成してパターニングして第１保護層４３２の上部にオープン部３３３を持つブラックマトリックス４３４を形成して、前記ブラックマトリックス４３４を含む基板４１０の全面に第３絶縁物質を利用して第２保護層４３５を形成する段階を示している。第２保護層４３５は第３の実施の形態と同じ方法及び同じ物質で構成されて、５００ないし３０００Åの厚さを持つ。また、前記ブラックマトリックス４３４の材料の熱的安定性を考えて常温基準２５０℃以下で蒸着工程が行なわれるのが望ましい。
図１３Ｂ、１４Ｂ，１５Ｂは、マスク工程を通じて第２保護層４３５と第１保護層４３２及びゲート絶縁膜４１８をパターニングして前記ドレイン電極４２４を一部露出させるドレインコンタクトホール４３７及び第２キャパシター電極４３０を形成するための、キャパシターコンタクトホール４３９、そして、ゲートパッド４１７を露出させるゲートパッドコンタクトホール４１９及びデータパッド４２８を露出させるデータパッドコンタクトホール４２９を形成する段階を示している。
本実施の形態のコンタクトホール製造工程は、画素領域内にゲート絶縁膜４１８、第１保護層４３２、第２保護層４３５をそのまま残して、以後形成されるカラーフィルター（図示せず）とブラックマトリックス４３４間の段差を縮めて、平坦化特徴を高める目的を持つ。
図１３Ｃ、１４Ｃ，１５Ｃは、前記第２保護層を包む領域に第１透明導電性物質で構成された第１透明導電層４３６を形成する段階を示し、前記第１透明導電層４３６は第１保護層４３６、第２保護層４４０に形成されたドレインコンタクトホール４３７と連結され、キャパシターコンタクトホール４３９を通じて第２キャパシター電極４３０と連結され、ゲートパッドコンタクトホール４１９を通じてゲートパッド４１７と連結されて、データパッドコンタクトホール４２９を通じてデータパッド４２８と連結される。この段階では、前記第１透明導電層４３６がブラックマトリックス４３４の側面段差部を含む領域に形成されることが重要である。
図１３Ｄ，１４Ｄ，１５Ｄは、前記ブラックマトリックス４３４をカラー別境界部として、第１透明導電層４３６の上部のオープン部４３３にカラーフィルター層４３８を形成する段階を示している。
図１３Ｅ，１４Ｅ，１５Ｅは、前記カラーフィルター４３８の上部に第２透明導電性物質で構成された第２透明導電層４４０を形成する段階と、マスク工程により第１透明導電層４３６、第２透明導電層４４０をパターニングして第１透明導電層４３６、第２透明導電層４４０で構成された画素電極４４２を形成する段階を示している。
また、この段階では、ゲートパッド部を包む第１透明導電層４３６、第２透明導電層４４０をパターニングしてゲートパッド端子４４２を形成する段階と、データパッド部を包む第１透明導電層４３６、第２透明導電層４４０をパターニングしてデータパッド端子４４６を形成する段階を含む。
本発明は前記実施の形態などに限られるのではなく、本発明の趣旨から外れない限度内で多様に変更して実施できる。
一般的な液晶表示装置を概略的に示した図面である。 図１のＩＩ−ＩＩ線に沿って切断して示した断面図である。 本発明による液晶表示装置用アレイ基板に関する平面図である。 本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＩＶ−ＩＶ'線に沿って切断して示した断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図４Ｇに続く製造工程を示す断面図である。 図４Ｈに続く製造工程を示す断面図である。 本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＶ−Ｖ'線に沿って切断して示した断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図５Ｇに続く製造工程を示す断面図である。 図５Ｈに続く製造工程を示す断面図である。 本発明の第１の実施の形態による液晶表示装置用アレイ基板に関する製造工程を段階別に示すための図面であって、図３のＶＩ−ＶＩ'線に沿って切断して示した断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 図６Ｇに続く製造工程を示す断面図である。 図６Ｈに続く製造工程を示す断面図である。 本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図７Ａに続く製造工程を示す断面図である。 図７Ｂに続く製造工程を示す断面図である。 図７Ｃに続く製造工程を示す断面図である。 図７Ｄに続く製造工程を示す断面図である。 図７Ｅに続く製造工程を示す断面図である。 本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図８Ａに続く製造工程を示す断面図である。 図８Ｂに続く製造工程を示す断面図である。 図８Ｃに続く製造工程を示す断面図である。 図８Ｄに続く製造工程を示す断面図である。 図８Ｅに続く製造工程を示す断面図である。 本発明の第２の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 本発明の第３の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１３Ａに続く製造工程を示す断面図である。 図１３Ｂに続く製造工程を示す断面図である。 図１３Ｃに続く製造工程を示す断面図である。 図１３Ｄに続く製造工程を示す断面図である。 本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１４Ａに続く製造工程を示す断面図である。 図１４Ｂに続く製造工程を示す断面図である。 図１４Ｃに続く製造工程を示す断面図である。 図１４Ｄに続く製造工程を示す断面図である。 本発明の第４の実施の形態による液晶表示装置用アレイ基板の製造工程を段階別に示すための断面図である。 図１５Ａに続く製造工程を示す断面図である。 図１５Ｂに続く製造工程を示す断面図である。 図１５Ｃに続く製造工程を示す断面図である。 図１５Ｄに続く製造工程を示す断面図である。
符号の説明
１００：基板、１１２：ゲート配線、１１４：ゲート電極、１１６：第１キャパシター電極、１７：ゲートパッド、１１８：ゲート絶縁膜、１２２：ソース電極、１２４：ドレイン電極、１２８：データパッド、１３０：第２キャパシター電極、１３２：第１保護層、１３３：オープン部、１３４：ブラックマトリックス、ＣＨ、：チャンネル、Ｔ：薄膜トランジスタ。

Claims (43)

  1. 基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
    前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
    前記ゲート電極の上部にゲート絶縁膜の上に半導体層を形成する段階；
    前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記データ配線の一端に位置するデータパッドを形成する段階；
    前記薄膜トランジスタを包む保護層を形成する段階；
    前記保護層の上部に、前記画素領域に対応して前記ドレイン電極の上部の保護層を一部分露出するオープン部を持つブラックマトリックスを形成する段階；
    前記ブラックマトリックスをエッチングマスクで前記保護層とゲート絶縁膜をパターニングして前記ドレイン電極の一部とゲートパッド及びデータパッドを露出する段階；
    前記ブラックマトリックスの上部に前記ドレイン電極の一部とゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
    前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
    前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
    前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
    を含む液晶表示装置の製造方法。
  2. 前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
    ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  3. 前記透明導電層は前記画素領域で前記基板と接触する
    ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  4. 前記保護層は無機絶縁物質で構成される
    ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  5. 前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ゲート配線の一部と重なるキャパシター電極を形成する段階を含む
    ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  6. 前記ブラックマトリックスを形成する段階は、前記オープン部により前記キャパシター電極の上部の保護層一部を現す段階を含み、前記保護層とゲート絶縁膜をパターニングする前記キャパシター電極の一部を現す段階を含み、前記第１透明導電層を形成する段階は、前記第１透明導電層を前記キャパシター電極の一部と接触させる段階を含む
    ことを特徴とする請求項５に記載の液晶表示装置の製造方法。
  7. 基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
    前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
    前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
    前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、前記データ配線の一端に位置するデータパッドを形成する段階；
    前記薄膜トランジスタを包む保護層を形成する段階；
    前記ゲートパッドの上部の保護層とゲート絶縁膜をパターニングして前記ゲートパッドを露出するゲートパッドコンタクトホールを形成する段階；
    前記保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出するオープン部を持つブラックマトリックスを形成する段階；
    前記ブラックマトリックスをエッチングマスクで前記保護層を選択的にパターニングして前記ドレイン電極の一部とキャパシター電極の一部及びデータパッドを露出する段階；
    前記ブラックマトリックスの上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
    前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
    前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
    前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
    を含むことを特徴とする液晶表示装置の製造方法。
  8. 前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
    ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
  9. 前記第１透明導電層は前記画素領域で前記ゲート絶縁膜と接触する
    ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
  10. 前記保護層は前記ゲート絶縁膜より低い温度で形成される
    ことを特徴とする請求項７に記載の液晶表示装置の製造方法。
  11. 前記保護層は前記ゲート絶縁膜と同じ物質で構成される
    ことを特徴とする請求項１０に記載の液晶表示装置の製造方法。
  12. 基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
    前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
    前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
    前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、前記データ配線の一端に位置するデータパッドを形成する段階；
    前記薄膜トランジスタを包む第１保護層を形成する段階；
    前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出する第１オープン部を持つブラックマトリックスを形成する段階；
    前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；
    前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極の一部とキャパシター電極の一部を現す第２オープン部と、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；
    前記第２保護層の上部に前記ドレイン電極の一部とキャパシター電極の一部、ゲートパッド及びデータパッドと接触する第１透明導電層を形成する段階；
    前記第２オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
    前記カラーフィルター層の上部に前記第１透明導電層と接触する第２透明導電層を形成する段階；
    前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
    を含むことを特徴とする液晶表示装置の製造方法。
  13. 前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  14. 前記第１透明導電層は前記画素領域で前記基板と接触する
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  15. 前記第１保護層は無機絶縁物質で構成される
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  16. 前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  17. 前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成する
    ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
  18. 前記第２保護層はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されたシリコン窒化膜（ＳｉＮx）で構成される
    ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
  19. 前記第２保護層はスパッタリング法で形成されたシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
    ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
  20. 前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎx）のうちの一つで構成される
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  21. 前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  22. 前記第２保護層は約２５０℃以下の温度で形成される
    ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  23. 基板上にゲート配線とゲート電極及びゲートパッドを形成する段階；
    前記ゲート配線とゲート電極及びゲートパッドの上部にゲート絶縁膜を形成する段階；
    前記ゲート電極の上部のゲート絶縁膜の上に半導体層を形成する段階；
    前記ゲート配線と交差して画素領域を定義するデータ配線と、前記半導体層の上部に離隔されていて、前記ゲート電極及び半導体層と共に薄膜トランジスタを構成するソース電極及びドレイン電極、前記ゲート配線の一部と重なるキャパシター電極、そして、前記データ配線の一端に位置するデータパッドを形成する段階；
    前記薄膜トランジスタを包む第１保護層を形成する段階；
    前記第１保護層の上部に、前記画素領域に対応して前記ドレイン電極とキャパシター電極の上部の保護層を一部露出するオープン部を持つブラックマトリックスを形成する段階；
    前記ブラックマトリックスを含む基板全面に第２保護層を形成する段階；
    前記第２保護層と第１保護層及びゲート絶縁膜をパターニングして前記ドレイン電極を現すドレインコンタクトホールと、前記キャパシター電極を現すキャパシターコンタクトホール、前記ゲートパッド現すゲートパッドコンタクトホール及び前記データパッド現すデータパッドコンタクトホールを形成する段階；
    前記第２保護層の上部に前記ドレインコンタクトホールとキャパシターコンタクトホール、ゲートパッドコンタクトホール及びデータパッドコンタクトホールを通じて前記ドレイン電極とキャパシター電極、ゲートパッド及びデータパッドと各々接触する第１透明導電層を形成する段階；
    前記オープン部内の第１透明導電層の上部にカラーフィルター層を形成する段階；
    前記カラーフィルター層の上部に前記第１透明導電層と接触することを第２透明導電層を形成する段階；
    前記第１透明導電層及び第２透明導電層をパターニングして前記画素領域に位置する画素電極と、前記ゲートパッドの上部のゲートパッド端子及び前記データパッドの上部のデータパッド端子を形成する段階
    を含む液晶表示装置の製造方法。
  24. 前記半導体層は、非晶質シリコンで構成されたアクティブ層と不純物を含む非晶質シリコンで構成されたオーミックコンタクト層で構成され、前記データ配線とソース電極、ドレイン電極、キャパシター電極及びデータパッドを形成する段階は、前記ソース電極及びドレイン電極をエッチングマスクで前記オーミックコンタクト層をパターニングして前記アクティブ層の一部を現す段階を含む
    ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  25. 前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
    ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  26. 前記シリコン窒化膜（ＳｉＮx）は水素（Ｈ2）、ヘリウム（Ｈｅ）のうちの一つとシラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素（Ｎ2）ガスを利用して形成する
    ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
  27. 前記第２保護層はプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成されたシリコン窒化膜（ＳｉＮx）で構成される
    ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
  28. 前記第２保護層はスパッタリング法で形成されたシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
    ことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
  29. 前記第２保護層は３ＭＳ（methyl-silane）を利用したプラズマ化学気相成長法（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）で形成された炭素（Ｃ）を含む酸化窒素化膜（ＯxＮy）と窒化膜（Ｎx）のうちの一つで構成される
    ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  30. 前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
    ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  31. 前記第２保護層は約２５０℃以下の温度で形成される
    ことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  32. 基板上に相互交差して画素領域を定義するゲート配線とデータ配線；
    前記ゲート配線とデータ配線の交差地点に形成されてゲート電極とソース電極及びドレイン電極で構成された薄膜トランジスタ；
    前記ゲート配線の一端に位置するゲートパッドと前記データ配線の一端に位置するデータパッド；
    前記薄膜トランジスタを包み前記ゲートパッド及びデータパッドを露出する第１保護層；
    前記第１保護層の上部に形成されて、前記画素領域に対応して前記ドレイン電極の一部を露出する第１オープン部を持つブラックマトリックス；
    前記ブラックマトリックスの上部の画素領域に形成されて前記ドレイン電極の一部と接触する第１画素電極；
    前記画素領域の第１画素電極の上部に形成されたカラーフィルター層；
    前記カラーフィルター層の上部に形成されて前記第１画素電極と接触する第２画素電極；
    前記ゲートパッドと接触するゲートパッド端子及び前記データパッドと接触するデータパッド端子
    を含む液晶表示装置。
  33. 前記第１画素電極は前記画素領域で前記基板と接触する
    ことを特徴とする請求項３２に記載の液晶表示装置。
  34. 前記第１保護層は無機絶縁物質で構成される
    ことを特徴とする請求項３２に記載の液晶表示装置。
  35. 前記ゲート配線の一部と重なるようにして前記データ配線のような物質で構成されたキャパシター電極をさらに含む
    ことを特徴とする請求項３２に記載の液晶表示装置。
  36. 第１オープン部は前記第１保護層を通じて前記キャパシター電極の一部を露出し、前記第１画素電極は前記キャパシター電極の一部と接触する
    ことを特徴とする請求項３５に記載の液晶表示装置。
  37. 前記ブラックマトリックスと前記第１画素電極の間に第２保護層をさらに含む
    ことを特徴とする請求項３２に記載の液晶表示装置。
  38. 前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出する第２オープン部を含む
    ことを特徴とする請求項３７に記載の液晶表示装置。
  39. 前記第２保護層は前記第１保護層を通じて前記ドレイン電極の一部を露出するドレインコンタクトホールを含む
    ことを特徴とする請求項３７に記載の液晶表示装置。
  40. 前記第１画素電極は前記画素領域で前記第２保護層と接触する
    ことを特徴とする請求項３９に記載の液晶表示装置。
  41. 前記第２保護層は前記ゲートパッドを露出するゲートパッドコンタクトホール及び前記データパッドを露出するデータパッドコンタクトホールを含む
    ことを特徴とする請求項３７に記載の液晶表示装置。
  42. 前記第２保護層はシリコン窒化膜（ＳｉＮx）とシリコン酸化膜（ＳｉＯ2）及びシリコン酸化窒素化膜（ＳｉＯxＮy）のうちの一つで構成される
    ことを特徴とする請求項３７に記載の液晶表示装置。
  43. 前記第２保護層は約５００Åないし約３０００Åの厚さを持つ
    ことを特徴とする請求項３７に記載の液晶表示装置。
JP2003389694A 2002-12-04 2003-11-19 液晶表示装置及びその製造方法 Expired - Lifetime JP3995159B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020076724A KR100924751B1 (ko) 2002-12-04 2002-12-04 액정표시장치 및 그 제조방법
KR1020020077950A KR100870698B1 (ko) 2002-12-09 2002-12-09 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004310027A true JP2004310027A (ja) 2004-11-04
JP3995159B2 JP3995159B2 (ja) 2007-10-24

Family

ID=36592697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389694A Expired - Lifetime JP3995159B2 (ja) 2002-12-04 2003-11-19 液晶表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US6900856B2 (ja)
JP (1) JP3995159B2 (ja)
CN (1) CN1284247C (ja)
GB (1) GB2396048B (ja)
TW (1) TWI234034B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310039A (ja) * 2002-12-09 2004-11-04 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
WO2011043440A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 液晶表示装置およびその製造方法
KR20140081409A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP2020194101A (ja) * 2019-05-29 2020-12-03 シャープ株式会社 表示装置の製造方法、および表示装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
GB2396244B (en) * 2002-12-09 2006-03-22 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR100930919B1 (ko) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
KR100995020B1 (ko) * 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100968339B1 (ko) * 2004-06-30 2010-07-08 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
CN100362413C (zh) * 2004-09-29 2008-01-16 财团法人工业技术研究院 一种制作电子装置的方法
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR100685955B1 (ko) * 2004-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR101121997B1 (ko) * 2004-12-31 2012-02-29 엘지디스플레이 주식회사 액정 표시 장치용 컬러 필터 기판 및 그의 제조 방법
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
KR20060115778A (ko) * 2005-05-06 2006-11-10 삼성전자주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치와 그제조 방법
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
KR101177720B1 (ko) * 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
JP4728170B2 (ja) * 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100937173B1 (ko) * 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
KR101362157B1 (ko) * 2007-07-05 2014-02-13 엘지디스플레이 주식회사 액정 전계 렌즈 및 이를 이용한 표시 장치
TWI377392B (en) * 2008-01-08 2012-11-21 Au Optronics Corp A backlight module, a liquid crystal display panel and a liquid crystal display apparatus comprising a photo-sensing device
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
KR101490490B1 (ko) * 2008-12-23 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102466919B (zh) * 2010-10-29 2014-11-05 京东方科技集团股份有限公司 彩膜基板及其制造方法和3d液晶显示器
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140055848A (ko) * 2012-11-01 2014-05-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101973009B1 (ko) * 2012-11-13 2019-04-29 삼성디스플레이 주식회사 액정 표시 장치
KR20150076878A (ko) 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102186576B1 (ko) 2014-03-21 2020-12-04 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
KR102255379B1 (ko) * 2014-08-12 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이를 제조하는 방법
CN105070646B (zh) * 2015-07-27 2017-11-10 成都海威华芯科技有限公司 一种低应力氮化硅薄膜的制备方法
CN105549258B (zh) * 2016-02-18 2019-02-01 武汉华星光电技术有限公司 彩膜基板及其制造方法
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109979907B (zh) * 2017-12-28 2021-01-08 瀚宇彩晶股份有限公司 电子产品
JP7160334B2 (ja) * 2018-11-22 2022-10-25 株式会社ジャパンディスプレイ 表示装置
CN109599428B (zh) * 2018-12-17 2020-11-20 惠科股份有限公司 显示面板的制作方法
US10879498B2 (en) * 2019-02-27 2020-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866919A (en) * 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
US5976734A (en) 1997-06-02 1999-11-02 Canon Kabushiki Kaisha Preparation process of color liquid crystal display device
JP3738530B2 (ja) * 1997-06-30 2006-01-25 ソニー株式会社 カラー表示装置
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310039A (ja) * 2002-12-09 2004-11-04 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
WO2011043440A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 液晶表示装置およびその製造方法
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法
KR101232988B1 (ko) 2009-10-08 2013-02-13 샤프 가부시키가이샤 액정 표시 장치 및 그 제조 방법
KR20140081409A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102023937B1 (ko) 2012-12-21 2019-09-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP2020194101A (ja) * 2019-05-29 2020-12-03 シャープ株式会社 表示装置の製造方法、および表示装置
JP7208863B2 (ja) 2019-05-29 2023-01-19 シャープ株式会社 表示装置の製造方法、および表示装置

Also Published As

Publication number Publication date
GB2396048A (en) 2004-06-09
JP3995159B2 (ja) 2007-10-24
CN1504819A (zh) 2004-06-16
CN1284247C (zh) 2006-11-08
TWI234034B (en) 2005-06-11
US6900856B2 (en) 2005-05-31
GB0326086D0 (en) 2003-12-10
US20040109101A1 (en) 2004-06-10
GB2396048B (en) 2005-02-02
TW200417782A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP3995159B2 (ja) 液晶表示装置及びその製造方法
JP4266793B2 (ja) 液晶表示装置用アレイ基板
KR100868771B1 (ko) 액정표시장치
JP4455840B2 (ja) 液晶表示装置とその製造方法
US7268842B2 (en) Substrate for liquid crystal display and liquid crystal display utilizing the same
US7176535B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4638221B2 (ja) 垂直配向型液晶表示装置
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
KR100995020B1 (ko) 액정표시장치 및 그 제조방법
JP2004310039A (ja) 液晶表示装置用アレイ基板とその製造方法
JP2001296557A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP3059487B2 (ja) 液晶表示装置
JP4285533B2 (ja) 液晶表示装置及びその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP2004004680A (ja) 表示装置用配線基板及びその製造方法
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
JP4219886B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR100870698B1 (ko) 액정표시장치 및 그 제조방법
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP2007102069A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3995159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term