JP2004288740A - セラミック配線基板 - Google Patents

セラミック配線基板 Download PDF

Info

Publication number
JP2004288740A
JP2004288740A JP2003076346A JP2003076346A JP2004288740A JP 2004288740 A JP2004288740 A JP 2004288740A JP 2003076346 A JP2003076346 A JP 2003076346A JP 2003076346 A JP2003076346 A JP 2003076346A JP 2004288740 A JP2004288740 A JP 2004288740A
Authority
JP
Japan
Prior art keywords
dielectric layer
dielectric
ceramic
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003076346A
Other languages
English (en)
Other versions
JP3987810B2 (ja
Inventor
Takeshi Furukuwa
健 古桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003076346A priority Critical patent/JP3987810B2/ja
Publication of JP2004288740A publication Critical patent/JP2004288740A/ja
Application granted granted Critical
Publication of JP3987810B2 publication Critical patent/JP3987810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】同じ寸法でも様々な容量の容量素子を形成することが可能で、高容量で、かつ容量ばらつきの小さな、設計の自由度の大きい高機能の容量素子を内蔵したセラミック配線基板を提供すること。
【解決手段】セラミックスから成る絶縁基板2の内部に、一対の容量素子電極3を誘電体層を挟んで対向配置した容量素子を内蔵しており、誘電体層は、外周部の第一誘電体層4と、この第一誘電体層4より高い誘電率を持つ中央部の第二誘電体層5とから成るセラミック配線基板1である。また、第一誘電体層4とセラミックスとの反応性を、第二誘電体層5とセラミックスとの反応性よりも小さいものとすると好ましい。さらに、第二誘電体層5は、第一誘電体層4との熱膨張係数の差が2.4×10−6/℃以下とし、かつ第一誘電体層4は、絶縁基板2との熱膨張係数の差が2.5×10−6/℃以下であるものとすると好ましい。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、セラミックスから成る絶縁基板の内部に容量素子を内蔵し、表層および内部に配線層を具備した、混成集積回路基板等に適したセラミック配線基板に関するものである。
【0002】
【従来の技術】
近年、IT(Information Technology)産業の中核をなす半導体分野では、半導体素子の性能向上が著しく、大型コンピュータ・パーソナルコンピュータ・移動通信端末等に代表される情報処理装置の、高速化・装置の小型化・多機能化等を支えている。これに伴って、容量素子をセラミック配線基板の内部に形成した容量素子内蔵セラミック配線基板が開発され、これを用いたモジュールも、小型化・高機能化・高容量化が望まれている。
【0003】
高容量の容量素子に使用される誘電体組成物は、鉛系複合ペロブスカイト(PMN,PNN,PMW等)またはチタン酸バリウムに代表されるTiOとアルカリ土類金属酸化物との複合酸化物が一般的である。
【0004】
このような容量素子内蔵セラミック配線基板は、所定の回路配線が形成された絶縁体層となる絶縁体グリーンシートに配線導体用ペーストをスクリーン印刷法等によって塗布することにより容量素子電極パターンを形成し、その上に誘電体ペーストをスクリーン印刷法により塗布して誘電体層を形成し、さらに配線導体用ペーストをスクリーン印刷法により塗布して容量素子電極パターンを形成した後、所定の回路配線が形成された絶縁体層となる絶縁体グリーンシートを順次積層しグリーンシート積層体を作製し、しかる後、これを焼成することにより得られる。
【0005】
【特許文献1】
特開平8−32242号公報
【0006】
【発明が解決しようとする課題】
しかしながら、所定の容量の容量素子を得ようとする場合、その容量素子の容量と誘電体層の比誘電率や電極とは、
C=ε・ε・S/d
(C:容量素子の容量、ε:空気中の誘電率、ε:誘電体層の材料の比誘電率、S:電極面積、d:電極間距離)
の関係にあるため、容量素子の面積や厚み等の寸法は、得たい容量素子の容量から逆算して決まってしまい、同一の寸法で様々の容量をもつ容量素子を得ることができなかった。従って、設計の自由度が小さく、高機能の容量素子を内蔵したセラミック配線基板を作ることが困難であるという問題点があった。
【0007】
また、前述した絶縁層と誘電体層とを順次積層したグリーンシート積層体を焼成すると、絶縁層のセラミック材料と誘電体層のセラミック材料とが接触する部位において、ガラス成分等の相互拡散により誘電体組成物の誘電率が著しく低下したりするため、相互拡散の制御が困難となり、容量が高く容量ばらつきの小さな容量素子を得ることができないという問題点があった。
【0008】
本発明は上記問題点に鑑み完成されたものであり、その目的は、同じ寸法でも様々な容量の容量素子を形成することが可能で、高容量で、かつ容量ばらつきの小さな、設計の自由度の大きい高機能の容量素子を内蔵したセラミック配線基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明者は、上述の問題点を解決するために鋭意検討を重ねた結果、容量素子電極層間の誘電体層と絶縁基板との焼成時におけるガラス成分の相互拡散による容量の低下および容量ばらつきの発生に対し、誘電体層の組成および構成に着目することにより、容量の低下および容量ばらつきを効果的に抑えることが可能となることを見出し、本発明を完成するに至った。
【0010】
すなわち、本発明のセラミック配線基板は、セラミックスから成る絶縁基板の内部に、一対の容量素子電極を誘電体層を挟んで対向配置した容量素子を内蔵しており、前記誘電体層は、外周部の第一誘電体層と、この第一誘電体層より高い誘電率を持つ中央部の第二誘電体層とから成ることを特徴とするものである。
【0011】
また、本発明のセラミック配線基板は、上記構成において、前記第一誘電体層と前記セラミックスとの反応性は、前記第二誘電体層と前記セラミックスとの反応性よりも小さいことを特徴とするものである。
【0012】
また、本発明のセラミック配線基板は、上記構成において、前記第二誘電体層は、前記第一誘電体層との熱膨張係数の差が2.4×10−6/℃以下であり、かつ前記第一誘電体層は、前記絶縁基板との熱膨張係数の差が2.5×10−6/℃以下であることを特徴とするものである。
【0013】
本発明のセラミック配線基板によれば、容量素子を構成する誘電体層を、外周部の第一誘電体層と、この第一誘電体層より高い誘電率を持つ中央部の第二誘電体層とから成るものとしたことから、容量素子特性の支配的要素である誘電率の高い第二誘電体層を誘電体層の内部に配置することとなり、そのため第二誘電体層と絶縁基板とが接触することがないので、焼成時におけるガラス成分の相互拡散による第二誘電体層の誘電率の低下を効果的に抑えることができる。また、容量素子電極間に二つの誘電率の異なる誘電体層を設けることができるため、設計時に第一誘電体層と第二誘電体層との面積比を調整することによって、同一の寸法で様々な容量を持つ容量素子を形成することができ、高容量で、かつ容量ばらつきの小さな、設計の自由度の大きい高機能の容量素子を形成することが可能となる。
【0014】
また、本発明のセラミック配線基板において、第一誘電体層とセラミックスとの反応性を第二誘電体層とセラミックスとの反応性よりも小さいものとしたときには、誘電率の高い第二誘電体層単独で容量素子を形成した場合に比べて誘電率が低下しにくく、安定した誘電率の誘電体層を形成することができる。これは、誘電率の高い第二誘電体層とセラミックスから成る絶縁基板との間には、両者の間に配置された容量素子電極用の導体か、あるいはセラミックスとの反応性が低い第一誘電体層が介在することとなり、第二誘電体層が絶縁基板と直接接触することがなく、それらが第二誘電体層とセラミックスとの相互拡散を抑えるバリア層として作用するため、双方の材料の反応性が高くてもガラス成分等の相互拡散を効果的に抑えることができ、第二誘電体層の誘電率が低下することによる容量素子の容量の低下や容量ばらつきをさらにより一層効果的に抑えることが可能となるからである。
【0015】
また、本発明のセラミック配線基板において、第二誘電体層は、第一誘電体層との熱膨張係数の差が2.4×10−6/℃以下であり、かつ第一誘電体層は、絶縁基板との熱膨張係数の差が2.5×10−6/℃以下である場合には、第二誘電体層と第一誘電体層との熱膨張係数の差が好適に小さく、かつ第一誘電体層と絶縁基板との熱膨張係数の差が好適に小さいことから、第二誘電体層と第一誘電体層との接触する部位および第一誘電体層と絶縁基板との接触する部位へのクラックの発生を効果的に抑えることができる。さらに、第二誘電体層とセラミックスから成る絶縁基板との間には、両者の間に配置された容量素子電極用の導体が介在することとなり、この導体は、焼成過程において塑性変形して応力を緩和する緩衝層として機能するため、第二誘電体層へのクラックの発生を効果的に抑えることが可能となる。その結果、容量素子電極間に二つの誘電率の異なる誘電体層をより一層安定して形成することが可能となる。
【0016】
本発明のセラミック配線基板によれば、同じ寸法でも様々な容量の容量素子を形成することが可能となり、高容量で、かつ容量ばらつきの小さな、設計の自由度の大きい高機能の容量素子を内蔵したセラミック配線基板を提供することができる。
【0017】
【発明の実施の形態】
本発明のセラミック配線基板を添付図面に基づき以下に詳細に説明する。
【0018】
図1は本発明のセラミック配線基板の実施の形態の一例を示す断面図であり、図2はその内部の誘電体層の様子を示す要部平面図である。本発明のセラミック配線基板1は、複数の絶縁体層2a〜2cを積層して成る絶縁基板2、誘電体層を挟んで対向配置したメタライズ導体から成る一対の容量素子電極3、誘電体層の外周部に位置する第一誘電体層4、第一誘電体層4より高い誘電率を持つ、誘電体層の中央部に位置する第二誘電体層5、メタライズ導体から成る配線層6、容量素子電極3と配線層6とを接続し、これらとともに配線を構成する貫通導体7を具備する。
【0019】
本発明のセラミック配線基板1における絶縁体層2a〜2cは、ガラスとセラミック粉末とから成る。このガラスとしては、例えばSiO−B系・SiO−B−Al系・SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)・SiO−Al−MO−MO系(但し、MおよびMは同一または異なってCa,Sr,Mg,BaまたはZnを示す)・SiO−B−Al−MO−MO系(但し、MおよびMは前記と同じである)・SiO−B−M O系(但し、MはLi,NaまたはKを示す)・SiO−B−Al−M O系(但し、Mは前記と同じである)・Pb系ガラス・Bi系ガラス等が挙げられる。
【0020】
また、セラミック粉末としては、例えばAl,SiO,ZrOとアルカリ土類金属酸化物との複合酸化物・TiOとアルカリ土類金属酸化物との複合酸化物・AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等が挙げられる。
【0021】
この絶縁体層2a〜2cの焼成前の生シートであるセラミックグリーンシートは、ガラス粉末およびセラミック粉末と、有機バインダ・有機溶剤・可塑剤等とを添加混合してスラリーとするとともに、そのスラリーにドクターブレード法やカレンダロール法を採用することによって成形する。
【0022】
このガラス粉末およびセラミック粉末に添加混合される有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等)・ポリビニルブチラール系・ポリビニルアルコール系・アクリル−スチレン系・ポリプロピレンカーボネート系・セルロース系等の単独重合体または共重合体が挙げられる。
【0023】
セラミックグリーンシートを成形するためのスラリーに用いられる有機溶剤としては、ガラス粉末とセラミック粉末、および有機バインダを分散させ、セラミックグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類・エーテル類・エステル類・ケトン類・アルコール類等の有機溶剤が挙げられる。
【0024】
以上のようにして作製したセラミックグリーンシートに、必要に応じて金型加工等により貫通孔を形成し、この貫通孔にタングステン・モリブデン・金・銀・銅等の金属粉末に適当な有機バインダ・溶剤を添加混合した貫通導体用ペーストをスクリーン印刷等により充填して、貫通導体7となる貫通導体パターンを形成する。
【0025】
次に、これらのグリーンシートの表面に、タングステン・モリブデン・金・銀・銅等の金属粉末に適当な有機バインダ・溶剤を添加混合した配線導体用ペーストをスクリーン印刷等により塗布し、配線層6や容量素子電極3等の所定形状の配線層となる配線層パターンを形成する。
【0026】
次に、セラミックグリーンシート上に形成する容量素子について説明する。
【0027】
内蔵された容量素子の誘電体層を構成する第一誘電体層4および第二誘電体層5は、ガラスと誘電体粉末とから成る。好適なガラスとしては、例えばSiO−B系・SiO−B−Al系・SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)SiO−B−M O系(但し、MはLi,NaまたはKを示す)・SiO−B−Al−M O系(但し、Mは前記と同じである)・Pb系ガラス・Bi系ガラス等を用いることができる。
【0028】
また誘電体粉末としては、セラミック配線基板1に内蔵される容量素子の誘電体層が得られる、絶縁体層2a〜2cとの同時焼成が可能で、そのセラミック粉末よりも高い比誘電率を有するものであれば、特に制限されるものではない。例えば、鉛系複合ペロブスカイト(PMN,PNN,PMW等)や、チタン酸バリウム・チタン酸ストロンチウム・ジルコン酸バリウム・酸化チタン等の高誘電率の誘電体の粉末が使用可能である。その粒径については、ペーストにしたりスクリーン印刷したりする際の分散性およびパターン形成の容易性の点から、0.05〜3μmであることが好ましい。
【0029】
これらのガラス粉末および誘電体粉末と、有機バインダ・有機溶剤・可塑剤等とを添加混合してスラリーとするとともに、スクリーン印刷によってセラミックグリーンシート上に形成された一方の容量素子電極3上に、所定の面積や厚みを持つ誘電体層を形成する。
【0030】
また、この誘電体ペーストに用いられる有機バインダおよび有機溶剤としては、ガラスセラミックス焼結体から成る絶縁体層2a〜2cとの同時焼成が可能であれば特に制限されるものではなく、例えばセラミックグリーンシートに配合される有機バインダ・有機溶剤と同様のものが使用可能である。
【0031】
ここで、本発明のセラミック配線基板1においては、内蔵する容量素子の誘電体層は、外周部の第一誘電体層4と、第一誘電体層4より高い誘電率を持つ中央部の第二誘電体層5とから成るものとすることが重要である。
【0032】
これは、第二誘電体層5より誘電率の低い第一誘電体層4が外周部に配置されているものとすることにより、容量素子の特性の支配的構成層である誘電率の高い第二誘電体層5が誘電体層の内部に配置されていることから、第二誘電体層5と絶縁基板2を構成する絶縁層、この例では絶縁層2aとが構造上接触することがなく、両者のガラス成分等の相互拡散による第二誘電体層5の誘電率の低下を抑えることができるからである。また、外周部に配置されている第一誘電体層4は第二誘電体層5よりも誘電率が低いので、仮に第一誘電体層4と絶縁基板2(この例では絶縁層2a)とのガラス成分等の相互拡散により第一誘電体層4の誘電率が低下しても、二つの誘電体層4・5の誘電率の差は大きくなるものの、依然として一つの容量素子の中に誘電率の異なる2種類の材料を配置することができる。このため、容量素子の外周部に配置した第一誘電体層4の面積を小さくし、逆に容量素子の中央部に配置した第二誘電体層5の面積を大きくすることによって、容量素子の容量を自在に調整して増やすことが可能となり、同一の形状・同一の大きさで様々な容量を持つ容量素子を形成することが可能となるからである。
【0033】
これに対して、外周部に配置されている第一誘電体層4を第二誘電体層5より誘電率の高いものとした場合は、第一誘電体層4と絶縁層2aのセラミック材料とが接触する部位においてガラス成分の相互拡散が起きて、例えば第一誘電体層4がPb系ペロブスカイトの場合であれば、絶縁層2aのセラミック材料中のSiやBが焼成時に第一誘電体層5側に侵入して誘電率が低いパイロクア系化合物が生成することとなり、また第一誘電体層4がチタン酸バリウムの場合であれば、第一誘電体層4中に焼結助剤として添加しているガラス成分が絶縁層2aのセラミック材料中に拡散してチタン酸バリウムの焼結を遅らせることとなり、誘電率が上昇しなかったりする。従って、第一誘電体層4の誘電率が低くなって第二誘電体層5の誘電率に近づき、誘電率の近い材料同士を外周部と中央部とに配置することになり、容量素子内の第一誘電体層4と第二誘電体層5との面積比率を変えても、様々の大きさの容量を有し、かつ容量ばらつきの小さな容量素子を形成することができなくなる。
【0034】
また、第一誘電体層4と絶縁基板2のセラミックスとの反応性が、第二誘電体層5と絶縁基板2のセラミックスとの反応性よりも小さいものとすることが好ましい。
【0035】
これは、第一誘電体層4とセラミックスの反応性が第二誘電体層5とセラミックスの反応性よりも小さいものとした場合には、容量素子の特性に対して支配的要素である中央部に配置された誘電率の高い第二誘電体層5と絶縁基板2とが直接触れることがなく、双方の間には容量素子電極3用の金属配線か、あるいはセラミックスとの反応性が低く、誘電率が低くて安定した第一誘電体層4が介在しているので、これらが第二誘電体層5と絶縁基板2のセラミックスとの間の相互拡散を妨げるバリア層となり、第二誘電体層5に誘電率が高く温度特性の優れた材料を配置して安定して機能させることが可能となるからである。従って、より確実に、容量が大きくかつ容量ばらつきが小さな容量素子を形成することができるものとなる。
【0036】
これに対して、第一誘電体層4とセラミックスとの反応性が第二誘電体層5とセラミックスとの反応性よりも大きいものとした場合には、外周部に配置された第一誘電体層4と絶縁基板2のセラミックスとの間でガラス成分等の相互拡散が起こりやすく、第一誘電体層4を誘電率の高い第二誘電体層5と絶縁基板2のセラミックスとの反応を妨げるバリア層として機能させることが困難となる。そのため、第二誘電体層5と絶縁基板2の絶縁層2aとが直接触れていなくても、絶縁基板2と第二誘電体層5との間で第一誘電体層4を介した相互拡散が起こりやすくなり、第二誘電体層5の誘電率が低下することによる容量の低下や容量ばらつきを効果的に抑えることが困難となるといった傾向がある。
【0037】
また、第二誘電体層5は、第一誘電体層4との熱膨張係数の差が2.4×10−6/℃以下であり、かつ第一誘電体層4は、絶縁基板2との熱膨張係数の差が2.5×10−6/℃以下であるものとすることが好ましい。
【0038】
これは、熱膨張係数の差が第二誘電体層5と好適に近い第一誘電体層4が外周部に配置されているものとすることにより、容量素子の特性の支配的構成層である誘電率の高い第二誘電体層5が誘電体層の内部に配置されていることから、第二誘電体層5と熱膨張係数の差がさらに大きな絶縁基板2を構成する絶縁層、この例では絶縁層2aとが構造上接触することがなく、両者の熱膨張係数の違いにより発生する応力を緩和する緩衝層として第一誘電体層4が機能するため、第二誘電体層5と第一誘電体層4との接触する部位へのクラックの発生を抑えることができる。また、第一誘電体層4の外周部には熱膨張係数の差が好適に近い絶縁基板2が配置されていることとなるため、両者の熱膨張係数の違いにより第一誘電体層4と絶縁基板2との接触する部位へのクラックの発生を抑えることができる。その結果、第二誘電体層5と第一誘電体層4との接触する部位および第一誘電体層4と絶縁基板2との接触する部位へのクラックの発生を抑えることができる。
【0039】
また、誘電率の高い第二誘電体層5とセラミックスから成る絶縁基板2との間には、両者の間に配置された容量素子電極3用の導体が介在することとなり、第二誘電体層5が絶縁基板2と直接接触することがなく、さらに容量素子電極3用の導体は、焼成過程において塑性変形し応力を緩和する緩衝層として機能するため、第二誘電体層5へのクラックの発生を効果的に抑えることが可能となる。その結果、容量素子電極3間に二つの誘電率の異なる誘電体層4・5をより一層安定して形成することが可能となる。
【0040】
これに対して、第二誘電体層5は、第一誘電体層4との熱膨張係数の差が2.4×10−6/℃より大きいと、第二誘電体層5と第一誘電体層4との接触する部位において熱膨張係数の差による接合不良やクラックが発生することがある。同様に第一誘電体層4と絶縁基板2との熱膨張係数の差が2.5×10−6/℃より大きいと、第一誘電体層4と絶縁基板2との接触する部位において熱膨張係数の差による接合不良やクラックが発生し、容量素子電極3間に二つの誘電率の異なる誘電体層4・5をより一層安定して形成することができないことがある。
【0041】
ここで、第一誘電体層4の好適な組成としては、例えば誘電体粉末の主成分として粗粉のチタン酸バリウムを、ガラスとして結晶化ガラスを選択し、誘電体粉末100質量部に対して、結晶化ガラスを数十質量部の割合とすればよい。これによって、第一誘電体層4とセラミックスとの反応性が、第二誘電体層5とセラミックスとの反応性よりも低い誘電体層をつくることができる。これは、焼成する際に、第一誘電体層4の中のガラスが結晶化し固体化するので、セラミックスとの相互拡散が起きにくく、反応を低く抑えることができるからである。また、第一誘電体層4に添加するガラス量が多くなるので、結果的に第二誘電体層5よりも誘電率を低くすることもできる。
【0042】
また、第二誘電体層5の好適な組成としては、例えば誘電体粉末の主成分として粗粉のチタン酸バリウムを、ガラスとして非結晶ガラスを選択し、誘電体粉末100質量部に対して、非結晶ガラスを数質量部の割合とすればよい。これによって、第一誘電体層4よりも高い誘電率を持つ誘電体層を形成することができる。
【0043】
これは、焼結助剤となるガラスの添加量が少ないので、ガラスによって誘電体層の誘電率を低下させずに誘電体層を形成することができるからである。また、ガラスが非結晶ガラスなので、軟化した後に他の材料と反応を起こし易いという性質があるために、結果的に第二誘電体層5とセラミックスとの反応性が、第一誘電体4とセラミックスとの反応性よりも相対的に高くすることもできる。
【0044】
さらに、上述した組成とすることにより第二誘電体層5は、第一誘電体層4との熱膨張係数の差が2.4×10−6/℃以下とすることができ、かつ絶縁基板2との熱膨張係数の差が2.5×10−6/℃以下であるものとすることができる。
【0045】
このような組成として作製した第一誘電体ペーストと第二誘電体ペーストとを、下側の容量素子電極3となる導体パターンが所定の形状に配置されたセラミックグリーンシート上にスクリーン印刷によって印刷する。このとき、誘電体層のパターンは、図2に要部平面図で示すように、外周部の第一誘電体層4と中央部の第二誘電体層5とで一つの誘電体層を構成するようにし、外周部の第一誘電体層4のパターン幅は、誘電体層の全周に渡って同じ幅とすることが好ましい。これは、外周部の第一誘電体層4に部分的に幅の狭い場所があると、そこを通じて絶縁基板2のセラミック材料と中心部の第二誘電体層5の材料とが相互拡散し、第二誘電体層5の誘電率が低下する可能性があるからである。また、第一誘電体層4と第二誘電体層5との間は、隙間なく誘電体材料で満たすことが好ましい。これは、二つの誘電体層4・5間に隙間があると、これらを挟んで上下に対向する一対の容量素子電極3がショートを起こしたり、バイアス試験等で誘電体層の絶縁性が損なわれたりする可能性があるからである。
【0046】
さらに、この誘電体層の上に上側の容量素子電極3となる容量素子電極パターンを印刷して形成し、この容量素子電極パターンを備えたセラミックグリーンシートと、配線層パターンを形成したセラミックグリ−ンシートとを、3〜20MPaの圧力および30〜80℃の温度で加熱圧着する等して積層体を作製する。この積層体中におけるセラミックグリーンシートの位置や数や大きさには特に制限はなく、所望の内蔵容量素子を有する配線基板の構成となるように配設して積層すればよい。
【0047】
その後、例えば導体用ペーストの金属粉末がAg粉末である場合は、大気中において800〜1000℃の温度で積層体を焼成することにより、本発明のセラミック配線基板1が得られる。
【0048】
また、積層体を焼成する際に、セラミックグリーンシートや誘電体グリーンシートが焼結する温度では実質的に焼結収縮しない無機成分、例えばアルミナから成る拘束グリーンシートを積層体の両面に積層して焼成すると、この拘束グリーンシートによって積層体の主面方向の焼成時の収縮が拘束されて抑制されるために配線基板の寸法精度が向上し、ガラスセラミック配線基板1に内蔵させる容量素子の容量値のばらつきを小さくすることが可能となる。また、このような方法で焼成した場合は、厚み方向の焼成収縮の割合が通常の方法で焼成した場合に比較して大きくなるので、誘電体層の厚みをより薄くすることが可能となり、内蔵容量素子の高容量化も容易となる。
【0049】
さらに、セラミック配線基板1の表面に位置する配線層6には、その表面に電子部品を実装する際の半田濡れ性の向上や配線層6の腐食防止のために、ニッケル・銅・金等のめっきを施してもよい。
【0050】
【実施例】
以下、本発明を具体例によって詳細に説明するが、本発明は以下の具体例に限定されるものではない。
【0051】
絶縁体層となるセラミックグリーンシートを得るために、ガラスとしてSiO−CaO−MgO系ガラス粉末50質量部と、誘電体粉末としてAl粉末50質量部とを混合し、この無機粉末100質量部に有機バインダとしてアクリル樹脂12質量部・フタル酸系可塑剤6質量部および溶剤としてトルエン30質量部を加え、ボールミル法により混合しスラリーとした。
【0052】
このスラリーを用いてドクターブレード法により厚さ200μmのセラミックグリーンシートを成形した。
【0053】
このセラミックグリーンシートにパンチングマシーンを用いて所定の位置に貫通孔を形成し、この貫通孔にスクリーン印刷法にて貫通導体用ペーストを充填した。
【0054】
貫通導体用ペーストとしては、銅の粉末(平均粒径3μm)100質量部に対してAl粉末1質量部および上記のガラスと同組成のガラス粉末5質量部を加え、さらにビヒクル成分として所定量のエチルセルロース系樹脂およびテルピネオールを加えて、3本ロールにより適度な粘度になるように混合したものを用いた。
【0055】
次に、充填した貫通導体用ペースト中の有機溶剤分の重量が減少するまで、60℃の温風により乾燥した
次に、このセラミックグリーンシート上に、配線導体用ペーストをスクリーン印刷により塗布し、縦40mm×横50mm×厚み15μmの容量素子電極パターンを形成した。
【0056】
配線導体用ペーストとしては、銅の粉末(平均粒径3μm)100質量部に対してAl粉末1質量部および上記のガラスと同組成のガラス粉末2質量部を加え、さらにビヒクル成分として所定量のエチルセルロース系樹脂およびテルピネオールを加えて、3本ロールにより適度な粘度になるように混合したものを用いた。
【0057】
次に、印刷した配線導体用ペースト中の有機溶剤分の重量が減少するまで、60℃の温風により乾燥した。
【0058】
次に、このセラミックグリーンシート上に形成された容量素子電極パターンに、第一誘電体ペーストをスクリーン印刷により塗布し、厚み40μmの第一誘電体層のパターンを形成した。この第一誘電体層のパターンは、外寸が縦11mm×横11mmの中心に内寸が縦9mm×横9mmの穴が空いたロ字状のパターン(パターンA)と、外寸が縦11mm×横11mmの中心に内寸が縦6mm×横6mmの穴が空いたロ字状のパターン(パターンB)との2種類とした。
【0059】
次いで、第一誘電体層のパターンの中心の穴部分に、ちょうど4辺にわたって10〜50μmかぶさるように、第二誘電体ペーストをスクリーン印刷によって塗布し、厚み40μmの第二誘電体層のパターンを形成した。この第二誘電体層のパターンは、第一誘電体層のパターンAとBとに合わせて、縦9.06mm×横9.06mmの正方形のパターン(パターンA)と、縦6.06mm×横6.06mmの正方形のパターン(パターンB)との2種類とした。
【0060】
なお、2種類の誘電体層が重なった部分は厚みが増すので、10MPaの荷重をかけて平坦にした。
【0061】
第一および第二誘電体ペーストはガラスとBaTiOとから成り、ガラスとBaTiO粉末との和を100質量部とし、これに対して、アクリル樹脂12質量部と、リン酸エステル系分散剤0.5質量部と、有機溶剤としてα−テルピネオールとを加え、攪拌脱泡機により混合した後に、さらに3本ロールを用いて混練した。
【0062】
また、ガラスの組成および添加量を調整することにより、誘電率が100でセラミックスとの反応性が70%のもの、誘電率が100でセラミックスとの反応性が50%のもの、誘電率が100でセラミックスとの反応性が30%のもの、および誘電率が500でセラミックスとの反応性が50%のものの計4種類のペーストを用意した。ここで、セラミックスとの反応性とは、セラミックグリーンシート上に誘電体ペーストをスクリーン印刷により塗布し、所定の温度で焼成して誘電体の誘電率を測定したときに、誘電体ペーストを単独で焼成した場合に対して誘電率の低下した割合を百分率で表したものである。
【0063】
さらに、第二誘電体層と第一誘電体層との熱膨張係数の差および第一誘電体層と絶縁基板との熱膨張係数の差は、同様にガラスの組成および添加量を調整することにより表1に示すような値とし、計3種類のペーストを用意した。
【0064】
次に、塗布した誘電体ペースト中の有機溶剤分の重量が減少するまで、60℃の温風により乾燥した。
【0065】
次に、このセラミックグリーンシート上に印刷された誘電体層を覆うように、配線導体用ペーストをスクリーン印刷により塗布し、縦10mm×横10mm×厚み15μmの容量素子電極パターンを形成した。
【0066】
次に、塗布した配線導体用ペースト中の有機溶剤分の重量が減少するまで、60℃の温風により乾燥した。
【0067】
このようにして得られたグリーンシート積層体を、500℃で3時間のバインダの燃焼行程と900℃で1時間のセラミックスの焼結工程とを含む窒素雰囲気中の焼成条件下で焼成し、緻密なガラスセラミックス焼結体から成る絶縁体層の内部および表面に同時焼成により形成された配線層および誘電体層を配設して成るセラミック配線基板を得た。
【0068】
このようにして得られたセラミック配線基板に対して、その容量素子の容量を測定した。
【0069】
容量は、測定周波数1MHz、測定温度25℃の条件で、アジレント・テクノロジー株式会社製インピーダンス測定器(型式:4294Aプレシジョン・インピーダンス・アナライザ、測定精度:±0.08%)を用いて測定した。
【0070】
次に、得られた容量のうちパターンAとパターンBとの値を比較して、大きい方と小さい方の比率を算出した。このとき、比率が1.5以上を「○」、1.5未満を「×」とした。これらの測定結果を表1に示す。
【0071】
さらに、第一誘電体層と絶縁基板のセラミック材料とが接触する部位および第二誘電体層と第一誘電体層との接触する部位におけるクラックの確認については、セラミック配線基板の断面を鏡面研磨仕上げした後、金属顕微鏡(倍率は100倍)の条件下で目視確認を行なった。このとき、クラックの発生が全く見られなかった試料に対しては「○」、クラックが一部でも確認できた試料を「△」とした。ただし、この判定においては「△」で示したが、実用上は特に問題があるものではない。
【0072】
【表1】
Figure 2004288740
【0073】
表1に示す結果から明らかなように、誘電率が500でセラミックスとの反応性が50%で絶縁基板との熱膨張係数の差が3.4×10−6(1/℃)のものを第一誘電体層に、誘電率が100でセラミックスとの反応性が50%で第一誘電体層との熱膨張係数の差が−1.1×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.2−Aおよび試料No.2−Bは、小さい容量に対する大きい容量の比率が1.4となり1.5を下回った。判定欄に「×」で示す。さらに、第一誘電体層と絶縁基板との熱膨張係数の差が若干大きかったため、第一誘電体層と絶縁基板との接触する部位に微小クラックが発生する傾向があった。
【0074】
これに対して、誘電率が100でセラミックスとの反応性が50%で絶縁基板との熱膨張係数の差が2.3×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が50%で第一誘電体層との熱膨張係数の差が1.1×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.1−Aおよび試料No.1−Bは、小さい容量に対する大きい容量の比率が1.8となり1.5を上回った。判定欄に「○」で示す。
【0075】
また、誘電率が100でセラミックスとの反応性が70%で絶縁基板との熱膨張係数の差が2.5×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が50%で第一誘電体層との熱膨張係数の差が0.9×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.4−Aおよび試料No.4−Bは、小さい容量に対する大きい容量の比率が1.6で1.5をかろうじて上回った。判定欄に「△」で示す。
【0076】
また、誘電率が100でセラミックスとの反応性が30%で絶縁基板との熱膨張係数の差が1×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が50%で第一誘電体層との熱膨張係数の差が2.4×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.3−Aおよび試料No.3−Bは、小さい容量に対する大きい容量の比率が1.8で1.5を上回るほか、容量が20nFを上回る容量の大きい容量素子を得ることができ、より一層好ましいものであった。判定欄に「○」で示す。
【0077】
さらに、誘電率が100でセラミックスとの反応性が20%で絶縁基板との熱膨張係数の差が2.7×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が50%で第一誘電体層との熱膨張係数の差が0.7×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.5−Aは、容量が20nFを上回る容量の大きい容量素子を得ることができたが、第一誘電体層と絶縁基板との熱膨張係数の差が若干大きかったため第一誘電体層と絶縁基板との接触する部位に微小クラックが発生する傾向にあった。判定欄に「△」で示す。
【0078】
また、誘電率が100でセラミックスとの反応性が30%で絶縁基板との熱膨張係数の差が1×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が60%で第一誘電体層との熱膨張係数の差が2.6×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.6−Aは、容量が20nFを若干下回る程度で、容量の大きい容量素子を得ることができたが、第二誘電体層と第一誘電体層との熱膨張係数の差が若干大きい傾向にあったため第二誘電体層と第一誘電体層とが接触する部位において微細なクラックが発生する傾向があった。判定欄に「△」で示す。
【0079】
また、誘電率が100でセラミックスとの反応性が20%で絶縁基板との熱膨張係数の差が2.7×10−6(1/℃)のものを第一誘電体層に、誘電率が500でセラミックスとの反応性が90%で第一誘電体層との熱膨張係数の差が2.5×10−6(1/℃)のものを第二誘電体層にそれぞれ配置した場合の試料No.7−Aは、第二誘電体層のセラミックスとの反応性が大きいため容量が10nF程度の容量の小さい容量素子となり、さらに第二誘電体層と第一誘電体層との熱膨張係数の差および第一誘電体層と絶縁基板との熱膨張係数の差が若干大きかったため、第二誘電体層と第一誘電体層との接触する部位および第一誘電体層と絶縁基板との接触する部位において微細なクラックが発生する傾向があった。判定欄に「△」で示す。
【0080】
以上のように、本発明のセラミック配線基板によれば、いずれも良好な特性を有する容量素子を内蔵するものであることが確認できた。
【0081】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0082】
例えば、上述の実施の形態の例では、配線層は配線導体用ペーストをセラミックグリーンシートに塗布することにより形成したが、配線層のパターン形状の銅等の金属箔を転写して形成してもよい。配線層を金属箔を転写することによって形成すると、配線層の寸法精度をより向上させることができ、内蔵容量素子の容量ばらつきもより小さくすることができる。
【0083】
また、上述の実施の形態の例では、絶縁基板にはその熱膨張係数が第一誘電体層や第二誘電体層よりも小さい絶縁基板材料を選択したが、絶縁基板の熱膨張係数が第一誘電体層や第二誘電体層よりも大きい絶縁基板材料を選択しても差し支えない。
【0084】
【発明の効果】
本発明のセラミック配線基板によれば、容量素子を構成する誘電体層を、外周部の第一誘電体層と、この第一誘電体層より高い誘電率を持つ中央部の第二誘電体層とから成るものとしたことから、容量素子特性の支配的要素である誘電率の高い第二誘電体層を誘電体層の内部に配置することとなり、そのため第二誘電体層と絶縁基板とが接触することがないので、焼成時におけるガラス成分の相互拡散による第二誘電体層の誘電率の低下を効果的に抑えることができる。また、容量素子電極間に二つの誘電率の異なる誘電体層を設けることができるため、設計時に第一誘電体層と第二誘電体層との面積比を調整することによって、同一の寸法で様々な容量を持つ容量素子を形成することができ、高容量で、かつ容量ばらつきの小さな設計の自由度の大きい高機能の容量素子を形成することが可能となる。
【0085】
また、本発明のセラミック配線基板において、第一誘電体層とセラミックスとの反応性を第二誘電体層とセラミックスとの反応性よりも小さいものとしたときには、誘電率の高い第二誘電体層単独で容量素子を形成した場合に比べて誘電率が低下しにくく、安定した誘電率の誘電体層を形成することができる。これは、誘電率の高い第二誘電体層とセラミックスから成る絶縁基板との間には、両者の間に配置された容量素子電極用の導体か、あるいはセラミックスとの反応性が低い第一誘電体層が介在することとなり、第二誘電体層が絶縁基板と直接接触することがなく、それらが第二誘電体層とセラミックスとの相互拡散を抑えるバリア層として作用するため、双方の材料の反応性が高くてもガラス成分等の相互拡散を効果的に抑えることができ、第二誘電体層の誘電率が低下することによる容量素子の容量の低下や容量ばらつきをさらにより一層効果的に抑えることが可能となるからである。
【0086】
また、本発明のセラミック配線基板において、第二誘電体層は、第一誘電体層との熱膨張係数の差が2.4×10−6/℃以下であり、かつ第一誘電体層は、絶縁基板との熱膨張係数の差が2.5×10−6/℃以下である場合には、第二誘電体層および第一誘電体層と絶縁基板との熱膨張係数の差が好適に小さいことから、第一誘電体層がより一層効果的に応力を緩和することができ、焼成時において第二誘電体層および第一誘電体層へのクラックの発生を効果的に抑えることが可能となる。その結果、容量素子電極間に二つの誘電率の異なる誘電体層をより一層安定して形成することが可能となるからである。
【0087】
本発明のセラミック配線基板によれば、同じ寸法でも様々な容量の容量素子を形成することが可能となり、高容量で、かつ容量ばらつきの小さな、設計の自由度の大きい高機能の容量素子を内蔵したセラミック配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明のセラミック配線基板の実施の形態の一例を示す断面図である。
【図2】本発明のセラミック配線基板の実施の形態の一例における内部の誘電体層の様子を示す要部平面図である。
【符号の説明】
1・・・・・・・セラミック配線基板
2・・・・・・・絶縁基板
2a〜2c・・・絶縁体層
3・・・・・・・容量素子電極
4・・・・・・・第一誘電体層
5・・・・・・・第二誘電体層
6・・・・・・・配線層
7・・・・・・・貫通導体

Claims (3)

  1. セラミックスから成る絶縁基板の内部に、一対の容量素子電極を誘電体層を挟んで対向配置した容量素子を内蔵しており、前記誘電体層は、外周部の第一誘電体層と、該第一誘電体層より高い誘電率を持つ中央部の第二誘電体層とから成ることを特徴とするセラミック配線基板。
  2. 前記第一誘電体層と前記セラミックスとの反応性は、前記第二誘電体層と前記セラミックスとの反応性よりも小さいことを特徴とする請求項1記載のセラミック配線基板。
  3. 前記第二誘電体層は、前記第一誘電体層との熱膨張係数の差が2.4×10−6/℃以下であり、かつ前記第一誘電体層は、前記絶縁基板との熱膨張係数の差が2.5×10−6/℃以下であることを特徴とする請求項1記載のセラミック配線基板。
JP2003076346A 2003-01-29 2003-03-19 セラミック配線基板 Expired - Fee Related JP3987810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003076346A JP3987810B2 (ja) 2003-01-29 2003-03-19 セラミック配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003021121 2003-01-29
JP2003076346A JP3987810B2 (ja) 2003-01-29 2003-03-19 セラミック配線基板

Publications (2)

Publication Number Publication Date
JP2004288740A true JP2004288740A (ja) 2004-10-14
JP3987810B2 JP3987810B2 (ja) 2007-10-10

Family

ID=33301610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076346A Expired - Fee Related JP3987810B2 (ja) 2003-01-29 2003-03-19 セラミック配線基板

Country Status (1)

Country Link
JP (1) JP3987810B2 (ja)

Also Published As

Publication number Publication date
JP3987810B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
WO2013088957A1 (ja) 抵抗体内蔵多層ガラスセラミック基板
JPH0992978A (ja) コンデンサ内蔵ガラスセラミック基板
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3987810B2 (ja) セラミック配線基板
JP4261949B2 (ja) セラミック多層基板
JP4325928B2 (ja) BaTiO3系誘電体用電極ペーストおよび導体ペーストならびにコンデンサ内蔵多層配線基板
JP3231892B2 (ja) 多層基板の製造方法
JP4018898B2 (ja) 積層セラミック電子部品
JP2004259957A (ja) セラミック配線基板
JP2006278759A (ja) 配線基板
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP4514301B2 (ja) 多層配線基板の製造方法
JP2010278117A (ja) 配線基板の製造方法
JP4416342B2 (ja) 回路基板およびその製造方法
JP2006128362A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP2005243851A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP2006179844A (ja) コンデンサ内蔵配線基板
JP2005159126A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP2004319527A (ja) セラミック配線基板およびその製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2004146394A (ja) ガラスセラミック配線基板
JP4623851B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees