JP2004236039A

JP2004236039A - 受信方法および装置

Info

Publication number: JP2004236039A
Application number: JP2003022863A
Authority: JP
Inventors: Nobufumi Ueno; 展史上野; Toshiya Iwasaki; 利哉岩▲崎▼
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-01-30
Filing date: 2003-01-30
Publication date: 2004-08-19

Abstract

【課題】最適なタイミングが異なった複数の受信信号を、共通のタイミングでダイバーシティ合成処理する。
【解決手段】メモリ制御部１１０へは、第１クロック信号２００、第１入力パルス信号２０２、第１入力データ信号２０４、第２クロック信号２０８、第２入力パルス信号２１０、第２入力データ信号２１２などが入力される。メモリ制御部１１０は、第１メモリ部１１２へ第１メモリ書込データ信号２２２などを出力する。第２メモリ部１１４に対しても同様である。さらに、メモリ制御部１１０では、データ読み出し用のタイミング信号である第１メモリ読出イネーブル信号２２８などを生成する。第１メモリ部１１２、第２メモリ部１１４から、第１メモリ読出イネーブル信号２２８をトリガーにして、第１メモリ読出データ信号２３２、第２メモリ読出データ信号２５２を出力する。
【選択図】図４

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル変調された信号を受信して復調する受信技術に関する。特に、複数の信号をダイバーシティ合成する受信方法および装置に関する。
【０００２】
【従来の技術】
近年、映像や音声などの情報を伝送するために、高品質な信号の伝送や周波数利用効率の向上に優れた変調方式として、直交周波数分割多重（以下、「ＯＦＤＭ：ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘｉｎｇ」という）方式が検討されている。ＯＦＤＭ方式は、１チャンネルの帯域内に多数のサブキャリアを設ける変調方式で、ゴーストやマルチパスによる妨害に強く、移動体での良好な受信を可能にする。このＯＦＤＭ方式は、映像や音声などの情報化源符号化方式および多重化方式のＭＰＥＧ−２と共に、地上波デジタルテレビジョン放送方式に採用されている。地上波デジタルテレビジョン放送方式による送信装置は、映像や音声などのアナログ信号の情報をデジタル信号に変換して圧縮する符号化部と、圧縮された複数の情報を組合わせる多重化部と、伝送中に生じる誤りを訂正するための訂正符号化部と、時間インタリーブ、周波数インタリーブした後に情報を効率よく伝送するための変調部とから構成される。
【０００３】
また、送信装置は、映像や音声などの情報に加えて、現在伝送に使用されている変調方式、誤り訂正の畳み込み符号化率、時間インタリーブ長などのパラメータを特定するための伝送多重制御（以下、「ＴＭＣＣ：ＴｒａｎｓｍｉｓｓｉｏｎａｎｄＭｕｌｔｉｐｌｅｘｉｎｇＣｏｎｆｉｇｒａｔｉｏｎＣｏｎｔｒｏｌ」という）信号を挿入する。
【０００４】
地上波デジタルテレビジョン放送方式におけるデータ信号が割当てられたサブキャリアの変調には、ＤＱＰＳＫ（ＤｉｆｆｅｒｅｎｔｉａｌＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）、ＱＰＳＫ、１６ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）、６４ＱＡＭの４種類が、さらにＴＭＣＣ信号が割当てられたサブキャリアの変調には、ＤＢＰＳＫ（ＤｉｆｆｅｒｅｎｔｉａｌＢｉｎａｒｙＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）が使用されており、それぞれマッピングの方法が異なる（例えば、特許文献１参照。）。また、ＤＱＰＳＫは差動変調方式、その他は同期変調方式と呼ばれ、各方式において挿入されるパイロット信号の種類や配置位置が異なる。
【０００５】
ところで、移動体での受信において伝送される信号はフェージングの影響を受けるため、受信電力が大きく変動し、高品質な信号伝送の維持が困難となる。フェージングによる品質劣化を軽減する方式として、ダイバーシティ合成技術がある。この技術は、独立な複数の信号を受信し、これらを適切に用いることによりフェージング変動を軽減する。この技術は、選択合成、等利得合成、最大比合成の３種類を基本とするが、特に選択合成は、複数の受信信号のうち、最も劣化の少ない信号を選択して出力するため、回路規模が小さい。
【０００６】
【特許文献１】
特開２００１−１０３０２９号公報
【０００７】
【発明が解決しようとする課題】
ダイバーシティ合成される複数の受信信号は、一般に伝搬環境によってそれぞれ独立に遅延されるため、それらの最適な受信タイミングが一致しない。そのような複数の受信信号を統一したタイミングでダイバーシティ合成処理すると、受信特性がより劣化する可能性がある。さらに、複数の受信信号をデジタル信号にそれぞれ変換する際に使用されるクロック信号が異なる場合、一般にデジタル変換された複数の受信信号の最適なタイミングも異なる。
【０００８】
本発明はこうした状況に鑑みなされたものであり、その目的は最適のタイミングがそれぞれ異なる複数のデジタル信号をダイバーシティ合成する受信方法および装置を提供することである。また、複数のデジタル信号のそれぞれに対応した最適のタイミングをひとつのタイミングに統一させる受信方法および装置を提供することである。また、複数存在するタイミング信号を調整する回路を小規模にし、受信装置全体を低消費電力にさせる受信方法および装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明のある態様は受信装置である。この装置は、処理対象とすべき複数の信号をそれぞれ入力する入力部と、入力した複数の信号をメモリにそれぞれ書き込み、入力した複数の信号間において対応すべき信号どうしを組み合わせつつ、メモリからそれぞれ読み出すタイミング調整部と、複数の読み出した信号をそれぞれ信号処理する信号処理部とを含む。この装置において、タイミング調整部は、入力した複数の信号のうち、メモリに最初に書き込んだ信号を、固定的な期間遅延させ、メモリに続いて書き込んだ信号を、最初に書き込んだ信号と同期して読み出してもよい。
【００１０】
入力部は、所定の信号のフーリエ変換結果の信号をひとつの単位として複数入力し、タイミング調整部は、複数の前記ひとつの単位の先頭信号で前記メモリへの書込みをそれぞれ開始してもよい。信号処理部は、前記複数の読み出した信号を合成する合成部を含んでもよい。
【００１１】
「合成」には、複数の読み出した信号を加算するのみでなく、複数の読み出した信号に統計的処理を施して加算したり、複数の読み出した信号のうちひとつを選択する場合も含むものとし、複数の読み出した信号に対する所定の処理であればよいものとする。
【００１２】
以上の装置により、ダイバーシティ合成の対象となる複数の信号をそれぞれ入力して、メモリに記憶し、対応すべき複数の信号を対応させてから、同一のタイミングで出力するため、複数の信号のそれぞれの最適なタイミングを保持しつつ、ひとつのタイミングに統一できる。
【００１３】
本発明の別の態様も受信装置である。この装置は、処理対象とすべき複数の信号をそれぞれ入力する入力部と、入力した複数の信号をそれぞれフーリエ変換するフーリエ変換部と、複数のフーリエ変換した信号をそれぞれ復調する復調部と、複数の復調した信号をメモリにそれぞれ書き込み、復調した複数の信号間において対応すべき信号どうしを組み合わせつつ、メモリからそれぞれ読み出すタイミング調整部と、複数の読み出した信号を合成する合成部と、合成した信号を信号処理する信号処理部とを含む。この装置において、タイミング調整部は、復調した複数の信号のうち、メモリに最初に書き込んだ信号を、固定的な期間遅延させ、メモリに続いて書き込んだ信号を、最初に書き込んだ信号と同期して読み出してもよい。
【００１４】
本発明のさらに別の態様は受信方法である。この方法は、処理対象とすべき複数の信号をそれぞれ入力するステップと、入力した複数の信号をメモリにそれぞれ書き込み、入力した複数の信号間において対応すべき信号どうしを組み合わせつつ、メモリからそれぞれ読み出すステップと、複数の読み出した信号をそれぞれ信号処理するステップとを含む。この方法において、メモリから読み出すステップは、入力した複数の信号のうち、メモリに最初に書き込んだ信号を、固定的な期間遅延させ、メモリに続いて書き込んだ信号を、最初に書き込んだ信号と同期して読み出してもよい。
【００１５】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、コンピュータプログラム、コンピュータプログラムを格納した記録媒体、データ構造などの間で相互に置換したものもまた、本発明の態様として有効である。
【００１６】
【発明の実施の形態】
（実施の形態１）
実施の形態１は、地上波デジタルテレビジョン放送方式に関し、送信装置から送信すべき情報をＯＦＤＭ方式によって変調した信号が送信される。受信装置は、送信された信号を複数のアンテナで受信し、受信した複数の信号について最適な高速フーリエ変換（以下、「ＦＦＴ」という）タイミングをそれぞれ生成し、当該ＦＦＴタイミングによって対応する受信信号をそれぞれＦＦＴする。複数の受信信号は、異なる伝搬環境を経てそれぞれ受信されているため、一般にそれらの間で最適なＦＦＴタイミングが異なる。その結果、それぞれ最適なＦＦＴタイミングでＦＦＴされた複数の信号どうしは同期していない。
【００１７】
本実施の形態では、複数の受信信号間における最適なＦＦＴタイミングの最大時間差を想定し、当該最大時間差の間に含まれる信号を格納可能なメモリが、予めアンテナ数分設けられる。ＦＦＴされた複数の信号は、対応するメモリにそれぞれ独立のタイミングで書き込まれ、想定された最大時間経過後に、それぞれのメモリ間で対応すべき信号が組み合わされて、すなわちＦＦＴされた複数の信号間においてＦＦＴの先頭に相当する信号が一致させられて、メモリから読み出される。メモリから読み出す処理は、ひとつのタイミングで実行され、さらにこれに続くダイバーシティ合成処理当の処理も当該ひとつのタイミングで実行される。
【００１８】
図１（ａ）−（ｄ）は、本実施の形態に係るデータ構造を示す。図１（ａ）は、時間領域における１ＯＦＤＭフレームの構成を示すが、図示の通り１ＯＦＤＭフレームは２０４ＯＦＤＭシンボルによって構成される。通常、動画像などのテレビプログラムは複数のＯＦＤＭフレームによって送信される。図１（ｂ）は、１ＯＦＤＭシンボルの構成を示す。１ＯＦＤＭシンボル中には、テレビプログラムのデータに相当する有効信号と、ガードインターバルに相当する無効信号が含まれている。有効信号の期間が高速フーリエ変換（以下、「ＦＦＴ」という）タイミングに相当する。図１（ｃ）は、図１（ｂ）の有効信号を周波数領域で示す。有効信号には、等しい周波数帯域幅のＯＦＤＭセグメントが１３個及び両端にヌル信号が配置されている。地上波デジタルテレビジョン方式では、１３ＯＦＤＭセグメントすべてに対して、ひとつの詳細な画像のテレビプログラムを割当ててもよく、また、１３ＯＦＤＭセグメントを複数に分割して、それぞれに対して異なるテレビプログラムを割当ててもよい。
【００１９】
特に、１ＯＦＤＭセグメントのみにひとつのテレビプログラムを割当て、受信装置において当該１ＯＦＤＭセグメントのみを受信するサービス形態が部分受信方式である。通常、１ＯＦＤＭセグメントにひとつのテレビプログラムを割当てる場合、中央のＯＦＤＭセグメント、すなわち図１（ｃ）のＯＦＤＭセグメント０を使用する。図１（ｄ）は、ひとつのＯＦＤＭセグメントの構成を示すが、これはＮ個のサブキャリアで構成されている。それぞれのサブキャリアに対して、データセグメントと呼ぶデータ信号のグループやパイロット信号が割当てられている。また、Ｎは、モード１では１０８、モード２では２１６、モード３では４３２とされる。
【００２０】
図２は、ＦＦＴ後の有効信号の構成を示す。この信号には数千のサブキャリアが含まれているが、これらのサブキャリアは、データ信号用のサブキャリアの他、ＴＭＣＣ信号用のサブキャリア、パイロット信号用のサブキャリアなどに分類される。これらのサブキャリアは、前述の通り、１３ＯＦＤＭセグメントに分割され、これら１３ＯＦＤＭセグメントは最大３階層に分割されている。データ信号用のサブキャリアは各階層ごとにＴＭＣＣ信号によって指定された変調方式で変調されており、ＴＭＣＣ信号用のサブキャリアはＤＢＰＳＫで変調されている。
【００２１】
図３は、実施の形態１に係る受信装置１００の構成を示す。受信装置１００は、前処理部１０、タイミング調整部１２、中処理部１４、ダイバーシティ合成部１６、後処理部１８を含む。前処理部１０は、第１前処理部２０、第２前処理部２２を含み、中処理部１４は、第１中処理部２４、第２中処理部２６を含み、後処理部１８は、周波数デインタリーブ部８２、時間デインタリーブ部８４、ビットデインタリーブ部８６、ビタビ復号部８８、バイトデインタリーブ部９０、エネルギー逆拡散部９２、ＲＳ復号部９４、ＭＰＥＧデコード部９６、Ｄ／Ａ変換部９８を含む。さらに、第１前処理部２０は、第１チューナ部５０、第１Ａ／Ｄ変換部５２、第１同期部５４、第１ＦＦＴ部５６、第１復調部５８を含み、第１中処理部２４は、第１情報解析部７０、第１プレデマッピング部７２、第１信頼性判定部７４を含み、第２前処理部２２と第２中処理部２６は、それぞれ第１前処理部２０と第１中処理部２４と同一の動作をする要素を含む。
【００２２】
第１チューナ部５０は、図示しない送信装置において、ＯＦＤＭ変調方式で変調されたＲＦ信号を受信し、ベースバンド信号にダウンコンバートする。第１Ａ／Ｄ変換部５２は、アナログ信号をデジタル信号に変換すると共に、ヒルベルト変換などを用いて実軸（以下、「Ｉ軸」という）成分の信号と、虚軸（以下、「Ｑ軸」という）成分の信号を生成する。第１同期部５４が同期処理を行い、さらに図示しない発振器から入力されるクロック信号をもとに受信装置１００で必要となるさまざまな周期の同期クロック信号を生成する。第１ＦＦＴ部５６は、ＦＦＴによって時間軸の信号を周波数軸の信号に変換する。第１復調部５８は、変調方式に対応した差動復調などの各種復調処理を行う。
【００２３】
さらに、第１復調部５８は、パイロット信号のうちＳＰ（ＳｃａｔｔｅｒｅｄＰｉｌｏｔ）信号を用いてＳＰの分散より各サブキャリアの信頼性の高さを検出する（参考文献：「地上伝送路特性を考慮した誤り制御」、１９９８年映像情報メディア学会年次大会３−１）。ただし、ＳＰはＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期変調方式にのみ含まれるので、信頼性情報は同期変調方式の間だけ検出される。検出結果は後述する軟判定ビタビ復号処理の重み付けに反映できるような３ビット程度の信号として出力する。パイロット信号用のサブキャリアもデータ信号用のサブキャリアと同様にこの信頼性検出を行う。なおＳＰは、同期変調方式の際、１２サブキャリアに１回、４ＯＦＤＭシンボルに１回挿入されている。
【００２４】
第２前処理部２２は、第２チューナ部６０、第２Ａ／Ｄ変換部６２、第２同期部６４、第２ＦＦＴ部６６、第２復調部６８を含むが、第２前処理部２２は第１前処理部２０と同一の機能を有する。
タイミング調整部１２では、第１前処理部２０、第２前処理部２２からの入力信号における有効信号の開始タイミングを一致させるためにタイミング調整処理を行い、タイミングを調整したデータ信号やその他の信号をそれぞれ後述する第１中処理部２４と第２中処理部２６に出力する。タイミング調整後においては、第１中処理部２４のデータと第２中処理部２６のデータは、同一のクロック信号、同一の有効信号の開始タイミングで動作する。
【００２５】
第１情報解析部７０では、ＴＭＣＣ信号や有効データイネーブル信号等を生成する。第１プレデマッピング部７２では、後述するプレデマッピング処理を行う。プレデマッピング処理では、まず各種変調方式のコンスタレーションに対応した基準値を決定する。次に各サブキャリアに割当てられたデータ信号の値に最も近い基準値を求め、１６ＱＡＭなら４ビットのような、この基準値を表すビットデータと、このサブキャリアが基準値よりＩ軸方向、Ｑ軸方向のそれぞれどの方向にどれだけの大きさのずれがあるかを表すためのＩ軸、Ｑ軸それぞれ３ビットのビットデータを組合わせた形をプレデマッピングデータ信号として出力する。
【００２６】
第１信頼性判定部７４では、第１復調部５８で求めた信頼性情報や、基準値との誤差の分散値から検出する別の信頼性情報から、プレデマッピングデータ信号の信頼性を判定し、信頼できないデータ信号は消去と判定して、その情報と共にデータ信号を出力する。すなわち、信頼性情報のうち所定の１ビットのデータが「データ消失」を示していれば、プレデマッピングデータ信号は消失と判定され、０を出力する。一方、「データ消失」でないなら信頼性情報より信頼性を判断し、各サブキャリアに割当てられたそれぞれのデータ信号の値と基準点のずれの大きさに対して、信頼性に応じた補正を行って出力する。また、ダイバーシティ合成処理用に、信頼性に関わる様々な情報をデータ信号と共に出力する。
【００２７】
第２中処理部２６は、第２情報解析部７６、第２プレデマッピング部７８、第２信頼性判定部８０を含むが、第２中処理部２６は、第１中処理部２４と同一の機能を有する。
ダイバーシティ合成部１６では、ダイバーシティ合成処理を行い、合成されたデータ信号を出力する。ダイバーシティ合成処理としては、第１中処理部２４と第２中処理部２６間の様々な信頼性情報を比較し、より信頼性の高い方を選択する選択合成やプレデマッピングデータ信号に最も近い基準値がブランチ間で一致していればその基準値をダイバーシティ合成結果のデータ信号として出力する基準値一致判定合成などを含み、さらにユーザの要求に応じてこれらを組合わせる。
【００２８】
ダイバーシティ合成部１６から出力されたデータ信号は、周波数デインタリーブ部８２で周波数デインタリーブ処理され、時間デインタリーブ部８４で時間デインタリーブ処理され、ビットデインタリーブ部８６でビットデインタリーブ処理された後、ビタビ復号部８８で軟判定ビタビ復号処理される。さらに、バイトデインタリーブ部９０でバイトデインタリーブ処理され、エネルギー逆拡散部９２でエネルギー逆拡散処理され、ＲＳ復号部９４でリードソロモン符号が復号され、ＭＰＥＧデコード部９６でＭＰＥＧ２が復号された後、Ｄ／Ａ変換部９８でアナログ信号に変換されて出力される。
【００２９】
プレデマッピング処理とは、時間デインタリーブ処理より前、もしくは周波数デインタリーブ処理より前にデマッピング処理を行うことであり、特開２００１−３２０３４５号公報にて提案されている。プレデマッピング処理では、通常のデマッピングデータ信号と異なり、変調方式に対応するコンスタレーション上の基準点を示す第１のデータと、その基準点と対象とするデータとのずれの大きさを示す第２のデータとを有するプレデマッピングデータ信号を生成する。プレデマッピングデータ信号は時間デインタリーブ後にデマッピングデータ信号に変換する必要があるが、デマッピングデータ信号は、例えば基準点を示すデータ（最大６ビット）の３倍の情報量（最大１８ビット）を必要とするのに対し、プレデマッピングデータ信号は第１のデータが最大６ビット、第２のデータは常に６ビットとなり、合計最大１２ビットで表すことができる。
【００３０】
例えば、デマッピング処理における「０００，０００，０００，０００，１０１，０１１」の１８ビットのデータは、プレデマッピング処理において「００００１０，１１０，０１１」といった１２ビットのデータで表せられる。多くのメモリを必要とする周波数デインタリーブ処理、時間デインタリーブ処理前にプレデマッピング処理によってデータ信号のビット幅を減らすことで、メモリ使用量の削減につながるという利点を有する。
【００３１】
図４は、タイミング調整部１２の構成を示す。タイミング調整部１２は、メモリ制御部１１０、第１メモリ部１１２、第２メモリ部１１４を含む。
【００３２】
メモリ制御部１１０へは、第１前処理部２０から第１クロック信号２００、第１入力パルス信号２０２、第１入力データ信号２０４、第１入力付加情報信号２０６が入力され、第２前処理部２２から第２クロック信号２０８、第２入力パルス信号２１０、第２入力データ信号２１２、第２入力付加情報信号２１４が入力される。ここで第１クロック信号２００と第２クロック信号２０８は同一の信号とする。メモリ制御部１１０は、第１入力データ信号２０４と第１入力付加情報信号２０６をひとまとめにして第１メモリ部１１２への書き込みデータである第１メモリ書込データ信号２２２と第１メモリ書込付加情報信号２２４とする。さらに、第１メモリ書込クロック信号２１６、第１メモリ書込イネーブル信号２１８、第１メモリ書込アドレス信号２２０も第１メモリ部１１２へ出力する。ここで、第１メモリ書込イネーブル信号２１８は有効信号期間の先頭を示す。
【００３３】
有効信号期間中は第１メモリ書込アドレス信号２２０をもとに、第１メモリ書込データ信号２２２が第１メモリ部１１２のアドレス０から順に書き込まれ、第１メモリ部１１２の最終アドレスに書き込んだら次は再びアドレス０から書き込まれ、有効信号期間の終了まで以上の処理が実行される。この際、第１クロック信号２００と同一の第１入力パルス信号２０２を第１メモリ部１１２の書き込み制御用クロックとして用いる。同様に、第２入力データ信号２１２と第２入力付加情報信号２１４をひとまとめにして第２メモリ部１１４への書き込みデータ信号である第２メモリ書込データ２４２と第２メモリ書込付加情報信号２４４とする。さらに、第２メモリ書込クロック信号２３６、第２メモリ書込イネーブル信号２３８、第２メモリ書込アドレス信号２４０も第２メモリ部１１４へ出力する。
【００３４】
有効信号期間中は第２メモリ書込アドレス信号２４０をもとに、第２メモリ書込データ２４２が第２メモリ部１１４のアドレス０から順に書き込まれ、第２メモリ部１１４の最終アドレスに書き込んだら次は再びアドレス０から書き込まれる。この際、第２クロック信号２０８と同一の第２メモリ書込クロック信号２３６を第２メモリ部１１４の書き込み制御用クロックとして用いる。
【００３５】
さらに、メモリ制御部１１０では、第１前処理部２０あるいは第２前処理部２２からそれぞれ出力される有効信号開始タイミングを示す第１入力パルス信号２０２、第２入力パルス信号２１０のうち、より早いほうを適当なクロック数遅延させ、第１メモリ部１１２、第２メモリ部１１４からのデータ読み出し用のタイミング信号である第１メモリ読出イネーブル信号２２８、第２メモリ読出イネーブル信号２４８を生成するが、これらは同一の信号である。
【００３６】
第１メモリ部１１２、第２メモリ部１１４からの読み出し動作としては、この第１メモリ読出イネーブル信号２２８、第２メモリ読出イネーブル信号２４８をトリガーにして、第１メモリ読出クロック信号２２６、第２メモリ読出クロック信号２４６のクロックで第１メモリ部１１２、第２メモリ部１１４に書き込まれたデータ信号をそれぞれ第１メモリ読出アドレス信号２３０、第２メモリ読出アドレス信号２５０をもとにアドレス０から順に読み出し、それぞれ第１メモリ読出データ信号２３２、第２メモリ読出データ信号２５２として、メモリ制御部１１０へ出力する。その際、第１メモリ読出付加情報信号２３４、第２メモリ読出付加情報信号２５４も同一タイミングで出力される。
【００３７】
このような制御を行うことによって、第１メモリ部１１２、第２メモリ部１１４のワード数が第１入力パルス信号２０２と第２入力パルス信号２１０との時間差を第１クロック信号２００や第２クロック信号２０８のクロック数で表した値の２倍以上であれば、第１入力パルス信号２０２と第２入力パルス信号２１０が異なる場合でも、タイミング調整後の第１メモリ読出イネーブル信号２２８と第２メモリ読出イネーブル信号２４８を一致させることができる。
【００３８】
メモリ制御部１１０からは、単一のタイミングによって、第１中処理部２４へ第１出力イネーブル信号２５６、第１出力データ信号２５８、第１出力付加情報信号２６０が、第２中処理部２６へ第２出力イネーブル信号２６２、第２出力データ信号２６４、第２出力付加情報信号２６６が出力される。
【００３９】
図５（ａ）−（ｍ）は、図４の各部におけるタイミングを示す。図５（ａ）は、図４のＰ１におけるクロック信号であり、当該クロック信号は図示しない発振器で生成される。なお、前述の通り第１前処理部２０、第２前処理部２２は共通のクロック信号で動作するものとする。図５（ｂ）は、Ｐ２におけるタイミングパルス信号であり、これは第１前処理部２０において生成され、有効信号期間の先頭タイミングを示す。図５（ｃ）は、Ｐ３におけるデータ信号系列である。ここで図中の数字は、データ信号の順番を示す。図５（ｄ）は、Ｐ４におけるタイミングパルス信号であり、図５（ｅ）は、Ｐ５におけるデータ信号系列であり、それぞれ図５（ｂ）と図５（ｃ）に対応する。
【００４０】
図５（ｆ）は、図５（ｂ）のタイミングパルス信号をもとに生成されたイネーブル信号であり、Ｐ６における信号である。ここでは、ローアクティブであり、イネーブル信号生成のための処理遅延は無視するものとする。図５（ｇ）は、Ｐ７における第１メモリ部１１２のアドレスを指定する信号である。図５（ｈ）は、Ｐ８における第２メモリ部１１４用の図５（ｆ）に対応したイネーブル信号であり、図５（ｉ）は、Ｐ９における第２メモリ部１１４用の図５（ｇ）に対応したアドレスを指定する信号である。図５（ｊ）は、Ｐ１０における第１メモリ部１１２や第２メモリ部１１４からデータを読み出す際のイネーブル信号である。図５（ｋ）は、Ｐ１１におけるデータを読み出す際の第１メモリ部１１２のアドレスを示す信号である。図５（ｌ）は、Ｐ１２における読み出されるデータ信号系列である。図５（ｍ）は、Ｐ１３におけるデータを読み出す際の第２メモリ部１１４のアドレスを示す信号である。
【００４１】
以上の構成による受信装置１００の動作は以下の通りである。ふたつのアンテナで受信されたＲＦ信号が第１チューナ部５０、第２チューナ部６０にそれぞれ入力される。第１Ａ／Ｄ変換部５２、第２Ａ／Ｄ変換部６２は、これらの信号をベースバンドのデジタル信号にそれぞれ変換し、第１ＦＦＴ部５６、第２ＦＦＴ部６６は、第１同期部５４、第２同期部６４によって生成されたベースバンドデジタル信号に最適なタイミングでそれぞれＦＦＴした後に、第１復調部５８、第２復調部６８が復調する。タイミング調整部１２は、復調した信号を、第１同期部５４、第２同期部６４で生成されたタイミングによって第１メモリ部１１２、第２メモリ部１１４に書き込み、共通のタイミングで読み出す。読み出された信号は、第１中処理部２４、第２中処理部２６でそれぞれ処理され、ダイバーシティ合成部１６で合成される。合成された信号は、最終的に後処理部１８から出力される。
【００４２】
以上の構成により、複数のアンテナでそれぞれ受信した信号をそれぞれに最適なタイミングで復調し、複数のアンテナ間で許容すべき時間差に応じた記憶容量を備えたメモリに、複数の復調した信号をそれぞれ記憶させ、当該許容すべき時間経過後に、複数の復調の信号を互いに対応させつつ出力することによって、複数のアンテナで受信した信号のタイミングを同期できる。また、同期した複数の信号をもとにダイバーシティ処理を実行するため、同期していない場合と比較して、ダイバーシティによる特性の改善が得られる。さらに、メモリに記憶されたデータの読み出しのタイミングの調整のみで実現できるため、回路の小規模化が可能である。
【００４３】
（実施の形態２）
実施の形態２は、実施の形態１と同様に、異なったＦＦＴタイミングによってＦＦＴされた複数の信号のタイミングを調整するが、実施の形態１とは異なり、タイミング調整処理をダイバーシティ合成処理の直前に実行する。すなわち、ダイバーシティ合成処理前の複数の受信信号に対する各種処理は、独立したタイミングでそれぞれ実行される。
【００４４】
実施の形態２は、図３における受信装置１００のうち、タイミング調整部１２の位置が異なる。すなわち、図３において、タイミング調整部１２は前処理部１０と中処理部１４の間に配置されているが、実施の形態２において、タイミング調整部１２は、中処理部１４とダイバーシティ合成部１６の間に配置される。
【００４５】
以上の構成による受信装置１００の動作は以下の通りである。ふたつのアンテナで受信されたＲＦ信号が第１チューナ部５０、第２チューナ部６０にそれぞれ入力される。第１Ａ／Ｄ変換部５２、第２Ａ／Ｄ変換部６２は、これらの信号をベースバンドのデジタル信号にそれぞれ変換し、第１ＦＦＴ部５６、第２ＦＦＴ部６６は、第１同期部５４、第２同期部６４によって生成されたベースバンドデジタル信号に最適なタイミングでそれぞれＦＦＴした後に、第１復調部５８、第２復調部６８が復調する。第１中処理部２４、第２中処理部２６は、復調した信号をそれぞれ中間処理する。タイミング調整部１２は、中間処理した信号を、第１同期部５４、第２同期部６４で生成されたタイミングで第１メモリ部１１２、第２メモリ部１１４に書き込み、共通のタイミングで読み出す。読み出された信号は、ダイバーシティ合成部１６で合成される。合成された信号は、最終的に後処理部１８から出力される。
【００４６】
以上の構成により、前処理部１０と中処理部１４は独立して異なるタイミングで動作するが、タイミングが同期した複数の信号によって、ダイバーシティ処理の実行が可能である。
【００４７】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そうした変形例を以下挙げる。
【００４８】
実施の形態１において、第１前処理部２０を動作させるための第１クロック信号２００と、第２前処理部２２を動作させるための第２クロック信号２０８は、同一の発振器で生成された同一の信号とした。しかし、第１クロック信号２００と第２クロック信号２０８は、同一の信号である必要はなく、異なる発振器で生成された異なる信号であってもよく、また同一の発振器で生成されるが、信号線等による遅延により異なった信号であってもよい。本変形例によって、異なるクロック信号による複数のデータ信号は、タイミングが同期されてからダイバーシティ処理される。
【００４９】
実施の形態１において、中処理部１４においてプレデマッピング処理を実行しているが、これは、プレデマッピング処理に限らず、デマッピング処理でもかまわない。その際、デマッピング処理を実行する要素が時間デインタリーブ部８４の前段、例えば時間デインタリーブ部８４とビットデインタリーブ部８６の間に配置される。本変形例によって、デマッピング処理にも対応可能である。
【００５０】
実施の形態１、２においては、ＯＦＤＭ方式によるデータ受信を例に説明したが、変形例としてはコンスタレーション表示が可能な他の変調方式による伝送方法に本発明を用いてもよい。本発明によれば、さまざまな伝送方法に適用可能となる。
【００５１】
【発明の効果】
本発明によれば、独立した最適タイミングを有する複数のデジタル信号をダイバーシティ合成できる。また、複数のデジタル信号の独立した最適タイミングをひとつのタイミングに統一できる。また、タイミングを調整する回路を小規模にさせ、受信装置全体を低消費電力にさせることができる。
【図面の簡単な説明】
【図１】図１（ａ）−（ｄ）は、実施の形態１、２に係るデータ構造を示す図である。
【図２】実施の形態１に係るフーリエ変換後の有効信号の構成を示す図である。
【図３】実施の形態１に係る受信装置の構成を示す図である。
【図４】図３のタイミング調整部の構成を示す図である。
【図５】図５（ａ）−（ｍ）は、図４のタイミングを示すタイミングチャートである。
【符号の説明】
１０前処理部、１２タイミング調整部、１４中処理部、１６ダイバーシティ合成部、１８後処理部、２０第１前処理部、２２第２前処理部、２４第１中処理部、２６第２中処理部、５０第１チューナ部、５２第１Ａ／Ｄ変換部、５４第１同期部、５６第１ＦＦＴ部、５８第１復調部、６０第２チューナ部、６２第２Ａ／Ｄ変換部、６４第２同期部、６６第２ＦＦＴ部、６８第２復調部、７０第１情報解析部、７２第１プレデマッピング部、７４第１信頼性判定部、７６第２情報解析部、７８第２プレデマッピング部、８０第２信頼性判定部、８２周波数デインタリーブ部、８４時間デインタリーブ部、８６ビットデインタリーブ部、８８ビタビ復号部、９０バイトデインタリーブ部、９２エネルギー逆拡散部、９４ＲＳ復号部、９６ＭＰＥＧデコード部、９８Ｄ／Ａ変換部、１００受信装置、１１０メモリ制御部、１１２第１メモリ部、１１４第２メモリ部。

Claims

処理対象とすべき複数の信号をそれぞれ入力する入力部と、
前記入力した複数の信号をメモリにそれぞれ書き込み、前記入力した複数の信号間において対応すべき信号どうしを組み合わせつつ、前記メモリからそれぞれ読み出すタイミング調整部と、
複数の前記読み出した信号をそれぞれ信号処理する信号処理部とを含み、
前記タイミング調整部は、前記入力した複数の信号のうち、前記メモリに最初に書き込んだ信号を、固定的な期間遅延させ、前記メモリに続いて書き込んだ信号を、前記最初に書き込んだ信号と同期して読み出すことを特徴とする受信装置。
前記入力部は、所定の信号のフーリエ変換結果の信号をひとつの単位として複数入力し、
前記タイミング調整部は、複数の前記ひとつの単位の先頭信号で前記メモリへの書込みをそれぞれ開始することを特徴とする請求項１に記載の受信装置。
前記信号処理部は、前記複数の読み出した信号を合成する合成部を含むことを特徴とする請求項１または２に記載の受信装置。
処理対象とすべき複数の信号をそれぞれ入力する入力部と、
前記入力した複数の信号をそれぞれフーリエ変換するフーリエ変換部と、
複数の前記フーリエ変換した信号をそれぞれ復調する復調部と、
複数の前記復調した信号をメモリにそれぞれ書き込み、前記復調した複数の信号間において対応すべき信号どうしを組み合わせつつ、前記メモリからそれぞれ読み出すタイミング調整部と、
複数の前記読み出した信号を合成する合成部と、
前記合成した信号を信号処理する信号処理部とを含み、
前記タイミング調整部は、前記復調した複数の信号のうち、前記メモリに最初に書き込んだ信号を、固定的な期間遅延させ、前記メモリに続いて書き込んだ信号を、前記最初に書き込んだ信号と同期して読み出すことを特徴とする受信装置。
処理対象とすべき複数の信号をそれぞれ入力するステップと、
前記入力した複数の信号をメモリにそれぞれ書き込み、前記入力した複数の信号間において対応すべき信号どうしを組み合わせつつ、前記メモリからそれぞれ読み出すステップと、
複数の前記読み出した信号をそれぞれ信号処理するステップとを含み、
前記メモリから読み出すステップは、前記入力した複数の信号のうち、前記メモリに最初に書き込んだ信号を、固定的な期間遅延させ、前記メモリに続いて書き込んだ信号を、前記最初に書き込んだ信号と同期して読み出すことを特徴とする受信方法。