JP4248432B2

JP4248432B2 - 誤り訂正回路

Info

Publication number: JP4248432B2
Application number: JP2004087191A
Authority: JP
Inventors: 正俊湯浅; 正幸吉長; 精治玉井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-03-24
Filing date: 2004-03-24
Publication date: 2009-04-02
Anticipated expiration: 2024-03-24
Also published as: JP2005277716A

Description

本発明は、誤り訂正回路に関し、より特定的には、地上デジタル放送などで用いられる巡回符号を用いたビット単位で誤り訂正を行なう誤り訂正回路に関する。

近年、映像信号または音声信号を伝送するシステムにおいて、高品質な伝送や周波数利用効率の向上に優れた方式として、ＯＦＤＭ（直交周波数分割多重：Orthogonal Frequency Division Multiplexing）方式が提案されている。ＯＦＤＭ方式は、１チャンネルの帯域内に多数のサブキャリアを立てる変調方式である。例えば、アナログＴＶ信号をデジタル信号に変換した後、ＭＰＥＧ（Moving Picture Experts Group）でデータ圧縮を施す。このデータ信号にノイズなど伝送路におけるエラー発生原因を分散させるなどのためにバイトインタリーブ、ビットインタリーブを行ない、ＱＰＳＫ（Quadrature Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）などの変調方式に応じたマッピングを行なう。マッピングが行なわれたデータは、フェージングなど伝送路におけるエラー発生原因を分散させるための時間インタリーブ、周波数インタリーブを行なった後、ＩＦＦＴ（逆フーリエ変換）を行ない、直交変調後、ＲＦ周波数に周波数変換して、伝送される。

図８は、デジタルテレビ受信機の構成図である。

図８を参照して、デジタルテレビ受信機では、送信側と全く逆の操作を行なってＴＶ信号を復調する。アンテナから入力されるＲＦ入力は、周波数変換回路３１に入力される。周波数変換回路３１はＲＦ入力信号をＩＦ周波数にダウンコンバートしてＩＦフィルタ３２に出力する。ＩＦフィルタ３２は周波数変換回路３１から送られてきた信号から、所望の周波数の信号を抜き出して、ダウンコンバータ３３に出力する。ダウンコンバータ３３は、ＩＦフィルタ３２から送られてきた信号をダウンコンバートすることによってＬｏｗＩＦ信号とし、アナログ／デジタル変換回路３４に出力する。アナログ／デジタル変換回路３４は、アナログ信号をデジタル信号に変換するとともにヒルベルト変換等を用いて、実数（Ｉ軸）、虚数（Ｑ軸）を生成して、ＦＦＴ回路３５に出力する。ＦＦＴ回路３５は入力信号に対して高速フーリエ変換を行ない、時間軸データを周波数軸データに変換して、周波数デインタリーブ回路３７に出力する。

周波数デインタリーブ回路３７は、電波の反射などによる特定周波数信号の欠落を補うために行なわれた周波数インタリーブを元に戻す。周波数デインタリーブ回路３７の出力は時間デインタリーブ回路３８に送られる。時間デインタリーブ回路３８は、耐フェージングなどのために施された時間インタリーブを元に戻す。時間デインタリーブが行なわれたＩ軸およびＱ軸信号はデマッピング回路３９に送られ、２ビット（ＱＰＳＫ）、４ビット（１６ＱＡＭ）または６ビット（６４ＱＡＭ）に変換される。デマッピングが行なわれた信号はビットデインタリーブ回路４０に送られる。ビットデインタリーブ回路４０は、誤り耐性を増す目的で行なわれたビットインタリーブを解除する。ビットデインタリーブ回路４０の出力はビタビ復号回路４１に送られる。ビタビ復号回路４１は、送信側で行なわれた畳み込み符号を用いて誤り訂正を行なう。ビタビ復号が行なわれた信号は、バイトデインタリーブ回路４２に送られる。

バイトデインタリーブ回路４２は、ビットインタリーブ同様誤り耐性を増す目的で行なわれたバイトインタリーブを解除する。バイトデインタリーブ回路４２の出力は、ＲＳ復号回路４３に送られる。ＲＳ復号回路４３は、ＲＳ（リードソロモン）復号を行なって誤り訂正を行なう。誤り訂正された信号は、ＭＰＥＧデコード回路４４に送られる。ＭＰＥＧデコード回路４４は、誤り訂正された信号（圧縮信号）を伸長し、デジタル／アナログ変換回路４５に出力する。デジタル／アナログ変換回路４５は、ＭＰＥＧデコード回路４４から送られてきた信号を、アナログ映像及びアナログ音声信号に変換して出力する。

地上デジタル放送においては、伝送方式がＴＭＣＣ（伝送多重制御信号）に記述され、ＴＭＣＣ（伝送多重制御信号）の復号はＴＭＣＣ復号回路３６で行なわれる。

図９は、従来のＴＭＣＣ復号回路３６の構成図である。

図９に示されるように、多数決判別回路５１は、１シンボルに含まれている複数のＴＭＣＣデータ（ビットデータ）のうち、最も多いデータを当該ＴＭＣＣデータとして選択する。多数決判別回路５１の出力は誤り訂正前処理回路５２に送られる。誤り訂正前処理回路５２は、多数決判別回路５１から送られてきたＴＭＣＣデータを蓄積する。誤り訂正前処理回路５２によって蓄積されたＴＭＣＣデータは、差集合巡回符号を用いた誤り訂正ブロック５３に送られる。誤り訂正ブロック５３は、誤り訂正を行ない、ＴＭＣＣデータとして出力する。

地上デジタル放送用受信機では、チャンネル選択や電源投入時に素早い動作が求められる。ＴＭＣＣ信号には、変調方式など伝送信号を復調するのに必要な情報が含まれているためＴＭＣＣ信号を迅速に取得し、復号する必要がある。

しかしながら、ＴＭＣＣ信号は１フレーム単位で送信され、１フレームは地上デジタル放送伝送方式の伝送モードによっては、２５０ｍｓｅｃ以上の期間が必要になるため、あるフレームにおいてＴＭＣＣ信号を取得することができなかった場合に次のＴＭＣＣ信号を得て復号処理するまでに相当の時間を要するという問題が発生する。

また、あるフレーム内のすべてのＴＭＣＣデータが誤り訂正回路に入力されてから次のフレームの先頭が到来するまでの時間間隔は非常に短いためにＴＭＣＣ信号の処理時間も迅速に行なう必要があるが特に、差集合巡回符号を用いた誤り訂正回路は、一般的に誤り訂正能力を増大させるために閾値を順次変化させて誤り訂正を複数回行なうことにより誤り訂正能力の向上を行なっているため誤り訂正処理を複数回行なうための相応の処理時間の確保が必要となってくる。

特開２００１−９４４３９号公報においては、２つの誤り訂正ブロックを並列に動作させ、全てのデータが揃う前から復号処理を実行することによりＴＭＣＣの誤り訂正を迅速に行なう誤り訂正回路が開示されている。また、特開２００３−２６４５３４号公報においては、複数の誤り訂正ブロックを設け、データが確定した場合にその複数の回路のうちの１つを選択動作させることにより省電力化を図る方式が示されている。
特開２００１−９４４３９号公報特開２００３−２６４５３４号公報

一方、地上デジタル放送では、携帯受信を考慮した部分受信（１セグメント受信）が伝送規格として制定されている。携帯受信で最も有望な受信装置は携帯電話であるが、携帯電話は、電池駆動のため消費電力は極限まで切り詰められ、小型・薄型を目指して部品サイズは極限まで小型化されている。このような携帯電話に地上デジタル放送部分受信機能を設ける場合、部分受信回路にも極限まで切り詰められた低消費電力と小型化部品サイズが要求される。一方で、ユーザインタフェースとしてはチャンネル選択や電源投入時に素早い動作も求められる。

このような観点から、上記公報に示されるように複数の誤り訂正ブロックを搭載することは回路規模縮小の観点から好ましくない。また、複数の誤り訂正ブロックを設けることには省電力という観点からも好ましくない。

本発明は、上記のような問題を解決するためになされたものであって、特に、地上デジタル放送受信装置、その中でも部分受信装置において、ＴＭＣＣ信号の誤り訂正を迅速に実行するとともに、誤り訂正回路の低消費電力化および回路規模縮小が可能な誤り訂正回路を提供することを目的とする。

本発明に係る誤り訂正回路は、巡回符号を用いてビット単位で復号するための誤り訂正回路であって、符号長ｎ（ｎは、２以上の自然数）のデータに対して、ビット単位で１回以上誤り訂正を実行する誤り訂正ブロックと、入力されるｎビットのデータのうち、第１ビット目のデータから数えて第ｍビット目のデータが入力された時点で、誤り訂正ブロックに対して誤り訂正を実行させる訂正処理回路とを備える。訂正処理回路は、前回に入力されたｎビットのデータのうちの第（ｍ＋１）ビット目のデータから第ｎビット目のデータを保持し、出力する保持回路を含む。

好ましくは、ｎビットのデータは、地上デジタル放送および音声放送に用いられる伝送多重制御信号（ＴＭＣＣ）に相当する。

好ましくは、誤り訂正は、複数のシンボルを有する１フレーム毎に実行され、各シンボルは、ｎビットのデータのうちの１ビットのデータを有し、保持回路は、シンボル同期の検知により入力されるデータを１ビットずつ保持し、フレーム同期の検知に基づいて保持したデータを誤り訂正ブロックに出力する。

特に、保持回路は、ｋビット（ｋ≧ｎ−ｍ）を保持可能なレジスタを有する。

特に、各シンボルは、ｎビットのデータのうちの同値の１ビットのデータを複数有し、誤り訂正回路は、入力される各シンボル中に含まれる同値の１ビットの２値データのうちの多い方をｎビットのデータのうちの１ビットのデータとして設定し、訂正処理回路に出力する、多数決判別回路をさらに備える。

本発明に係る誤り訂正回路は、入力されるｎビットのデータのうち、第１ビット目のデータから数えて第ｍビット目のデータが入力された時点で、誤り訂正ブロックに対して誤り訂正を実行する。したがって、迅速な誤り訂正を実行することができる。

以下、この発明の実施の形態を図面を参照して詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰返さない。

まず、図１を用いて電波産業界地上デジタルテレビジョン放送の伝送方式ＡＲＩＢＳＴＤ−Ｂ３１のＴＭＣＣ信号について説明する。

図１（ａ）に示されるようにＴＭＣＣ信号は、差動復調の基準データＢ０と、同期データＢ１〜Ｂ１６と、セグメント形式識別データＢ１７〜Ｂ１９と、ＴＭＣＣ情報データＢ２０〜Ｂ１２１と、冗長ビットデータＢ１２２〜Ｂ２０３とで構成されている。

図１（ｂ）に示されるようにＴＭＣＣ情報データは、システム識別データＢ２０，Ｂ２１と、伝送パラメータ切換仕様データＢ２２〜Ｂ２５と、緊急警報放送用起動フラグデータＢ２６と、カレント情報Ｂ２７〜Ｂ６６およびネクスト情報Ｂ６７〜Ｂ１０６のうちの部分受信フラグデータ・伝送パラメータ情報データと、連結送信位相補正量データＢ１０７〜Ｂ１０９と、リザーブデータＢ１１０〜Ｂ１２１とで構成されている。

システム識別データＢ２０，Ｂ２１は、テレビ放送や音声放送を識別するための信号である。伝送パラメータ切換指標データＢ２２〜Ｂ２５は、変調方式など伝送パラメータ情報が変化するときにタイミングを合せるための信号である。緊急警報放送用起動フラグデータＢ２６は、緊急放送の有無を知らせる信号である。連結送信位相補正量データは、音声放送用の補助信号である。カレント情報Ｂ２７〜Ｂ６６およびネクスト情報Ｂ６７〜Ｂ１０６は、現在の変調方式などの情報と次に変更される情報を示しており、部分受信フラグデータは、１セグメント放送である部分受信放送の有無を知らせる信号である。伝送パラメータ情報データは、変調方式や誤り訂正方式を知らせる信号である。リザーブデータＢ１１０〜Ｂ１２１は、将来の使用を考慮して予め設けられた予備のデータである。なお、地上デジタルテレビジョン放送においては、ＴＭＣＣ情報の内容が変わることは殆どない。

図２は、地上デジタル放送で受信される信号の配列を説明する図である。

図２（ａ）は、デジタル放送で受信される信号に対してＦＦＴ（高速フーリエ変換）後のデータ列を説明する図である。図２（ｂ）は、シンボルＳＮｉ（ｉ＝１〜２０４）を構成するデータを説明する図である。

図２（ａ）に示されるように２０４シンボルを１フレームとして構成され、さらに１シンボルには、多数の情報信号とＴＭＣＣ信号とで構成されている。

図２（ａ）に示されるように、地上デジタルテレビジョン放送の伝送方式では、２０４シンボル（ＳＮ１〜ＳＮ２０４）を１フレームとして伝送する。シンボル間に配置されるガードバンドは、マルチパスなど電波の反射等の影響を回避するために設けられる部分であり、ＦＦＴ後のデータとしては無効データとなっている。

また、図２（ｂ）に示されるように、１シンボルには、複数の情報信号に加え、１ビットのＴＭＣＣデータがｊ（ｊは、自然数）ビット分含まれている（ＴＭＣＣ１〜ＴＭＣＣｊ）。ＴＭＣＣデータは、１シンボルの中に点在して存在する。同一シンボル中のｊ個のＴＭＣＣデータは、すべて同じ値である。１シンボル中に同じ値を複数多重している理由は、多数決判別して誤り訂正能力を高めるためである。後述する多数決判別回路により、１のシンボルについて、１のＴＭＣＣデータが決定される。以下、第ｉシンボルのＴＭＣＣデータ（多数決判別後）をＴｉと記す。

２０４シンボルに含まれるＴＭＣＣデータＴ１〜Ｔ２０４により、図３に示されるＴＭＣＣデータ列が構成される。ＴＭＣＣデータ列を構成する第１ビット目〜第２０ビット目のＴＭＣＣデータ（Ｔ１〜Ｔ２０）は、同期信号等を含んだ部分であり、誤り訂正範囲に含まれていない。残り１８４ビットのＴＭＣＣデータ（Ｔ２１〜Ｔ２４０）は、冗長部分を含んだ制御信号で構成されていて、誤り訂正の対象となる。

図４は、本発明の実施の形態に従う誤り訂正回路群を説明する概念図である。

図４を参照して、本発明の実施の形態に従う誤り訂正回路１は、多数決判別を実行する多数決判別回路３と、多数決判別回路３からの出力データの一部を保持するデータ保持回路４と、多数決判別回路３からの出力データおよびデータ保持回路４が保持した出力データを受けて誤り訂正ブロックに対して誤り訂正処理を実行するデータを出力する訂正前データ入力処理回路５と、訂正前データ入力処理回路５から受けたデータに基づいて差集合巡回符号に基づく誤り訂正を実行する誤り訂正ブロック６とを備える。さらに、誤り訂正回路１を制御する誤り訂正制御回路７が設けられる。誤り訂正制御回路７は、シンボル同期およびフレーム同期から誤り訂正回路１を順序だてて動作させるための制御パルス信号を生成し、誤り訂正回路１に出力する。

１シンボル内のＴＭＣＣデータは、まず多数決判別回路３に入力される。上述したように多数決判別回路３は、１シンボル毎すなわち誤り訂正制御回路７からのシンボル同期パルス信号に応答してＴＭＣＣデータの多数決判別を行なう。１シンボル内のＴＭＣＣデータとして値「１」の数が多い場合には「１」を、値「０」の数が多ければ「０」を出力する。これにより、多数決判別回路３によりシンボル内における１ビットのＴＭＣＣデータが決定され、１つのみのデータを用いる場合に比べてデータの精度が向上する。

多数決判別回路３は、訂正前データ入力処理回路５およびデータ保持回路４に上記ＴＭＣＣデータを出力する。訂正前データ入力処理回路５およびデータ保持回路４は、誤り訂正に関連する１８４ビットのＴＭＣＣデータＴ２１〜Ｔ２０３の信号の入力を受ける。

図５は、本発明の実施の形態に従うデータ保持回路４を説明する概念図である。

図５を参照して、データ保持回路４は、多数決判別回路３からの出力データを受けて順次保持するシフトレジスタ１０と、誤り訂正制御回路７からのフレーム同期パルス信号ＦＰの入力に応答してシフトレジスタ１０で保持したデータを伝達するスイッチ素子１１と、スイッチ素子１１を介してシフトレジスタ１０から出力された保持データを所定ビット保持し、訂正前データ入力処理回路５に対して出力する保持レジスタ１２とを含む。

一般的に地上デジタルテレビジョン放送では、シンボル同期の確定後、フレーム同期の検出が行なわれる。シフトレジスタ１０は、シンボル同期毎に多数決判別回路３で出力されたＴＭＣＣデータを所定個（ｐ個）蓄積する。ｐ個を越えるデータに関しては、古いデータから切捨てられる。次に、フレーム同期検出後のフレーム同期パルス信号ＦＰを指示信号として、スイッチ素子１１がオンする。これに伴いシフトレジスタ１０に蓄積されたＴＭＣＣデータが保持レジスタ１２に伝達されたｐ個のうちｑ（≦ｐ）個蓄積される。この蓄積されたＴＭＣＣデータは、訂正前データ入力処理回路５に前フレームのＴＭＣＣデータとして出力される。

図６は、誤り訂正ブロック６の概念図である。

図６を参照して、誤り訂正ブロック６は、シフトレジスタ１４と、シンドローム情報を生成するシンドロームレジスタ１５と、閾値設定回路１６と、多数決判別を実行する多数決判別回路１７と、演算回路（排他的論理和（ＥＸＯＲ）回路）１９，２０とを含む。

入力される１８４ビットのデータは、まずシフトレジスタ１４およびシンドロームレジスタ１５に入力される。入力が終了すると、シフトレジスタ１４およびシンドロームレジスタ１５の内容を１ビットづつシフトする。そして、閾値設定回路１６で設定された閾値に対して、シンドロームレジスタ１５のデータから得られるシンドローム情報に基づき、多数決判別回路１７でエラーの有無を判別する。多数決判別回路１７は、エラーが検出された場合には“１”を、エラーが検出されない場合には“０”を出力する。差集合巡回符号はビット誤り訂正符号であるため、演算回路（ＥＸＯＲ回路）の出力が“１”の場合には、シフトレジスタ１４の出力が反転され、データが訂正されることになる。これを１８４ビット繰返し、すべてのデータの訂正処理を行なう。

１回目の訂正処理が終了すると、閾値設定回路１６の設定値を変化させ、再び訂正処理を行なう。このように閾値を変更して複数回誤り訂正を行なうことにより、訂正能力が向上される。たとえば、６回、閾値を変化させて訂正を行なう。訂正が終了すると、誤り訂正ブロック１０から訂正データが出力される。

本発明の実施の形態においては、すべてのＴＭＣＣデータが集まる前に前のフレームのＴＭＣＣ信号の一部のＴＭＣＣデータをそのまま用いることによって誤り訂正にかかる時間を短縮する。

具体的には、データ保持回路４は、前のフレームのＴＭＣＣデータを保持し、訂正前データ入力処理回路５は、現在のフレームにおいて、入力されるＴＭＣＣデータの残りのデータを補充する。すなわち、訂正前データ入力処理回路５は、データ保持回路４により入力された前のフレームのＴＭＣＣデータの一部ビットの入力を受けるとともに、現在のフレームのＴＭＣＣデータの入力を受けて、１８４ビットのＴＭＣＣデータが揃った時点直後から誤り訂正処理を開始するように誤り訂正ブロック６に対してＴＭＣＣデータを出力する。

図７のタイミングチャート図を用いて本発明の実施の形態に従う誤り訂正方式について説明する。なお、本例においては、一例として前のフレームのＴＭＣＣデータである１ビットのＴＭＣＣデータをデータ保持回路４で保持しているものとする。

図７を参照して、時刻ｔ０で、１番目のＴＭＣＣデータが入力され、時刻ｔ１でシンボルＳＮ１のＴＭＣＣデータＴ１が決定される。時刻ｔ２でシンボルＳＮ２０３のＴＭＣＣデータＴ２０３が決定され、時刻ｔ３でシンボルＳＮ２０４のＴＭＣＣデータＴ２０４が決定される。時刻ｔ４以降は、次のフレームのデータが入力される。

フレームの最初のＴＭＣＣデータが入力されてから、最終シンボルＳＮ２０４における最終のＴＭＣＣデータが入力されるまでの期間をデータ入力期間とする。

上述したようにＴＭＣＣデータには、伝送路のパラメータであるキャリア変調方式、畳込み符号化率、時間インタリーブ長等が含まれているため、あるフレーム内に含まれているＴＭＣＣデータの復号は、次のフレームの開始前に完了しておく必要がある。

しかしながら、ＴＭＣＣデータは、１シンボルの中に点在して存在し、すべてのＴＭＣＣデータが入力されてから次のフレームの先頭までの期間は短い。また、閾値を変化させて複数回誤り訂正を行なう方式では、１回の誤り訂正を行なう場合に比べて処理時間がかかる。したがって、従来の誤り訂正回路によるとデータ入力期間後に誤り訂正を開始し、６回の誤り訂正を終了し、訂正データの出力が開始される時刻ｔ５（＞ｔ４）には、既に次のフレームのデータが到達していることとなり、復号処理に支障を来たすことにもなりかねない。

一方、本発明の実施の形態に従う誤り訂正回路は、最終シンボルＳＮ２０４のＴＭＣＣデータＴ２０４が決定される前のＴＭＣＣデータ２０３が決定される時刻ｔ２の直後に、誤り訂正処理を開始する。具体的には、ＴＭＣＣデータ２０４は、本発明の実施の形態に従うデータ保持回路４で保持される前のフレームの最終シンボルＳＮ２０４のＴＭＣＣデータを用いる。なお、訂正回数は６回とする。すなわち、誤り訂正回路１は、最終シンボルＳＮ２０４のデータを待たずに誤り訂正を開始する。これにより、誤り訂正範囲の最終ビットのＴＭＣＣデータが決定される前に誤り訂正処理を終了させることができる。すなわち、次のフレームの開始前にＴＭＣＣデータの復号を完了することができる。なお、本発明の実施の形態に従う誤り訂正回路は、前のフレームのＴＭＣＣ信号の一部のＴＭＣＣデータを用いて誤り訂正を実行する方式について説明しているが、上述したようにＴＭＣＣ情報を構成するＴＭＣＣデータは殆ど変化するものではなく、訂正能力に支障をきたすことは少ないと考えられる。

また、フレーム同期がとれている定常状態では、ＴＭＣＣデータのうち先頭のＴＭＣＣデータから２０４個のＴＭＣＣデータを順次取得することは容易であるが、チャンネル切換や電源投入時等などフレーム同期がとれていない調整状態では、どの時点のＴＭＣＣデータを取得しているのか判別が困難である。したがって、シンボル同期が取れた場合であってもフレーム同期が取れるまでＴＭＣＣデータを有効に取得することができず、チャンネル切換時等において一定の遅延時間を引き起こす原因となっていた。

しかしながら、本発明の実施の形態に従う誤り訂正回路は、ＴＭＣＣ情報の一部のＴＭＣＣデータを蓄積し、それを用いて誤り訂正を実行することにより、フレーム同期が取れる前からＴＭＣＣデータを有効に取得し、所得したＴＭＣＣデータを次のフレームのＴＭＣＣデータが入力された際に有効に用いることができるため、高速に誤り訂正を実行することができる。すなわち、チャンネル切換時等においても一定の遅延時間を短縮することが可能である。したがって、本発明の実施の形態に従う誤り訂正回路は、不定期に入力されるデータに対して高速に誤り訂正データを出力することができる。

そして、本発明の実施の形態に従う誤り訂正回路は１つの誤り訂正ブロックを用いる構成であり、回路規模は縮小され、また消費電力も低減することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

電波産業界地上デジタルテレビジョン放送の伝送方式ＡＲＩＢＳＴＤ−Ｂ３１のＴＭＣＣ信号について説明する図である。地上デジタル放送で受信される信号の配列を説明する図である。ＴＭＣＣデータ列の構成を説明する図である。本発明の実施の形態に従う誤り訂正回路群を説明する概念図である。本発明の実施の形態に従うデータ保持回路４を説明する概念図である。誤り訂正ブロック６の概念図である。本発明の実施の形態に従う誤り訂正方式について説明するタイミングチャート図である。デジタルテレビ受信機の構成図である。従来のＴＭＣＣ復号回路３６の構成図である。

符号の説明

１誤り訂正回路、３，１７，５１多数決判別回路、４データ保持回路、５訂正前データ入力処理回路、６，５３誤り訂正ブロック、７誤り訂正制御回路、１０，１４シフトレジスタ、１１スイッチ素子、１２保持レジスタ、１５シンドロームレジスタ、１６閾値設定回路、１９，２０排他的論理和回路、３１周波数変換回路、３２ＩＦフィルタ、３３ダウンコンバータ、３４アナログ／デジタル変換回路、３５ＦＦＴ回路、３６ＴＭＣＣ復号回路、３７周波数デインタリーブ回路、３８時間デインタリーブ回路、３９デマッピング回路、４０ビットデインタリーブ回路、４１ビタビ復号回路、４２バイトデインタリーブ回路、４３ＲＳ復号回路、４４ＭＰＥＧでコード回路、４５デジタル／アナログ回路、５２誤り訂正前処理回路。

Claims

巡回符号を用いてビット単位で複合するための誤り訂正回路であって、
符号長ｎ（ｎは、２以上の自然数）のデータに対して、前記ビット単位で１回以上誤り訂正を実行する誤り訂正ブロックと、
入力されるｎビットのデータのうち、第１ビット目のデータから数えて第ｍビット目のデータが入力された時点で、前記誤り訂正ブロックに対して前記誤り訂正を実行させる訂正処理回路とを備え、
前記訂正処理回路は、前回に入力されたｎビットのデータのうちの第（ｍ＋１）ビット目のデータから第ｎビット目のデータを保持し、出力する保持回路を含み、入力されたｎビットデータのうちの第１ビット目から第ｍビット目のデータと保持回路に入力された前回のデータのうちの第（ｍ＋１）ビット目から第ｎビット目の符号長ｎのデータとして前記誤り符号を実行する誤り訂正回路。
前記ｎビットのデータは、地上デジタル放送および音声放送に用いられる伝送多重制御信号（ＴＭＣＣ）に相当する、請求項１記載の誤り訂正回路。
前記誤り訂正は、複数のシンボルを有する１フレーム毎に実行され、
各前記シンボルは、前記ｎビットのデータのうちの１ビットのデータを有し、
前記保持回路は、シンボル同期の検知により入力されるデータを１ビットずつ保持し、
フレーム同期の検知に基づいて保持したデータを前記誤り訂正ブロックに出力する、請求項１記載の誤り訂正回路。
前記保持回路は、ｋビット（ｋ≧ｎ−ｍ）を保持可能なレジスタを有す、請求項３記載の誤り訂正回路。
各前記シンボルは、前記ｎビットのデータのうちの同値の１ビットのデータを複数有し、
前記誤り訂正回路は、入力される各前記シンボル中に含まれる同値の１ビットの２値データのうちの多い方を前記ｎビットのデータのうちの１ビットのデータとして設定し、前記訂正処理回路に出力する、多数決判別回路をさらに備える、請求項３記載の誤り訂正回路。