JP2004215285A

JP2004215285A - データバス制御による発振器自走周波数アライメント方法

Info

Publication number: JP2004215285A
Application number: JP2004021798A
Authority: JP
Inventors: Kenneth J Helfrich; ジェイヘルフリッチケネス; Joseph C Stephens; カーティススティーヴンスジョセフ; Kevin E Mcclain; ユージンマクレーンケヴィン; Brian Lee; ブライアン　リー
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-06-21
Filing date: 2004-01-29
Publication date: 2004-07-29
Also published as: JP3540055B2; US5486866A; CN1063900C; BR9502858A; JPH0865606A; KR100422226B1; CN1124888A; KR960003293A

Abstract

【目的】本発明は同一のセットアップ及びアライメント性能を保持し、容易化された同期信号パルス発生器の自走周波数のアライメント法を提供する。
【構成】本発明の同期信号発生器を有するビデオディスプレイの第１の発振器の自走周波数アライメント方法において、同期信号発生器は第１の周波数を有する第１の発振器と第２の周波数を有する第２の発振器とからなる。第１の発振器は基準周波数とは異なる自走周波数を有する第２の発振器で位相変調される。第１の発振器の自走周波数は、周波数決定初期制御値を第１の発振器に印加し、上記初期制御値に応じて平均自走周波数を測定する方法によって基準周波数に制御可能的にアライメントされる必要がある。平均周波数と基準周波数の絶対値の差分周波数が計算され、新しい制御値が上記差分に応じて発生される。新しい制御値は基準周波数に調整するため第１の発振器に印加される。
【選択図】図１

Description

本発明は、ビデオディスプレイに係り、特に、同期信号パルス発生器の自走周波数のアライメントに関する。

従来のＮＴＳＣ方式テレビジョン受像機は、データバスを介して種々の受像機サブシステムと通信するマイクロコンピュータによって制御されている。受像機の設計には、ＮＴＳＣ方式ＴＶ受像機に必要とされる殆どのサブシステムを提供する多機能集積回路が含まれている。ＮＴＳＣ方式同期標準規格に適格な信号以外の信号の表示を容易に行うため多規格適合形同期信号発生器が使用される場合がある。多規格適合形同期信号発生器は、従来の信号抽出及び信号再挿入用のＩＣサブシステムにインタフェースで接続される場合がある。しかし、コストと装置の有用性の点で、付加的なバス制御可能な多規格適合形集積回路の使用は除外される。その上、かかる多規格適合の要求によって生じる余分な製造コストを最小限に抑えるため、設計上、同一のテスト器具を利用し、基本的な単一規格のシャーシに採用された同一の自動化、コンピュータ制御化されたセットアップ及びアライメント性能を保持する必要がある。

従来の多機能集積回路同期信号発生器は、ＮＴＳＣ方式の同期標準規格動作用に、かつ、入力同期信号がなくても同期信号発生器が公称的なＮＴＳＣ方式同期信号パラーメータにデフォールト設定されるよう設計される。同一の無信号条件下で、多規格適合形同期信号発生器は、例えば、６２５ライン、５０Ｈｚ標準規格のような公称的な同期信号パラメータにデフォールト設定される。コスト／設計上の拘束により、外部同期される場合に十分に共存する二つの同期信号発生システムの間に不可避的な相互接続が生じる。しかし、入力同期信号がない場合、二つの同期信号発生器のデフォールト設定の標準規格は実質的に異なるので、スプリアス信号が発生し、ＮＴＳＣ方式の発生器の自走周波数の決定と設定さえ困難になる。

本発明は、上記従来技術の問題点に鑑み、同一のセットアップ及びアライメント性能を保持し、容易に自走周波数の決定及び設定が行える同期信号パルス発生器の自走周波数のアライメント法の提供を目的とする。

本発明は、同期信号発生器を有するビデオディスプレイにおける第１の発振器の自走周波数アライメント方法を提供する。同期信号発生器は、第１の周波数を有する第１の発振器と、第２の周波数を有する第２の発振器とからなる。第１の発振器は、基準周波数とは異なる自走周波数を有する第２の発振器によって位相変調される。第１の発振器の自走周波数は、周波数決定初期制御値を第１の発振器に印加する段階と、上記初期制御値に応じて平均自走周波数を測定する段階とからなる方法によって基準周波数に制御可能的にアライメントされる必要がある。平均周波数と基準周波数の絶対値の差分周波数が計算され、新しい制御値が上記差に応じて発生される。新しい制御値が第１の発振器を基準周波数にアライメントするため印加される。

多数の受信サブシステムのセットアップ及び制御のためのマイクロコンピュータ２００を利用するＴＶ受像機のブロック図を図１に示す。マイクロコンピュータ２００は、双方向データバス２５０のデータを受信及び送信する。その上、制御データは、ユーザ遠隔制御送信機２１０と、製造時のテスト及びアライメント中にはコンピュータインタフェース２１５から赤外線受信機２０５に受信される。かくして、受像機のセットアップ及び利用者の操作の制御の全ては、実質的にマイクロコンピュータ２００及び双方向データバス２５０を介して供給される。データバスは、ＲＦ（無線周波）チューナ２２０と、多機能ＮＴＳＣ方式ＴＶ受像機集積回路（ＩＣ）１００に接続されている。集積回路１００は、ＩＦ（中間周波）増幅器と、ビデオ復調器１０１と、ビデオ入力源選択器１０４と、クロミナンス復調及び復号器と、オーディオ復調と、同期信号分離器１０５と、パルス及び波形発生器（１１０−１２０）等の受信機サブシステムを提供する。図１に示す集積回路１００には、集積回路に設けられた多数の回路機能の中の幾つかが表わされている。データバス２５０は、マイクロプロセッサ２００のデータによって制御される特定の回路機能を示すため、例示の目的で集積回路１００の中に延長して示されている。

集積回路１００は、表示用ビデオの選択を可能にさせるスイッチ１０４を有する。ビデオ入力源の選択は、遠隔制御ユニット２１０からマイクロコンピュータ２００に、次いで、データバス２５０を介して集積回路１００に送信されたコマンドによって行われる。ビデオ入力源は、ベースバンドビデオ信号の形式で生じても、或いは、ＲＦチューナ２２０によって受信されてもよく、復調器１０１による復調用のＩＦ信号として入力される。選択されたビデオ入力源は、選択されたビデオ信号から同期信号を分離する同期信号分離器１０５に接続されている。分離された水平及び垂直同期信号は、パルス発生器１１０に結合されている。水平同期信号は、発振器１１２を制御する位相検波器１１１への入力としても使用される。発振器の信号は、位相比較用の位相検波器１１１に結合された水平レート信号を発生させるため分周器１１３によってカウントダウンされる。その上、水平レート信号は、制御された水平ドライブ信号ＣＨＤを発生する第１の位相制御ループに結合されている。位相シフタ１１６は、水平偏向出力変圧器６１０の帰線パルスＲＴに応じて水平レート信号の水平方向の位相を制御する。従って、偏向増幅器とコイルの遅延は、ＭＭＤ（単安定マルチバイブレータ）１１７によって発生された制御された水平ドライブ信号の発生中に補償され得る。多規格適合形への変更前、制御された水平ドライブ信号は、水平偏向増幅器６００と、変圧器６１０を介してスイッチモードラン電源６５０とに接続されていた。同様に多規格適合形への変更前には、垂直偏向信号が発生され、垂直偏向増幅器７００に結合されていた。

種々の他の補正信号及びパルス波形がロックされた発振器１１２とパルス発生器１１０とにより発生された信号から生成される。サンドキャッスル（ｓａｎｄｃａｓｔｌｅ）パルス信号は、水平及び垂直レートブランキング信号の両方をバーストゲートパルスと加算することにより発生器１１８によって生成される。ブランキング信号は、表示された像を消すことが必要とされるので、偏向に関連した信号から取り出される。しかし、バーストゲートパルスは、表示の前処理のためカラーバーストを閉め出すことが必要とされるので、水平帰線パルスによる位相制御を受けていない水平レート信号から取り出される。かくして、第１の水平発振器制御ループの水平レート信号はバーストゲートパルスを発生させるため使用される。

集積回路１００の分周器１１４とパルス発生器１１０は、集積回路１００のスイッチ１０４から結合された選択ビデオから分離されたシンク（同期信号）によって同期させられている。しかし、分周器１１３とパルス発生器１１０は、ＮＴＳＣ方式の標準規格だけに適合する除数に基づいて、カウントダウン法によって機能する。従って、多数の同期方式の規格の偏向の発生は、モジュール４００の第２の同期可能な多規格適合形同期信号発生器４５０によって得られる。しかし、集積回路１００の発振器１１２とパルス発生器１１０は、同期を継続し、特に標準規格に関連しない種々のタイミング及びパルス信号を供給する。モジュール４００は、集積回路１００によって発生された種々の信号を捕らえるコネクタＪ１を介して受像機のシャーシに結合されている。同様に、同期信号発生器４５０からの多規格適合形同期信号は、コネクタＪ１を介して主シャーシに戻されている。以下に図２及び３を参照して同期信号発生器４５０の詳細な説明を行う。

マイクロコンピュータ２００は、双方向データバス２５０のデータを受信し、かつ、送信し、その上、制御データは、ユーザ遠隔制御ユニット２１０から赤外線、即ち、ＩＲ受信機２０５を介して受信される。マイクロコンピュータ２００のＩＲ入力能力は、コンピュータ２６０からのセットアップデータを結合するためコネクタＪ２における直接データバス接続と共に利用される。ＩＲ伝送の結合はコンピュータインタフェース２１５によって提供され、受像機に裏面の取付が完了したときに最終的なテストとセットアップの間に利用される。図１には、発振器１１２の自走周波数を設定するため使用し得るアライメント装置８００が示されている。発振器周波数は、測定され、周波数カウンタ２７０と、コンピュータ２６０と、コンピュータインタフェース２１５と、コネクタＪ２と、データバス２５０と、ディジタル／アナログ変換器１０９と、発振器１１２とからなる制御ループを介して公称中心周波数に設定される。発振器１１２の周波数は、単安定マルチバイブレータ１１７の出力で監視されている。監視点は、周波数カウンタ２７０に接続されたプローブＰで示されている。発振器１１２の自走周波数は、５ビットのデータ語に応じてＮＴＳＣ方式水平周波数の３２倍の周波数に設定される。５ビットデータ語の値は、コンピュータ２６０によって設定され、データバス２５０を介して結合されている。周波数設定用の５ビット語は、データバスから復号化され、ディジタル／アナログ変換器１０９によって３２個の値を取ることができるアナログ周波数制御信号に変換される。Ｄ／Ａ（ディジタル／アナログ）変換器１０９のアナログ出力は、発振器１１２に結合され、自走周波数を決定する。通常の同期した動作中に、位相検波器１１１の第２の制御信号によって、発振器１１２を選択ビデオ入力の周波数と同期させる制御が得られる。

例えば、ＩＣ形のＴＥＡ２１３０のような同期可能な多規格適合形同期信号発生器Ｕ２が図２に示されている。集積回路１００のスイッチ１０２からの選択ビデオは、同期信号発生器ＩＣ（集積回路）Ｕ２の１９番ピンに接続されているキャパシタＣ１０９にコネクタＪ１を介して結合されている。ビデオ信号は、集積回路Ｕ２内の同期信号分離用の同期信号分離器４５４に結合されている。水平同期信号分離器は、同期信号パルスがピン１８と接地の間に接続されたキャパシタＣ１１０によって定まる同期信号振幅値の５０％で検出されるスライシング法を利用する。分離された水平レートパルスは、電圧制御発振器４５１の周波数を同期させる第１の制御ループよりなる位相検波器４５３に結合されている。発振器４５１は、水平周波数の３２倍、即ち、略５００ｋＨｚで発振するセラミック共振器Ｘ１を利用する。発振器の信号は、種々の同期方式標準規格に適当な同期信号を発生させるため分周器４５２によってカウントダウンされる。位相検波器４５３からの出力は、集積回路Ｕ２の３番ピンと接地の間に結合されたキャパシタＣ１０８と、３番ピンと、抵抗Ｒ１０６とＲ１０７により形成された分圧器の接合点に発生された正の直流電位との間に接続された第２のキャパシタＣ１０７とよりなるローパスフィルタに結合されている。水平偏向増幅器６００の水平出力変圧器６１０からの水平帰線パルスＲＴは、直列抵抗Ｒ２４と、キャパシタＣ１１７に接続された分路とにより形成された高周波のロールオフフィルタにコネクタＪ１を介して結合されている。フィルタを通過した帰線パルスは、第２の検波器４５８用の水平位相基準を提供するため集積回路Ｕ２の１３番ピンに供給される。位相検波器４５８は、水平ドライブ信号ＨＤ、即ち、Ｕ２の１１番ピンの出力を発生する単安定マルチバイブレータ４５９に結合されている。最初に発生された１．３ボルトの基準電圧は９番ピンに出力され、抵抗Ｒ１１２を介して接地に結合されている。基準電圧は単安定マルチバイブレータ４５９に結合され、タイミングキャパシタＣ１１５が１０番ピンと接地の間に接続されている。水平ドライブ信号ＨＤは、帰線パルス信号ＲＴに位相がロックされ、ポテンショメータＲ１１６によって水平方向の位相が調節される場合がある。ポテンショメータＲ１１６のワイパーは、直列抵抗Ｒ１１４と、キャパシタＣ１１３に接続された分路とにより形成されたローパスフィルタを介して、Ｕ２の１４番ピンに結合されている。ポテンショメータＲ１１６は、単安定マルチバイブレータ４５９に結合するためＰＬＬの出力信号に加えられた正の直流電位を発生する。マルチバイブレータ４５９は、直列接続された抵抗Ｒ１１３を介して、抵抗Ｒ１１５と高周波ロールオフキャパシタＣ１１６の接合点に結合された水平ドライブ信号ＨＤを発生する。キャパシタＣ１１６と抵抗Ｒ１１５の接合点は、コネクタＪ１を介して、主シャーシ側の偏向増幅器６００に接続されている。

図３は、集積回路１００及び集積回路Ｕ２の発振器と水平同期信号システムの自走動作を示す略ブロック図である。多規格適合形動作の場合、二つの集積回路内の発振器と水平レートシステムは用途が異なっている。例えば、発振器１１２と、分周器１１３と、パルス発生器１１０は、標準規格に特有ではなく、あらゆる動作標準規格で利用される種々のタイミングパルスを発生する。Ｕ２内の発振器４５１と分周器４５２は、標準規格に特有の動作が可能であり、偏向ドライブ信号を発生させるため使用される。

集積回路１００において、選択ビデオ信号は同期信号分離器１０５に結合され、水平パルス出力は基準として位相検波器１１１に供給される。位相検波器１１１の第２の入力はタイミング発振器１１２からの出力信号を３２分周する分周器１１３に結合されている。発振器１１２は水平レートの３２倍の周波数、即ち、３２分周で動作し、これにより、位相検波器１１１を介して周波数ロック用の水平周波数信号が得られる。選択ビデオ信号が切断されると、発振器１１２は自走し、この条件下で自走周波数はＮＴＳＣ方式水平周波数の３２倍の周波数に設定される。５ビットからなるデータ語は、データバス２５０から復号化され、ディジタル／アナログ変換器１０９によって現在のＣＴＲＬに変換され、このＣＴＲＬがタイミング発振器１１２の自走周波数を決定する。

分周された発振器の信号は、位相シフタ１１６からなる第２の位相制御ループに更に結合され、水平出力変圧器６１０からの水平帰線パルスＲＴに対し基準とされる。位相シフタ１１６の出力は水平ドライブ信号ＣＤＨを発生する単安定マルチバイブレータ１１７に供給される。図３に示されているＣＤＨ信号は、スプリアス位相ジッターφＪを受けるときの自走条件の間で表わされている。水平ドライブ信号ＣＤＨは、周波数設定中の測定に使用されるが、水平偏向増幅器６００をドライブするためには使用されない。サンドキャッスルパルス発生器１１８は、バーストゲートパルスと共に水平及び垂直ブランキング間隔の両方を示す信号を含む通常の信号を発生する。水平ブランキングパルスは、帰線パルスＲＴから得られ、パルス発生器１１８に結合されている。非同期動作中に、発振器４５１は自走し、これにより、水平偏向増幅器６００と帰線パルスには、公称的に６２５ラインの水平周波数が得られる。サンドキャッスルパルスのバーストゲート成分は、分周器１１３の水平レート信号によって発生されるので、位相シフタ１１６をドライブする発振器４５１による振動を受けない。サンドキャッスルパルスは図３に示されている。自走条件中、バーストゲートパルスは、発振器１１２によって発生され、公称的に５２５ラインの水平周波数を有する。図３に示されたＢ．Ｇ．Ｐ．（バーストゲートパルス）が静止していると想定すると、Ｈ．ＢＬＮＫ（水平ブランキング）成分には、６２５ラインの周波数の帰線信号の結果として、矢印で示されている如く、バーストゲート信号を通過する妨害成分が含まれる。

多規格適合形同期信号発生器Ｕ２の同期信号分離器４５４は、集積回路１００と同一の選択ビデオ入力源に結合されている。分離された水平パルスは、偏向発振器４５１の周波数基準として位相検波器４５３に結合されている。位相検波器の第２の入力は、発振器４５１の出力信号を３２で分周する分周器４５２に結合されている。偏向発振器４５１は水平周波数の３２倍で動作するので、分周器４５３からの出力は水平レート信号である。位相検波器４５３からの出力は発振器の周波数を制御するため帰還される。発振器は、５００ｋＨｚの周波数を有し調節できないセラミック共振器Ｘ１によって定められた自走周波数を有する。分周された発振器の信号は、位相シフタ４５８と、単安定マルチバイブレータ４５９と、水平偏向増幅器６００と、出力変圧器６１０とにより形成された第２の制御ループに結合されている。出力変圧器からの帰線パルスＲＴは、分周された発振器の信号の位相が制御される位相シフタ４５８に基準信号として結合されている。位相シフタからの出力パルスと、ポテンショメータＲ１１６からの直流水平位相制御電圧は、偏向及び電源発生用の主シャーシに結合するため、適当に位相が合わされた水平ドライブ信号ＨＤを発生する単安定マルチバイブレータ４５９に印加される。

選択ビデオ信号が両方の同期信号発生器に結合されている場合、両方の発振器は周波数がロックされ、略同期して機能する。しかし、発振器１１２の調節を可能にするため、自走周波数は、同期信号が切断されるか、或いは、発振器が自走し得るよう選択ビデオ信号が抑止されることを必要とする。同期がない場合、２台の同期信号発生器は、基本的な同期標準規格、即ち、集積回路１００は５２５ライン、６０Ｈｚ、集積回路Ｕ２は６２５ライン、５０Ｈｚにデフォールト設定される。帰線パルスＲＴは、両方の同期信号発生器に結合されるが、同期信号発生器Ｕ２に応じて発生され、かくして、略１５６２５Ｈｚで自走する。従って、集積回路１００において、公称のＮＴＳＣ方式水平周数１５７３４Ｈｚの信号ＦｈＮＴＳＣは、Ｕ２によって発生された公称６２５ラインの水平周波数１５６２５Ｈｚに応じて位相シフタ１１６により連続的に位相シフトされる。位相シフタ１１６は、例えば、水平間隔の１０％を表わす数マイクロ秒の制御レンジを有する。かくして、水平周期の大部分の間に、位相シフタは、二つの自走周波数の間の差によって定められたレートで位相制御レンジの両端間でドライブされる。従って、図３に示されている如く、単安定マルチバイブレータ１１７の出力ＣＨＤには、数キロヘルツのオーダーのレートで生じるスプリアス及び疑似ランダム位相変調φＪが現れる。

タイミング発振器１１２の自走周波数のアライメントは、前述のアライメント装置８００によって行われる。単一の規格、及び、多規格適合形の両方の受像機に対し同一のアライメント器具を利用するため、３２分周された発振器周波数を表わす水平ドライブ信号ＣＨＤの測定により発振器１１２の自動調整が行われる。しかし、信号ＣＨＤは、発振器４５１から得られた帰線パルスによりスプリアス的に位相変調されている。かくして、乱された信号の平均周波数を決定するため、図４に示す平均化アルゴリズムが利用される。図５及び６に示す別のアルゴリズムは、特定の周波数にアライメントするため自走周波数を変更するために必要とされる制御信号の値を計算するために利用される。

前述の如く、集積回路１００の発生器１１８によって形成されたサンドキャッスルパルスにはバーストゲートパルスが含まれる。バーストゲートパルスは、位相シフタ１１６による位相変調を受けていない水平レート信号から得られるので、発振器１１２の周波数を直接表わす。しかし、サンドキャッスルバーストゲートパルスを測定するには、発振器１１８の出力ＳＣを探針するためアライメント器具を変更する必要がある。その上、信号処理回路２７１が妨害ブランキング信号成分からバーストゲートパルス成分を抽出又は分離するために必要とされる。バーストゲートパルス測定を使用する自走周波数アライメント用の有利なアライメントアルゴリズムは、図７及び８に示されている。

図４のフローチャートは、帰線パルスＲＴによるランダムな位相変調を受ける制御された水平ドライブ信号ＣＨＤの平均周波数を決める有利な平均化アルゴリズムを示す。平均化アルゴリズムは、「スタート」で始動され、ステップ４１０で、ＣＨＤ信号の周波数ＦＮが測定される。周波数の値はステップ４２０でメモリに格納される。ステップ４３０でインクリメントされるカウンタによって決められた繰り返し回数に亘って測定値が平均化される。カウンタ値は、ステップ４４０で、所定の整数Ｍ、例えば、Ｍ＝５１２と一致しているかどうかがテストされる。テスト結果がＮＯの場合、一致するまでステップ４１０−４４０が繰り返される。ステップ４４０において、一致、即ち、ＹＥＳの場合、ステップ４５０で平均周波数ＦＡＶＥが計算される。平均周波数は、格納されたＦＮの値を加算し、格納された値の個数、例えば、Ｍでその加算値を除算することにより計算される。平均周波数ＦＡＶＥの測定及び計算には略３３ミリ秒を要する。平均周波数ＦＡＶＥが計算された後、かかるアルゴリズムは「エンド」で終了する。

図５及び６は、例えば、集積回路１００の発振器１１２の自走周波数を設定するためアライメント装置８００によって実行されるべき種々の機能を示すフローチャートを構成する。アライメントアルゴリズムは、「スタート」で始動される。発振器１１２は、例えば、集積回路１００の選択スイッチ１０４で同期信号を切断することにより、ステップ５１０で自走し得るようになる。ステップ５２０で種々の初期設定値が定められる。例えば、周波数差の値を表わす大きいが、しかし、有限の数がメモリ格納場所に格納され、アナログ／ディジタル変換器のディジタル制御語が中間レンジの制御値に設定され、制御段階の変更、又は、デルタステップ値が初期化される。例えば、発振器１１２の自走周波数を制御するアナログ／ディジタル変換器は、２⁵即ち３２段階の制御レンジを有し、ステップ５２０で設定される中間レンジの値は１６である。初期デルタステップ値は２³即ち８に設定される。中間レンジの値は、ステップ５３０でＤ／Ａ変換器１０９に印加され、これにより、発振器の周波数が変わる。発振器は、Ｄ／Ａ変換器の値の変化に続いて略１００ミリ秒の間、安定、又は、整定させることが可能であり、ステップ５４０で平均周波数が図４に記載のアルゴリズムによって測定される。平均周波数の測定後、ステップ５５０において、基準周波数の値、例えば、ＮＴＳＣ方式水平周波数１５．７３４ｋＨｚからの周波数差が計算され、絶対値で表わされる。周波数差の絶対値は、ステップ５６０で所定の最小の端の値、例えば、５０Ｈｚに対しテストされる。ステップ５６０の結果がＹＥＳの場合、アライメントはステップ５７０で完了する。ステップ５８０で発振器１１２は再び同期させられ、アライメントは終了する。

ステップ５６０のテスト結果がＮＯの場合、制御ステップのデルタ又は変更値は、ステップ５９０でゼロと一致しているかどうかがテストされる。ステップ５９０のテストがＹＥＳの場合、デルタ値はゼロであり、周波数差がステップ５６０でテストされた端の値より大きい場合でも、必要とされるデルタ又は変更値はゼロと１ステップの変更の間にあるので、アライメントはステップ５７０で完了する。ステップ５９０のテストがＮＯの場合、変更値はゼロではなく、このアルゴリズムは、ステップ６００でループカウンタを１だけ増加させる。カウンタは、上記アルゴリズムによって実行された調整のループ又は試行の回数を計数し、誤りの条件の結果としてアライメントが放棄されたパスが得られることが最も好ましい。制御システムの取り得る値は３２個であるので、発振器のセットアップ条件を得るために３２回を超える試行は必要ではない。しかし、制御値は、方向又は極性を反転する場合があるので、３２回未満の試行が必要とされる。かくして、ステップ６１０において、カウンタは２０よりも大きい値とテストされ、ＹＥＳの場合に、アライメントはステップ６１５で失敗する。アライメントの失敗時に発振器はステップ５８０で再び同期させられ、アライメントは終了する。発振器の自走周波数は正しく設定されていないが、テストの継続、或いは、失敗の分析を行い得るよう再び同期させられる。

ステップ６１０のテストがＮＯの場合、このアルゴリズムは、自走周波数の基準周波数の値への急速な収束を誘起する一連のテストと測定を開始する。従って、ステップ６１０でＮＯの場合、差分周波数が新しい最小値を表わすかどうか、即ち、差分が小さくなっているかどうかを判定するため、ステップ５５０で定められステップ６２０でテストされた差分周波数の値が得られる。ステップ６２０でＹＥＳの場合、ステップ６３０で格納されるべき新しい最小の差、又は、周波数誤差の値が、新しい最小の値を生成した制御ステップ値と共に得られる。ステップ６３０のデータ格納、又は、ステップ６２０におけるＮＯに続いて、差分周波数が増加しているかどうかを定めるため最小の差分周波数がステップ６４０でテストされる。これは、発振器がヌル又は周波数一致条件、或いは、その条件から離れる向きにドライブされているかどうかをテストする。典型的にこの条件下では、発振器の周波数は、基準周波数よりも低いので、ステップ６４０でＹＥＳが得られ、ステップ６５０において、デルタステップ値を無効にし、そのデルタステップ値を２分の１倍することにより方向又は極性が反転される。かくして、ステップ６４０においてオーバーシュート条件が実質的に検出されると、ステップ６５０においてヌル又は周波数一致条件に急速に到達するよう必要な方向の修正が加えられる。ステップ６５０において無効にされ、２分の１倍されたデルタステップ値は、ステップ６６０で新しい制御値を発生するよう現在の制御値に加算される。同様に、ステップ６４０において、差分周波数が増加していない、即ち、制御値が周波数の収束のため必要とされる極性を有することが判定されるならば、ステップ６６０で新しい制御値を発生するため現在のデルタステップ値が現在の制御値に加算される。かくして、発振器は、デルタステップ値によって増加された制御値を用いて正しい方向にドライブされ続ける。

新しい制御値は、ステップ６７０で新しい値が２⁵又は３２ステップの制御レンジ内にあるかどうかを決めるためテストされる。新しい値が制御レンジを越える場合、ステップ６７０のテストによりＹＥＳが得られ、ステップ６７５においてデルタステップ値は向きが反転又は無効にされ、２分の１倍される。ステップ６７５の後、或いは、ステップ６７０のテストの結果がＮＯの場合、アルゴリズムはステップ６８０を次に実行し、デルタステップ値はゼロと一致するかどうかがテストされる。ステップ６８０のテストによりＹＥＳが得られた場合、即ち、デルタがゼロの場合、ステップ６８５において、ステップ６３０で格納されたステップ値が復元され、制御値に加算される。ステップ６８５の後、或いは、ステップ６８０のテスト結果がＮＯの場合、新しい制御値はステップ６９０でＤ／Ａ変換器に印加され、発振器が安定するための時間が与えられる。ステップ６９０の後、このアルゴリズムは、ステップ５４０に戻り、新しい制御値の印加により得られた平均周波数を測定する。従って、このアルゴリズムは、ステップ６１０のテストによってアライメントの失敗が判定されるか、或いは、ステップ５６０又は５９０のテストによってアライメントの完了が判定されるまで、ステップ５４０から６９０を繰り返し実行し続ける。

サンドキャッスルパルス信号ＳＣのバーストゲートパルス成分は、図７に示されている自走周波数を基準周波数に調整する他のアルゴリズムによって測定してもよい。上記アルゴリズムは「スタート」で始動され、ステップ７１０において、発振器の同期は、発振器が自走し得るよう取り除かれる。ステップ７２０において、半分の制御レンジ、或いは、０から３１までのレンジの中のステップ１５を表わす制御値がディジタル−アナログ変換器に印加される。制御値はアライメントコンピュータ２６０によって作成され、前述の如く、Ｄ／Ａ１０９に伝達される。ステップ７３０において、発振器がＤ／Ａに対する制御値の印加によって得られた新しい周波数を受け入れるための時間が与えられる。ステップ７４０において、周波数が測定され、中間レンジの値に対応する平均周波数ＦＡＶＥが図４のアルゴリズムによって決定される。バーストゲートパルスは、ＣＨＤ信号に加えられたスプリアスな位相変調を受けないので、図４のアルゴリズム内の平均化サンプル数Ｍは８に減少される。従って、平均値を確定するために必要とされる時間は、３３ミリ秒から略０．５ミリ秒まで短縮される。ステップ７５０において、平均周波数ＦＡＶＥは、所望の基準周波数ＦＳＴＤ付近の周波数範囲内の値であるかどうかがテストされる。ステップ７５０のテストによってＹＥＳが得られた場合、アライメントが完了したことがステップ７９０において示され、発振器はステップ７９５において再び同期させられ、アライメントは終了する。ステップ７５０のテストによりＮＯが得られた場合、ループカウンタがステップ７６０でインクリメントされる。ステップ７７０において、そのカウント数は、制御ステップの全数よりも僅かに大きい値を有する数値Ｎと一致するかどうかがテストされる。このアルゴリズムは中間レンジの制御値で開始されるので、アライメントは、制御レンジの数値の半分未満の最大の試行回数の範囲内で行われる必要がある。従って、ステップ７７０のテストによりＹＥＳが得られた場合、アライメントは回路の異常に起因して失敗した可能性があり、アライメントはステップ７７７に示される如く、不完全である。発振器の同期はステップ７９５で再開され、アライメントは終了する。

ステップ７７０におけるテストがＮＯの場合、全体の制御レンジの半分を表わす初期制御インクリメント値はステップ７７５で半分にされる。発振器の周波数を基準周波数の方に変えるためにステップ７７５で生成された新しい制御増分量が現在の制御値に加算されるべきであるか、或いは、減算されるべきであるかを判定するための計算がステップ７８０で行われる。変更された制御値は、ステップ７２０でＤ／Ａに印加される。

かくして、このアルゴリズムは、ステップ７５０又は７７０の終了条件が満たされるまで、ステップ７２０−７８０を繰り返す。ステップ７２０−７８０のループ毎に、制御信号の増分量は２分の１倍され、これにより、所望の自走周波数への減衰振動的な接近が得られる。しかし、例えば、バーストゲートパルスのような測定された信号は位相変調されていないので、平均周波数は、図５及び６に示したアルゴリズムの場合に必要とされる周期よりも短い周期で決定することが可能である。従って、正確な周波数値は、連続的な近似により決定され、多数の調節サイクルを必要とする場合があるが、全体の所要時間は、図５及び６に示されたアルゴリズムの所要時間よりも短くなり得る。垂直周期９Ｈの間にバーストゲートパルスが現れるか、或いは、現れないかは、種々の方法で適合される。例えば、カウンタ２７０は、カウントを抑制するため適当な９Ｈ垂直レートパルスを用いてゲートされる場合がある。他の解決法は、基準周波数ＦＳＴＤを基準バーストゲートパルス信号の周波数に変更することである。

サンドキャッスルパルスのバーストゲートパルス成分の測定によって発振器の自走周波数を設定する他の方法は、図８に示されたフローチャートに記載されている。このアルゴリズムは「スタート」で開始し、ステップ８１０で発振器は自走させられる。ステップ８２０でＤ／Ａ変換器は、上述の如く、コンピュータ２６０によって決定され、そこに送られた制御値のレンジの端に設定される。ステップ８３０で発振器がレンジの端の制御値に対応する新しい周波数を受け入れ得るための整定時間が設けられる。ステップ８４０で、サンドキャッスルパルスのバーストゲート成分の平均周波数ＦＡＶＥは、図４のアルゴリズムに示された如く測定される。図７のアルゴリズムに記載された如く、周波数の平均化は略８サンプルに亘って行われる。平均周波数ＦＡＶＥは、ステップ８５０において基準周波数ＦＳＴＤ付近の許容ウィンドウ範囲内で一致するかどうかがテストされる。ステップ８５０の結果がＹＥＳの場合、発振器の周波数は基準周波数の許容範囲内に設定されたことが示され、ステップ８９０でアライメントが完了したことが示される。ステップ８９５において、発振器は再び同期させられ、アライメントは終了する。

ステップ８５０のテストによってＮＯが得られた場合、ステップ８６０において調整の試行回数を表わすカウンタがインクリメントされる。上記カウンタはステップ８７０において、３１と一致するかどうかがテストされ、ＹＥＳの場合、ステップ８５０の終了条件に到達することなく３１回の制御値のステップ変化が生じたことが示される。ステップ８７５において、アライメントは失敗し、不完全であること示される。発振器はステップ８９５において再び同期させられ、アライメントは終了する。

ステップ８７０のテストがＮＯの場合、ステップ８８０において、制御値は、１制御ステップ、即ち、最下位１ビット（ＬＳＢ）が変えられ、新しい制御値がステップ８２０でＤ／Ａ変換器１０９に印加される。このアルゴリズムは、いずれかの終了条件が満たされるまでステップ８２０−８８０を繰り返す。ステップ８２０−８８０のループ毎に、制御信号値は、１制御値ステップ、即ち、最下位１ビットが変えられるので、正確な自走周波数への線形な接近が得られる。前述の如く、バーストゲートパルスは安定であるため、平均周波数は短い時間間隔中に測定することが可能であり、従って、図５及び６に示されたアルゴリズムのアライメントよりも高速なアライメントを実現するため、単純な、しかし、多数サイクル形のアルゴリズムが利用される場合がある。

新規のセットアップ配置を組み込む多規格適合形ＴＶ受像機の略ブロック図である。多規格適合形同期信号発生回路の電気系統図である。図２の同期信号発生器の間の相互接続を示す略ブロック図である。図１の装置による平均周波数測定用の新規のアルゴリズムのフローチャートである。図１の装置に利用された新規のアライメント方法の詳細なフローチャートである。図１の装置に利用された新規のアライメント方法の詳細なフローチャートである。図１の他の新規のセットアップアルゴリズムのフローチャートである。図１の他の新規のセットアップアルゴリズムのフローチャートである。

符号の説明

１００ＴＶ受像機集積回路
１０１ビデオ復調器
１０４ビデオ入力源選択スイッチ
１０５，４５４同期信号分離器
１０９ディジタル／アナログ変換器
１１０パルス発生器
１１１，４５３，４５８位相検波器
１１２，４５１発振器
１１３，４５２分周器
１１６位相シフタ
１１７，４５９単安定マルチバイブレータ
１１８サンドキャッスルパルス信号発生器
２００マイクロコンピュータ
２０５赤外線受信機
２１０ユーザ遠隔制御送信機
２１５コンピュータインタフェース
２２０ＲＦチューナ
２５０双方向データバス
２６０コンピュータ
２７０周波数カウンタ
２７１信号処理回路
４００モジュール
４５０同期信号発生器
６００水平偏向増幅器
６１０水平偏向出力変圧器
６５０スイッチモードラン電源
７００垂直偏向増幅器
８００アライメント装置

Claims

複数の周波数で動作可能である水平偏向信号発生器であって、
出力信号を発生する制御発振器と、
水平周波数信号を形成するため該出力信号を分周する分周器と、
該水平周波数信号及び同期信号が供給され、該制御発振器へ与えられるアナログ信号を発生する位相検波器と、
ディジタルデータ語から電圧を発生し、該電圧を該発振器へ供給するディジタル・アナログ変換器と、
を有し、
該電圧は該発振器の中心周波数を決め、該アナログ信号は該同期信号と同期するように該発振器を制御する、
水平偏向信号発生器。